959645315.

Informe de Laboratorio de Circuitos Digitales: Resultados de los experimentos con las compuertas lgicas:

Experimento 1: Compuerta NOT. Esta compuerta lgica cumple la funcin de negar la entrada de la seal lgica y obedece a la siguiente tabla de verdad: A 0 1 Salida 1 0

Procedimiento: Armar el siguiente esquema con la compuerta Not (7404) siguiendo las instrucciones de la gua.

Llenar el siguiente cuadro con los resultados: A 0 1 Resultados F1 1 0 F2 0 1 F3 1 0

Exposicin: 1. Escriba las funciones lgicas que describen las salidas F1, F2 y F3 como Funcion de A.

959645315. 2. Dnde se complementa A dos veces en el circuito? En F1 y F3 se nos da el complemento de A. 3. Si conectramos mas compuertas Not en serie, Qu seria F6 (la salida de las sexta compuerta Not) como funcin de A?, Qu seria Fn si se conectaran n compuertas Not en serie?. F6 seria igual a A (seis veces negada) Fn es cuando el nmero de compuertas Not es impar. Fn es A cuando el nmero de compuertas Not es par.

Experimento 2: Compuerta OR. Esta compuerta lgica cumple la funcin de sumar la entrada de dos seales lgicas y obedece a la siguiente tabla de verdad:

A 0 0 1 1

B 0 1 0 1

Salida 0 1 1 1

Procedimiento: 1.- Verifique la tabla de verdad de la compuerta Or mediante el siguiente esquema. A 0 0 1 1 B 0 1 0 1 Resultados F1 0 1 1 1

959645315. 2.- Mediante dos compuertas OR de dos entradas implemente una funcin OR de tres entradas: Conecte las entradas de una compuerta OR a A y B mientras que su salida a la entrada de otra compuerta OR mientras que la otra entrada de esa segunda compuerta debe conectarse a C y de acuerdo a la salida de esa compuerta complete la tabla: Ver Grafico.

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

Resultados

F2 0 1 1 1 1 1 1 1

Exposicin: 1.- Mediante el mapa de Karnaugh simplifique F2 y demuestre que el circuito corresponde a un OR de tres variables.

Experimento 3: Compuerta NOR. Esta compuerta lgica cumple la funcin de negar la suma de dos seales lgicas y obedece a la siguiente tabla de verdad: A 0 0 1 1 B 0 1 0 1 Salida 1 0 0 0

959645315. Procedimiento: 1.- Verifique la tabla de verdad de la compuerta NOR mediante el siguiente esquema.

A 0 0 1 1

B 0 1 0 1

Resultados

F1 1 0 0 0

2.- Trate de implementar una compuerta NOR de tres entradas mediante dos compuertas NOR de dos entradas: Conecte las entradas de una compuerta NOR a A y B mientras que su salida a la entrada de otra compuerta NOR mientras que la otra entrada de esa segunda compuerta debe conectarse a C y de acuerdo a la salida de esa compuerta complete la tabla: Ver Grafico.

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

Resultados

Terico 1 0 0 0 0 0 0 0

F2 0 0 1 0 1 0 1 0

959645315. Exposicin: 1.- Mediante el mapa de Karnaugh simplifique F2 El circuito corresponde realmente a un NOR de tres variables?

( El circuito no representa a una compuerta NOR.

2.- Si el circuito no ejecuta un NOR de tres variables, sugiera un circuito que si lo haga.

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

Resultados

Salida 1 0 0 0 0 0 0 0

3.- Cambiar la salida del circuito si modifica las variables B y C? Solo en el caso de que A sea 0, una combinacin de B y C podr modificar la salida del circuito. Experimento 4: Compuerta AND. Esta compuerta lgica cumple la funcin de multiplicar dos seales lgicas y obedece a la siguiente tabla de verdad: A 0 0 1 1 B 0 1 0 1 Salida 0 0 0 1

959645315. Procedimiento: 1.- Verifique la tabla de verdad de la compuerta AND mediante el siguiente esquema.

A 0 0 1 1

B 0 1 0 1

Resultados

F1 0 0 0 1

2.- Mediante dos compuertas AND de dos entradas implemente una funcin AND de tres entradas: Conecte las entradas de una compuerta AND a A y B mientras que su salida a la entrada de otra compuerta AND mientras que la otra entrada de esa segunda compuerta debe conectarse a C y de acuerdo a la salida de esa compuerta complete la tabla: Ver Grafico.

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

Resultados

F2 0 0 0 0 0 0 0 1

959645315. Exposicin: 1.- Mediante el mapa de Karnaugh simplifique F2 y demuestre que el circuito corresponde a un AND de tres variables. A BC 0 1 00 01 1 11 10

F2 = ABC

Experimento 5: Compuerta NAND. Esta compuerta lgica cumple la funcin de negar la multiplicacin de dos seales lgicas y obedece a la siguiente tabla de verdad: A 0 0 1 1 B 0 1 0 1 Salida 1 1 1 0

Procedimiento: 1.- Verifique la tabla de verdad de la compuerta NAND mediante el siguiente esquema.

A 0 0 1 1

B 0 1 0 1

Resultados

F1 1 1 1 0

959645315. 2.- Trate de implementar una compuerta NAND de tres entradas mediante dos compuertas NOR de dos entradas: Conecte las entradas de una compuerta NAND a A y B mientras que su salida a la entrada de otra compuerta NAND mientras que la otra entrada de esa segunda compuerta debe conectarse a C y de acuerdo a la salida de esa compuerta complete la tabla: Ver Grafico.

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

Resultados

Terico 1 1 1 1 1 1 1 0

F2 1 0 1 0 1 0 1 1

Exposicin:

1.- Mediante el mapa de Karnaugh simplifique F2 El circuito corresponde realmente a un NOR de tres variables?

El circuito no representa a una compuerta NAND.

959645315. 2.- Si el circuito no ejecuta un NAND de tres variables, sugiera un circuito que si lo haga. A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Resultados Salida 1 1 1 1 1 1 1 0

3.- Cambiar la salida del circuito si modifica las variables B y C? Solo en el caso de que A sea 1, una combinacin de B y C podr modificar la salida del circuito. Experimento 6: Compuerta XOR. Esta compuerta lgica cumple la funcin de detectar un nmero de seales impares de entrada 1 y 0 y obedece a la siguiente tabla de verdad: A 0 0 1 1
l

B 0 1 0 1

Salida 0 1 1 0 Procedimiento: 1.- Verifique la tabla de verdad de la compuerta XOR mediante el siguiente esquema. A 0 0 1 1 B 0 1 0 1 Resultados F1 0 1 1 0

959645315. 2.- Trate de implementar una compuerta XOR de cuatro entradas mediante tres compuertas XOR de dos entradas: Conecte las entradas de una compuerta XOR a A y B mientras que su salida a la entrada de otra compuerta XOR mientras que la otra entrada de esa segunda compuerta debe conectarse a C, luego la salida de esta compuerta debe conectarse a la entrada de una tercera compuerta XOR y su otra entrada a D y de acuerdo a la salida de esa compuerta complete la tabla: Ver Grafico.

A 0 0 0 0 0 0 0 0 1 Exposicin: 1.- Mediante el mapa de Karnaugh Puede simplificarse F2?. AB CD 00 01 11 10 00 1 1 1 1 1 1 1 1 01 11 1 10 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Resultados

F2 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0

Este arreglo de la tabla no permite agrupar los valores en lazo de 4 ni de 2 y por lo tanto la funcion F2 resulta ser simplemente la suma de todos los minters. 2.- El circuito modelado, Realmente ejecuta una funcion XOR de cuatro variables? Si, porque cuando hay una cantidad par de entrada de unos y ceros, la salida es 0 y cuando hay una cantidad de entrada impar de unos y ceros, la salida es 1.

959645315. Experimento 7: Implementacin de una funcin dada. Objetivo: en este experimento implementara la funcin: ( Procedimiento: 1.- Dibuje el formulario de resultados esperados en la tabla de verdad, el diagrama lgico y luego implemente la funcin con el menor nmero de compuertas que desea usar. ) ( )

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Esperado 1 0 0 0 0 1 1 1 0 1 1 1 0 1 1 1

Resultados

F1 1 0 0 0 0 1 1 1 0 1 1 1 0 1 1 1

959645315. 2.- Dibuje el formulario de resultados esperados en la tabla de verdad, el diagrama lgico y luego implemente la siguiente funcin:

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Esperado 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Resultados

F1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

3.- El circuito acta como detector, su salida es 1 solo si se le aplican ciertos modelos binarios Cul de los dos casos siguientes se aplica? El circuito detecta un numero de 4 bit cuyo valor es (0000).