Conv Buck

cenidet
Centro Nacional de Investigacin y Desarrollo Tecnolgico

Departamento de Ingeniera Electrnica
TESIS DE MAESTRA EN CIENCIAS Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL
presentada por
JUAN CARLOS VILCHIS ESTRADA

Ing. Electrnico por el Instituto Tecnolgico de Tuxtla Gutirrez como requisito para la obtencin del grado de: Maestra en Ciencias en Ingeniera Electrnica
Director de tesis: Dr. Carlos Aguilar Castillo Co-director de tesis: Dr. Jaime E. Arau Roffiel
Cuernavaca, Morelos, Mxico.
27 de febrero de 2009
Dedicatoria
A mi madre, Ana Elva Estrada Gordillo, por su sabidura que siempre me ha guiado en la vida y por apoyarme en todo momento.
A mi padre, Juan Carlos Vilchis Genovs, por empujarme siempre para alcanzar nuevas metas, no conformarme y seguir avanzando en la vida.
A mis hermanos, Daniel Vilchis Estrada y Fabiola Vilchis Estrada, por el amor y cario que nos tenemos y que me motivan a intentar ser un mejor hermano.
A mi novia, Wendy Karen Ley Cotoc, por todo el apoyo y amor que me ha dado en estos aos.
Los quiero mucho
Agradecimientos
A Dios, por permitirme vivir esta experiencia y darme las fuerzas para llegar hasta el final.
A mi paps, por estar siempre pendientes de m, apoyndome y por sus oraciones en los momentos difciles.
A mis asesores, Dr. Carlos Aguilar Castillo y Dr. Jaime E. Arau Roffiel, por brindarme su amistad y guiarme en el desarrollo de este proyecto de tesis.
A mis revisores, Dr. Mario Ponce Silva y Dr. Abraham Claudio Snchez, por sus invaluables comentarios para enriquecer este trabajo.
A mis profesores: Dr. Jorge Hugo Calleja Gjumlich, Dr. Alejandro Rodrguez Palacios, M.C. Jos Martn Gmez Lpez, Dr. Luis Gerardo Vela Valds, Dr. Manuel Adam Medina y Dr. Jess Aguayo Alquicira; por sus enseanzas y buenos consejos.
A mis compaeros y amigos de generacin: Juan Carlos Vega Rodrguez, Jos Cervantes Herrejn, Jorge Ivn Hidalgo Reyes, Joaqun Ventura Reyna, Hiram Morales Espinosa, Hctor Manuel Romero Ugalde, Gabriel Caldern Zavala, Flor De Mara Silva Carranza, Fabin Avendao Castellanos, Efran Dueas Reyes, Dante David Mora Villagarcia, Claudia Guadalupe Lpez Ruiz, Carlos Antonio Reyna Lpez, Aldo Mario Hernndez. Snchez, Adriana Aguilera Gonzlez; por brindarme su amistad y hacer ms amena mi estancia en el CENIDET.
A Wendy Karen Ley Cotoc: por caminar a mi lado todo este tiempo y por su valiosa ayuda para poder terminar este trabajo de tesis.
Al Centro Nacional de Investigacin y Desarrollo Tecnolgico (CENIDET), por brindarme la oportunidad de crecer profesionalmente.
Al Consejo Nacional de Ciencia y Tecnologa (CONACYT) y a la Direccin General de educacin Superior Tecnolgica (DGEST), por el apoyo econmico que me permiti concluir mis estudios.
Contenido
Lista de figuras. ................................................................................................................................... V Lista de tablas. .................................................................................................................................... IX 1 Introduccin. ............................................................................................................................... 1 1.1 Antecedentes. ..................................................................................................................... 2 Sistemas de alimentacin para aplicaciones mviles. ................................................ 3 Convertidor buck sncrono. ......................................................................................... 3 Tecnologa LPIA-INTEL. ............................................................................................ 4
1.1.1 1.1.2 1.1.3 1.2 1.3 1.4 1.5 1.6 1.7 2
Planteamiento del problema general. ................................................................................ 5 Justificacin. ........................................................................................................................ 6 Objetivo. .............................................................................................................................. 6 Hiptesis. ............................................................................................................................. 7 Metodologa. ....................................................................................................................... 7 Organizacin del documento. ............................................................................................. 8
Estado del arte. ........................................................................................................................... 9 2.1 Tcnicas para mejorar la eficiencia a cargas bajas............................................................ 10 Modo de conduccin discontinuo. ............................................................................ 10 Tcnicas convencionales. .......................................................................................... 11 Modulacin de carga de compuerta ......................................................................... 14 Controladores digitales ............................................................................................. 15 Optimizacin de componentes ................................................................................. 15
2.1.1 2.1.2 2.1.3 2.1.4 2.1.5 2.2
Estructuras multifase. ....................................................................................................... 16 Fundamentos. ........................................................................................................... 17 Cancelacin del rizo................................................................................................... 17 Capacitancia de entrada ............................................................................................ 18 Prdidas del buck multifase ...................................................................................... 19 I
2.2.1 2.2.2 2.2.3 2.2.4
2.3
Tcnicas basadas en estructuras multifase. ...................................................................... 21 Arquitectura de gradiente de potencia. .................................................................... 21 Modulacin adaptiva de FETs .................................................................................. 23 Convertidor reductor de baja tensin y baja potencia optimizado. ......................... 24
2.3.1 2.3.2 2.3.3 2.4 3
Planteamiento del problema especfico. .......................................................................... 25
Anlisis del buck sncrono en diferentes modos de operacin. ................................................ 27 3.1 Anlisis en CD del convertidor buck sncrono en MCC...................................................... 28 Ganancia del convertidor Buck en MCC. ................................................................... 30 Inductor. .................................................................................................................... 31 Capacitor. .................................................................................................................. 31 Esfuerzos elctricos en el MOSFET superior (S1) ....................................................... 32 Esfuerzos elctricos en el MOSFET inferior (S2) ........................................................ 32
3.1.1 3.1.2 3.1.3 3.1.4 3.1.5 3.2
Anlisis en CD del convertidor buck sncrono en MCD ..................................................... 34 Ganancia del convertidor en MCD. ........................................................................... 36 Condicin de discontinuidad. .................................................................................... 38 Inductor. .................................................................................................................... 38 Capacitor. .................................................................................................................. 38 Esfuerzos elctricos en el MOSFET superior (S1) ....................................................... 39 Esfuerzos elctricos en el MOSFET inferior (S2) ........................................................ 40
3.2.1 3.2.2 3.2.3 3.2.4 3.2.5 3.2.6 3.3 3.4
Anlisis en CD del convertidor buck sncrono multifase en MCC...................................... 41 Anlisis de prdidas........................................................................................................... 41 Prdidas en el MOSFET superior (S1) ......................................................................... 41 Prdidas en el MOSFET inferior (S2) .......................................................................... 43 Prdidas en el capacitor. ........................................................................................... 44 Prdidas en el inductor. ............................................................................................ 44 Clculo de la eficiencia. ............................................................................................. 45 Resumen del anlisis de prdidas. ............................................................................ 46
3.4.1 3.4.2 3.4.3 3.4.4 3.4.5 3.4.6 4
Impacto del modo de operacin en la eficiencia del convertidor buck. ................................... 49 4.1 4.2 4.3 4.4 Implementacin del programa de anlisis de prdidas. ................................................... 50 Ejemplo de convertidor convencional. ............................................................................. 51 Influencia de la frecuencia. ............................................................................................... 52 Modo de conduccin discontinuo. .................................................................................... 54 II
4.4.1 4.4.2 4.5 4.6 4.7 5
MCD contra MCC. ...................................................................................................... 54 Grado de discontinuidad. .......................................................................................... 55
Optimizacin de componentes. ........................................................................................ 56 Operacin en multifase. .................................................................................................... 58 Propuesta de solucin. ...................................................................................................... 59
Diseo y experimentacin del prototipo. ................................................................................. 61 5.1 Procesadores con tecnologa LPIA. ................................................................................. 62 Plataforma Ultra Mvil 2007 de Intel...................................................................... 62 Procesadores A100 y A110. ....................................................................................... 62
5.1.1 5.1.2 5.2
Diseo del prototipo. ........................................................................................................ 63 Especificaciones generales del prototipo. ................................................................. 63 Seleccin de los MOSFETs. ....................................................................................... 64 Especificaciones de corriente y potencia de cada regin. ........................................ 66 Control de disparo de los MOSFETs. ........................................................................ 66 Clculo y seleccin de elementos pasivos. ................................................................ 68
5.2.1 5.2.2 5.2.3 5.2.4 5.2.5 5.3
Evaluacin de la eficiencia de la solucin propuesta. ....................................................... 69 Regin I: cargas muy bajas. ....................................................................................... 69 Regin II: cargas bajas. .............................................................................................. 70 Regin III: cargas medias. .......................................................................................... 70 Regin IV: cargas altas............................................................................................... 71 Eficiencia del prototipo completo. ............................................................................ 72
5.3.1 5.3.2 5.3.3 5.3.4 5.3.5 5.4
Implementacin del prototipo. ......................................................................................... 73 Circuito de generacin de seales de disparo. ......................................................... 73 Impulsores. ................................................................................................................ 74 Etapa de potencia...................................................................................................... 74 Diseo y construccin de los PCBs. .......................................................................... 74
5.4.1 5.4.2 5.4.3 5.4.4 5.5
Resultados experimentales. .............................................................................................. 78 Protocolo de pruebas. ............................................................................................... 78 Tarjeta de control. ..................................................................................................... 80 Fase 1......................................................................................................................... 80 Fase 2......................................................................................................................... 82 Fase 3......................................................................................................................... 84 III
5.5.1 5.5.2 5.5.3 5.5.4 5.5.5
5.5.6 5.5.7 5.5.8 5.6 6 7
Fase 4......................................................................................................................... 85 Eficiencia experimental del prototipo completo....................................................... 86 Resumen de los resultados experimentales. ............................................................ 88
Artculos publicados. ......................................................................................................... 89
Conclusiones.............................................................................................................................. 91 Referencias. ............................................................................................................................... 97
IV
Lista de figuras.
Figura 1.1. Convertidor reductor (buck) sncrono. .............................................................................. 4 Figura 1.2. Curva de eficiencia tpica para reguladores de voltaje convencionales (fuente: INTEL). 5 Figura 2.1. Prdidas en un convertidor de frecuencia fija y uno de frecuencia variable. ................. 11 Figura 2.2. Implementacin del modo PFM en el convertidor LM3671 de National Semiconductor [14]. ................................................................................................................................................... 12 Figura 2.3. Eficiencia del convertidor en MCC y MCD. ...................................................................... 13 Figura 2.4. Esquema de modulacin para el manejo de la compuerta [8]. ...................................... 14 Figura 2.5. Convertidor buck multifase. ............................................................................................ 16 Figura 2.6. Corriente demandada al condensador de entrada de un buck con una nica fase (arriba) y con F fases (abajo) para la misma potencia [6]. ............................................................................. 17 Figura 2.7. Rizado de corriente total y por fase para un CBS de cuatro fases [6]. ............................ 18 Figura 2.8. Cancelacin de rizado en funcin del ciclo de trabajo para cuatro fases [6]. ................. 18 Figura 2.9. Primer esquema de GPA. ................................................................................................ 22 Figura 2.10. Ejemplo de curvas de eficiencia operando con GPA. .................................................... 22 Figura 2.11. Segundo esquema GPA. ................................................................................................ 23 Figura 2.12. Esquema de la modulacin adaptiva de FETs [28]. ...................................................... 23 Figura 2.13. Concepto operacional de la AFM [28]. .......................................................................... 24 Figura 2.14. Convertidor reductor con dos ramas + circuito integrado de alta eficiencia................ 25 Figura 3.1. Convertidor buck sncrono con parsitos resistivos. ....................................................... 28 Figura 3.2. Circuitos equivalentes del CBS en MCC. .......................................................................... 28 Figura 3.3. Formas de onda del CBS en MCC [30]. ............................................................................ 29 Figura 3.4. Circuitos equivalentes del CBS en MCD .......................................................................... 34 Figura 3.5. Formas de onda del CBS en MCD. ................................................................................... 35 Figura 3.6. Formas de onda durante el encendido (izq.) y el apagado (der.) de S2 [30]. .................. 44 Figura 4.1. Pantalla principal del programa de anlisis de prdidas ................................................. 50 V
Figura 4.2. Curva de eficiencia del ejemplo de convertidor convencional ....................................... 52 Figura 4.3. Eficiencia de convertidores operando a diferentes frecuencias. .................................... 53 Figura 4.4. MCD contra MCC. ............................................................................................................ 54 Figura 4.5. Comparacin entre convertidores con distintos grados de discontinuidad. .................. 55 Figura 4.6. Comparacin de diferentes modelos de MOSFETs. ....................................................... 57 Figura 4.7. Comparacin entre operacin con una fase y operacin en multifase .......................... 58 Figura 4.8. Secciones propuestas para la curva de eficiencia del convertidor. ................................ 59 Figura 4.9. Diagrama esquemtico del convertidor propuesto. ....................................................... 60 Figura 5.1. HTC Shift, basado en la Plataforma Ultra Movil 2007 de Intel...................................... 62 Figura 5.2. Procesadores A100 y A110 de Intel................................................................................. 63 Figura 5.3. Esquema tpico de conexin de un controlador comercial para CBS.............................. 67 Figura 5.4. Esquema del control de disparo implementado. ............................................................ 67 Figura 5.5. Curva de eficiencia evaluada para la fase 1. ................................................................... 69 Figura 5.6. Curva de eficiencia evaluada para la fase 2. ................................................................... 70 Figura 5.7. Curva de eficiencia evaluada para la fase 3. ................................................................... 71 Figura 5.8. Curva de eficiencia evaluada para las fases 3 y 4 en operacin multifase. .................... 71 Figura 5.9. Curva de eficiencia evaluada para el prototipo completo. ............................................. 72 Figura 5.10. Curva de eficiencia evaluada para el prototipo completo (regin de cargas bajas). .... 73 Figura 5.11. Diagrama esquemtico del control de disparo implementado. ................................... 73 Figura 5.12. Diagrama esquemtico de los impulsores. ................................................................... 74 Figura 5.13. Diagrama esquemtico de la etapa de potencia del prototipo. ................................... 75 Figura 5.14. PCB de la tarjeta de control: cara superior (izq.), cara inferior (der.). .......................... 75 Figura 5.15. Tarjeta de control armada: cara superior (izq.) y cara inferior (der.). .......................... 76 Figura 5.16. PCB de la tarjeta de la fase 1, etapa de potencia (izquierda) e impulsor (derecha). .... 76 Figura 5.17. Tarjeta armada de la fase 1, etapa de potencia (izquierda) e impulsor (derecha). ...... 76 Figura 5.18. PCB de la tarjeta de la fase 2, etapa de potencia (izquierda) e impulsor (derecha). .... 77 Figura 5.19. Tarjeta armada de la fase 2, etapa de potencia (izquierda) e impulsor (derecha). ...... 77 Figura 5.20. PCB de la tarjeta de las fases 3 y 4, etapa de potencia (izquierda) e impulsor (derecha). ........................................................................................................................................................... 77 Figura 5.21. Tarjeta armada de las fases 3 y 4, etapa de potencia (izquierda) e impulsor (derecha). ........................................................................................................................................................... 77 Figura 5.22. Seales de control (abajo) y voltajes drenaje-fuente de la fase 1 a 2 mA. ................... 81 VI
Figura 5.23. Comparacin de ciclos de trabajo calculado y experimental en la fase 1. ................... 81 Figura 5.24. Eficiencia calculada y experimental de la fase 1. .......................................................... 82 Figura 5.25. Comparacin de ciclos de trabajo calculado y experimental en la fase 2. ................... 83 Figura 5.26. Eficiencia calculada y experimental de la fase 2. .......................................................... 83 Figura 5.27. Comparacin de ciclos de trabajo calculado y experimental en la fase 3. ................... 84 Figura 5.28. Eficiencia calculada y experimental de la fase 3. .......................................................... 84 Figura 5.29. Comparacin de ciclos de trabajo calculado y experimental en las fases 3 y 4 (regin IV). ..................................................................................................................................................... 85 Figura 5.30. Eficiencia calculada y experimental de las fases 3 y 4 en multifase. ............................ 86 Figura 5.31. Eficiencia experimental del prototipo completo........................................................... 86 Figura 5.32. Eficiencia experimental del prototipo completo (acercamiento). ................................ 87 Figura 5.33. Eficiencia experimental obtenida con la modulacin adaptiva de FETs. ..................... 87
VII
VIII
Lista de tablas.
Tabla 3.1. Resumen de frmulas para el clculo de prdidas en un CBS.......................................... 46 Tabla 4.1. Especificaciones de diseo de un CBS convencional. ....................................................... 51 Tabla 4.2. Caractersticas del FDS6984AS. ........................................................................................ 52 Tabla 4.3. Valores de filtro de salida a diferentes frecuencias. ........................................................ 53 Tabla 4.4. Caractersticas de los MOSFETs comparados. ................................................................. 57 Tabla 5.1. Especificaciones generales del prototipo. ........................................................................ 64 Tabla 5.2. Caractersticas de los MOSFETs para cargas ligeras. ....................................................... 65 Tabla 5.3. Caractersticas del FDS6984AS. ........................................................................................ 65 Tabla 5.4. Especificaciones de corriente y potencia de las 4 regiones de carga. .............................. 66 Tabla 5.5. Componentes y ciclos de trabajo calculados para cada fase. .......................................... 68 Tabla 5.6. Elementos pasivos seleccionados..................................................................................... 68 Tabla 5.7. Lmites de corriente y potencia determinados para las 4 regiones de carga. .................. 72 Tabla 5.8. Comparacin entre la AFM y la solucin propuesta. ....................................................... 88
IX
Captulo 1.
1 Introduccin.
En este primer captulo, se presenta la importancia que tienen en la actualidad los dispositivos porttiles y se menciona el surgimiento de la plataforma LPIA (del ingls Low Power Intel Architecture) de INTEL; posteriormente se abordan los sistemas de alimentacin para dispositivos mviles, enfatizando en el convertidor buck sncrono, que es la topologa ms empleada. Ms adelante, se presenta la motivacin, los objetivos y la hiptesis de este trabajo de tesis.
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL
1.1 Antecedentes.
En los mercados de consumo y negocios, los dispositivos porttiles (DPs) estn proliferando su uso. Los telfonos celulares, las computadoras porttiles y las micro computadoras personales (PCs por sus siglas en ingls) son el frente dirigente de una ola de nuevos dispositivos porttiles diseados para comunicacin y entretenimiento [1]. El desarrollo de la tecnologa ha permitido el surgimiento de nuevas aplicaciones como los dispositivos de internet mvil (MIDs por sus siglas en ingls) y las PCs ultra mviles (UMPCs por sus siglas en ingles) [2]. Esta nueva generacin de DPs, incluyendo PDAs (siglas en ingls de ayudante digital personal), reproductores de medios, entre otros, ostentan nuevas caractersticas, mayor rendimiento y, frecuentemente, soluciones ms compactas. La habilidad de combinar conectividad, conveniencia y comunicaciones, hace de los DPs una clave para el incremento de la productividad dentro de las empresas [3]. Por otro lado, la tecnologa de almacenamiento de energa porttil ha evolucionado lentamente en comparacin con el rpido incremento en la demanda de potencia de los microprocesadores. Esto se enfatiza an ms con la adicin de las nuevas funciones de los DPs, por ejemplo, localizacin por GPS (siglas en ingls de sistema de posicionamiento global). Resumiendo, el desarrollo de las bateras no ha sido suficiente con la ley de Moore y su subsecuente demanda de potencia; es por eso que el manejo de la potencia se ha convertido en un punto central para la investigacin y el desarrollo, adems de una parte integral en el diseo de DPs [4]. Intel introdujo el concepto de administracin de potencia cuando respondi a la necesidad de extender la duracin de las bateras en las computadoras porttiles. En 1989, Intel empez a producir los primeros procesadores con tecnologa que permita bajar su velocidad, suspenderlos o apagar todo o parte del sistema para preservar y extender la duracin de la batera. Posteriormente, junto con Microsoft y Toshiba, Intel introdujo la especificacin ACPI (siglas en ingls de configuracin avanzada e interface de potencia) para PCs en 1997 [4]. Actualmente, Intel est trasladando su experiencia en la administracin de potencia al mundo de los dispositivos mviles, proporcionando especificaciones que facilitan el diseo de un sistema de manejo de potencia robusto y eficiente y, consecuentemente, asegurando que todos los componentes y software trabajen juntos para maximizar la duracin de la batera [4]. El Proyecto Low Power on Intel Architecture (LPIA) de Intel est investigando y desarrollando tecnologa de baja potencia para las futuras plataformas basadas en arquitectura Intel. El aprendizaje crucial de esta investigacin proporcionar la infraestructura para que los grupos de productos de Intel se muevan hacia la arquitectura de baja potencia [1]. El equipo de LPIA est investigando para entender mejor y direccionar las restricciones trmicas y fsicas de los dispositivos compactos. Un tema central crtico es extender la duracin de la batera en las aplicaciones porttiles (el objetivo de potencia para los DPs es cinco watts). El manejo de la 2
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL potencia es un vector central de investigacin para LPIA. El equipo de LPIA est desarrollando lineamientos y mediciones para futuras plataformas basadas en productos Intel [1].
1.1.1 Sistemas de alimentacin para aplicaciones mviles.

Para lograr el concepto de movilidad, la fuente de alimentacin primaria de los dispositivos porttiles se constituye principalmente de bateras. En lo equipos operados con bateras, el almacenamiento de energa es limitado y la eficiencia en el consumo de potencia es una cuestin de diseo que adquiere gran importancia [5]. Los microprocesadores de dispositivos porttiles actuales presentan varios cambios de estado durante su operacin, y en unos cientos de nanosegundos pasan de plena actividad a estar prcticamente inactivos. Estos transitorios se convierten en cambios en la potencia y por tanto en la corriente elctrica demandada por el microprocesador. En general, la demanda de corriente cambia constantemente de acuerdo a las funciones del dispositivo que estn activas en determinado momento. Estas variaciones en la demanda de corriente las debe suministrar correctamente la fuente de alimentacin [6]. Los dispositivos porttiles operan al mnimo y permanecen en cargas bajas (menor al 20% de la corriente nominal) la mayor parte del tiempo, por otro lado, el alto desempeo y los eventos que demandan potencias altas tienen un significativo gasto de batera. Debido a lo anterior, mantener una eficiencia alta sobre un amplio rango de carga es un factor crtico para determinar la duracin de la batera. Desafortunadamente, cuando un convertidor conmutado diseado para alta eficiencia en un nivel pico de potencia opera en condiciones de mediana o baja carga, su eficiencia y, por consiguiente, el rendimiento de la batera se degradan considerablemente [7]. Los sistemas porttiles operados con bateras requieren convertidores con volumen limitado, el parmetro de watts por centmetro cbico se vuelve crtico. El uso de frecuencias altas se vuelve necesario, ya que permite reducir el tamao de filtros y componentes magnticos [5]. Lo anterior hace que el diseo de las fuentes de alimentacin de estos circuitos sea cada vez ms complicado y desde hace varios aos se proponen constantemente nuevas soluciones para intentar resolver estos problemas.
1.1.2 Convertidor buck sncrono.

El convertidor buck es una topologa ampliamente usada en aplicaciones de bajo voltaje caracterizadas por severos requerimientos de eficiencia y tamao. Debido al incremento en la integracin de los circuitos lgicos, existe la tendencia a reducir los voltajes de las fuentes de alimentacin. Lo anterior provoca que la cada de tensin a travs del diodo rectificador del buck se vuelva una cuestin crtica. Alrededor del 60% de las prdidas totales del buck se originan en el diodo rectificador, por consiguiente, el reemplazo del diodo schottky con un MOSFET o rectificador sncrono reduce la cada de voltaje (0.1 V para rectificadores sncronos, 0.4-0.5 V para diodos schottky) [5]. 3
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL Debido a que el convertidor buck sncrono (CBS) puede reducir en gran medida las prdidas por conduccin presenta una eficiencia alta, adems, ocupa un rea reducida [8]. Por lo anterior, el CBS es usado ampliamente en aplicaciones de bajo voltaje y alta corriente de salida. Entre estas aplicaciones se encuentran los reguladores de voltaje (VR, por sus siglas en ingls) para microprocesadores [9].
Figura 1.1. Convertidor reductor (buck) sncrono.
Esta topologa, que se muestra en la Figura 1.1, usa interruptores complementarios para transferir la energa de la fuente a la inductancia de filtrado. Se prefiere la conmutacin a altas frecuencias (1-2 MHz) para reducir el tamao de los componentes del filtro LC. Desafortunadamente, tal velocidad agudiza las prdidas dependientes de la frecuencia, especialmente cuando la corriente de carga se reduce, lo cual provoca una reduccin significativa en la eficiencia del convertidor. Un tpico relacionado con las aplicaciones de alta frecuencia (y especialmente importante para aplicaciones de baja carga) son las significativas prdidas por el manejo de la compuerta del MOSFET [9]. Estas prdidas de potencia se deben, principalmente, a los parsitos de la carga de compuerta Qg y a la capacitancia de entrada equivalente Ciss. Las prdidas por el manejo de la compuerta son proporcionales a la frecuencia de conmutacin e independientes a la corriente de salida Io. Para aplicaciones de bajo voltaje, lo cual es la tendencia de los VRs de los dispositivos mviles, la proporcin de prdidas por el manejo de compuerta se vuelve ms significativa [9], sobre todo bajo condiciones de baja carga.
1.1.3 Tecnologa LPIA-INTEL.

Debido a que los dispositivos pequeos estn evolucionando para incluir ms funcionalidad y componentes, el manejo de la potencia se convierte en un asunto crtico. Para lograr lo antes mencionado, los Laboratorios de Tecnologa de Sistemas de INTEL estn en bsqueda del desarrollo de tcnicas de administracin de potencia para los dispositivos de bolsillo y pequeas computadoras antes mencionadas. Estas investigaciones han encaminado a INTEL a desarrollar la infraestructura de una tecnologa capaz de proporcionar estas caractersticas y capacidades. Esta nueva tecnologa se conoce como LPIA (del ingls Low Power Intel Architecture). La tecnologa LPIA de INTEL debe dirigir con mayor eficiencia el consumo de la batera, la disipacin de calor y la administracin de potencia en conjunto. Los dispositivos porttiles necesitan minimizar el consumo de energa que demandan de la batera en un da completo de uso sin recarga [10]. El peso fsico y el volumen requerido para una batera que soporte 8 horas de operacin a plena carga son usualmente inaceptables para dispositivos 4
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL porttiles. Es por eso que la estrategia debe consistir en reducir el consumo de potencia, adems de usar tcnicas innovadoras para reducir el promedio de potencia y, de este modo, extender el tiempo de operacin efectivo de 8 horas o ms.
1.2 Planteamiento del problema general.

Un asunto crtico en las aplicaciones mviles, es extender la duracin de la batera de los dispositivos porttiles. Estos dispositivos tienen un consumo de potencia de 2 W a 5 W y se espera que ese consumo disminuya en los prximos aos. Sin embargo, para reducir el consumo de energa es necesario resolver el reto del manejo de la potencia, no solo en el procesador o en otros dispositivos sino a nivel de la plataforma del sistema, incluyendo el sistema de distribucin de potencia. Como resultado, nuevas tcnicas de manejo de energa (potencia) permiten reducir significativamente el consumo promedio de potencia, en dispositivos mviles, forzando al sistema a operar a muy baja carga la mayor parte del tiempo. Alrededor del 80% del tiempo de operacin en los sistemas porttiles se consume en condiciones de baja carga. Debido a lo anterior, el regulador de voltaje debe operar eficientemente a travs de todo el rango de potencias, sobre todo a baja carga. El tradicional convertidor buck sncrono, usado en la mayora de las aplicaciones porttiles, tiene el problema de baja eficiencia de conversin de potencia cuando opera con cargas ligeras. Las prdidas de potencia a cargas altas son proporcionales a I2R y pueden disminuirse reduciendo las resistencias parsitas del dispositivo (RDSON, RLo, ESR, etc.). Sin embargo, las prdidas predominantes a cargas bajas no son funcin de la corriente de salida, son proporcionales a V2FS, lo cual significa que aunque la corriente de salida es muy baja, el convertidor contina operando y generando prdidas por conmutacin. Como lo muestra la Figura 1.2, la eficiencia en baja carga de VRs convencionales para aplicaciones porttiles es menor al 50% y debera incrementarse por arriba del 90%.
Figura 1.2. Curva de eficiencia tpica para reguladores de voltaje convencionales (fuente: INTEL).
Para resolver el problema, es necesario estudiar y evaluar diferentes alternativas de implementacin para reducir las prdidas en la conversin de energa y la transferencia de 5
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL potencia, adems de los requerimientos de eficiencia apropiados. Desde el punto de vista de la topologa, el problema puede dirigirse identificando oportunidades de ahorro de potencia y desarrollando estructuras de potencia altamente eficientes con reducidas prdidas de CD (prdidas por conduccin) y de CA (prdidas por conmutacin y por manejo de compuerta). En concreto, el inters o ubicacin del problema de este trabajo de investigacin est enfocado a mejorar la eficiencia a cargas ligeras de los sistemas de alimentacin de los dispositivos mviles. De manera particular, interesan los sistemas de alimentacin para la tecnologa LPIA-INTEL que se utiliza para PDAs, celulares, entre otros sistemas de baja tensin y baja potencia.
1.3 Justificacin.
El avance de la tecnologa en los ltimos aos ha permitido el desarrollo de dispositivos porttiles funcionalmente muy poderosos, los cuales facilitan enormemente las actividades cotidianas de trabajo o personales como: la telefona celular, la administracin del correo electrnico o la oficina desde cualquier parte, los dispositivos porttiles de alarmas de procesos industriales o simplemente reproductores de msica, video o juegos. Debido a lo anterior, la demanda de estos dispositivos crece da con da y se espera que se incremente en los prximos aos, como consecuencia del incremento en las funciones de los dispositivos y la disminucin de sus costos de produccin y venta. Un inconveniente en las aplicaciones mviles es que todas, invariablemente, utilizan sistemas de alimentacin a base de bateras. Esto provoca que el tiempo de funcionamiento del dispositivo est dado por la duracin de la batera. Por consiguiente, se vuelve crticamente necesario incrementar la eficiencia de los VRs, especialmente operando en condiciones de carga baja, para reducir la demanda de potencia a la batera y de este modo, incrementar su duracin. Las plataformas con tecnologa LPIA, prxima generacin de sistemas de alimentacin de INTEL enfocadas a aplicaciones mviles, requieren convertidores CD-CD altamente eficientes para extender la duracin de la batera y hacer realidad el concepto de verdadera movilidad. La tecnologa LPIA se est desarrollando para reducir el consumo de potencia y para usarse en dispositivos pequeos como telfonos celulares, PDAs, micro computadoras, etc. El convertidor buck sncrono predomina en los VRs para aplicaciones mviles. Por lo tanto, el incremento en la eficiencia del convertidor buck sncrono a cargas bajas adquiere importancia como trabajo de investigacin, ya que ser uno de los eslabones que conformarn dispositivos mviles ms potentes, funcionales y sobre todo, con mayor duracin de la batera.
1.4 Objetivo.
Este trabajo de investigacin tiene como objetivo general encontrar las condiciones de operacin del convertidor buck sncrono (modo de conduccin, frecuencia o incluso funcionamiento en multifase), utilizado en aplicaciones porttiles, que permitan mantener una eficiencia elevada en 6
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL todo el rango carga, sobre todo a cargas ligeras. Para lograr el objetivo general se plantean los siguientes objetivos particulares: Estudio de estructuras multifase de convertidores buck sncronos. Desarrollo de un modelo de prdidas que permita evaluar diferentes modos de operacin. Anlisis de prdidas de potencia y eficiencia del CBS bajo diferentes modos de operacin. Eleccin de los dispositivos semiconductores con mejores caractersticas para las condiciones de operacin requeridas. Validacin del modelo de prdidas mediante un prototipo experimental.
1.5 Hiptesis.
Este trabajo de investigacin tiene como propsito analizar diferentes tcnicas para incrementar la eficiencia del convertidor buck sncrono (CBS) utilizado en dispositivos mviles (bajo voltaje y baja potencia), haciendo nfasis en la operacin en condiciones de baja carga. La hiptesis planteada es: Las estructuras multifase, aplicadas al convertidor buck sncrono funcionando parcialmente en diferentes modos de operacin, contribuyen a incrementar y mantener la eficiencia del convertidor en todo el intervalo de cargas, incluyendo cargas bajas, cuando dicho convertidor se utiliza como regulador de voltaje en aplicaciones mviles.
1.6 Metodologa.
Para alcanzar los objetivos propuestos para la tesis y verificar la hiptesis planteada, se sigui la siguiente metodologa: 1. Estudio de las causas de prdidas de potencia del convertidor BS cuando opera bajo condiciones de cargas bajas. 2. Investigacin terica de las condiciones de operacin (tipos de estructuras, modos de conduccin, estrategias de control, etc.) que reduzcan las prdidas y aumenten la eficiencia del convertidor BS bajo condiciones de cargas ligeras. 3. Estudio de las caractersticas (ventajas y desventajas) de la utilizacin de estructuras multifase en el CBS. 4. Anlisis operativo y de prdidas de diferentes modos de operacin del CBS. 5. Seleccin de la estructura adecuada, que proporcione las mejores caractersticas de elevacin de la eficiencia. Evaluacin experimental con la estructura seleccionada. 6. Caracterizacin y anlisis comparativo de las prdidas de potencia y la eficiencia del prototipo experimental 7
1.7 Organizacin del documento.

El presente documento de tesis se divide en seis captulos, a travs de los cuales se presentan las diversas etapas de este trabajo de tesis, desde su gestacin hasta su culminacin. A continuacin se describe brevemente el contenido de cada captulo. En este primer captulo se present la problemtica que motiv a la realizacin de este trabajo de investigacin. Se establecieron los objetivos y la hiptesis del trabajo y, finalmente, la metodologa que se sigui para alcanzar los objetivos propuestos. En el captulo dos se presenta la revisin del estado del arte de las tcnicas para elevar la eficiencia del convertidor buck sncrono operando a cargas ligeras. Se presenta la informacin ms relevante de dichas tcnicas. Se hace una revisin, por un lado, de las tcnicas ms conocidas y populares y, por otro lado, se presentan las tcnicas de publicacin ms reciente. En el captulo tres se presentan los anlisis de CD y de prdidas del CBS en diferentes modos de operacin. El anlisis de CD presentado en esta seccin, es una de las principales aportaciones de este trabajo, ya que constituye un estudio muy completo del CBS, contemplando elementos parsitos y tiempos muertos en la conmutacin. En cuanto al anlisis de prdidas, se presentan las ecuaciones que describen las prdidas de potencia del CBS bajo diferentes modos de operacin, a diferencia de la mayora de los trabajos similares, que solo se enfocan en el modo de conduccin continuo. En el captulo cuatro se presenta el impacto en la eficiencia de diferentes modos de operacin del CBS. Se hacen varias comparaciones que, posteriormente, permiten detectar los rangos de corrientes ms convenientes para cada modo de operacin. Como consecuencia lgica, al final de este captulo se plantea la estructura de la fuente de alimentacin que se propone en este trabajo. En el captulo cinco se describe el procedimiento de diseo del convertidor propuesto, fase por fase. Tambin en este captulo, se interpretan y se analizan los resultados obtenidos experimentalmente. Finalmente, en el captulo seis, se presentan las conclusiones del proyecto de investigacin y las propuestas para trabajos futuros.
Captulo 2.
2 Estado del arte.
Este captulo est dividido, bsicamente, en tres partes principales. En la primera parte se presentan varias tcnicas de elevacin de eficiencia a baja carga basadas en el CBS de una sola fase. Posteriormente, en la segunda parte, se aborda el tema de las estructuras multifase, su operacin, sus beneficios y las prdidas generadas en un convertidor de este tipo. En la tercera parte, se presentan algunas propuestas de solucin publicadas recientemente, todas ellas basadas en estructuras multifase. Como cierre de este captulo, basndose en la revisin del estado del arte, se presenta el replanteamiento y particularizacin del problema de este trabajo.
2.1 Tcnicas para mejorar la eficiencia a cargas bajas.

De acuerdo a lo mencionado en el captulo anterior, el reto de diseo se encuentra en seleccionar una topologa o modo de operacin, o ambas, con el objetivo de mejorar las caractersticas de eficiencia del convertidor en las diferentes etapas de operacin. Tambin se puede aumentar la eficiencia mediante las estrategias de control de disparo de los interruptores. Por otro lado, debido a que en baja carga las prdidas principales se deben al manejo de la compuerta, existen varias tcnicas enfocadas a reducir las prdidas por este concepto. Considerando los enfoques mencionados, se analizan diferentes tcnicas para el diseo de convertidores buck de baja potencia para aplicaciones porttiles.
2.1.1 Modo de conduccin discontinuo.

En un convertidor buck sncrono operando en modo de conduccin continuo (MCC), cuando la corriente de salida va disminuyendo, el pico inferior del rizo de corriente del inductor se va acercando a cero. Si la corriente sigue decreciendo (cargas ligeras), llega un punto en que el rizo cruza el eje cero y se produce una corriente negativa durante una seccin del periodo de conmutacin. En estos casos, la operacin en MCD presenta varios beneficios en comparacin con la operacin en MCC, esos beneficios se traducen en un incremento en la eficiencia [11]. El incremento en la eficiencia en MCD, operando a cargas bajas, se debe a varios factores. Por un lado, la corriente negativa que se presenta en MCC cuando la carga se reduce es, a fin de cuentas, energa circulante que no se entrega a la carga. Esta corriente negativa no se presenta en MCD, por lo tanto, el rizo de corriente y las corrientes eficaces (rms) se reducen [12]. Adems, el simple hecho de operar a cargas ligeras, hace que el rizo de corriente y las corrientes rms tengan valores muy pequeos [11]. Todo lo anterior impacta en la reduccin de las prdidas por conduccin. Por otro lado, el encendido del interruptor principal se da bajo condiciones de corriente cero, debido a que el ciclo de conmutacin inicia con un valor de corriente igual a cero en el inductor de salida. La eliminacin de esta conmutacin dura provoca una reduccin en las prdidas por conmutacin [12]. Finalmente, las prdidas debidas a la recuperacin inversa del diodo parsito se eliminan en MCD. Esto se debe a que el diodo parsito del interruptor sncrono no conduce corriente al final del ciclo de conmutacin, lo cual evita la conmutacin de corriente entre el diodo parsito y el interruptor activo. La eliminacin del fenmeno de recuperacin inversa significa menos ruido de conmutacin en el convertidor [12]. El rizo en el voltaje de salida se incrementa en la transicin entre MCC y MCD, sin embargo, se reduce nuevamente conforme la carga va disminuyendo.
10
2.1.2 Tcnicas convencionales.

Existen varias tcnicas de elevacin de eficiencia a baja carga, algunas de ellas tan populares que incluso se han implementado en circuitos integrados (CI) desde hace algn tiempo. De este modo, actualmente se encuentran controladores comerciales para CBS que implementan tcnicas como: frecuencia variable, modulacin por frecuencia de pulsos (PFM, por sus siglas en ingls) o modo hopping. 2.1.2.1 Frecuencia variable. Un mtodo comn para mejorar la eficiencia en un VR es variar la frecuencia como una funcin de la corriente de la carga (disminuyendo la frecuencia de conmutacin cuando las condiciones de carga son bajas) [13]. Decrecer la frecuencia de conmutacin mejora la eficiencia en cargas ligeras, especialmente, si al mismo tiempo, se opera en MCD (modo de conduccin discontinuo). Esto se debe a la reduccin de la conmutacin dura y de las prdidas por el manejo de la compuerta que, a cargas ligeras, tienen un efecto ms significativo en la eficiencia comparadas con las prdidas por conduccin. Por otra parte, el rizo del voltaje de salida se incrementa y, a veces, es mayor que el rizo que se presenta en el modo hopping sin variacin de frecuencia [11], el cual se ver en la seccin 2.1.2.3.
Figura 2.1. Prdidas en un convertidor de frecuencia fija y uno de frecuencia variable.
2.1.2.2 Modulacin por frecuencia de pulsos Cuando se opera un CBS con modulacin por ancho de pulso (PWM, por sus siglas en ingls) a una frecuencia constante, la eficiencia a baja carga es pobre debido a que las prdidas por el manejo de la compuerta (PG) y las prdidas por conmutacin permanecen constantes, a pesar de la disminucin de corriente. PG se vuelve una gran parte de las prdidas totales a baja carga y frecuencias de conmutacin elevadas. Por lo anterior, la mayora de los modos de operacin a baja potencia estn basados en la idea de reducir la frecuencia de conmutacin conforme disminuye la carga [14]. En la modulacin por frecuencia de pulsos (PFM, por sus siglas en ingls), el voltaje de salida (Vo) se compara contra un voltaje de referencia mediante un comparador con histresis. Cuando Vo alcanza el voltaje de umbral inferior, se prenden los interruptores para empezar la conmutacin y elevar la tensin de salida. Cuando Vo alcanza el voltaje de umbral superior, los interruptores se 11
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL apagan. Al detenerse la conmutacin, la tensin de salida empieza a disminuir. Esta tcnica es apropiada para operacin a baja carga por que nicamente genera conmutaciones cuando se necesitan [14].
Figura 2.2. Implementacin del modo PFM en el convertidor LM3671 de National Semiconductor [14].
En la Figura 2.2, se muestran las formas de onda del convertidor LM3671 de National Semiconductor operando en modo PFM. Se observa que el dispositivo slo conmuta para mantener al voltaje de salida dentro de su umbral de regulacin. Debido a que la frecuencia de conmutacin se reduce, las prdidas dependientes de la frecuencia (conmutacin y manejo de compuerta) tambin disminuyen. Como resultado, a cargas bajas, se obtiene mayor eficiencia con el modo PFM que con el modo PWM [14]. Un inconveniente de la modulacin PFM es que proporciona un voltaje de salida ruidoso. Para eliminar el ruido, se requiere de capacitores de salida de valores elevados, lo cual conlleva un incremento en el tamao y el costo del diseo 2.1.2.3 Modo Hopping El mtodo clsico para mejorar la eficiencia en un convertidor CD-CD, es remplazar el diodo Schottky con un MOSFET funcionando como rectificador sncrono. Al reemplazar el diodo rectificador con un MOSFET, la cada de voltaje decrece, reduciendo las prdidas por conduccin. La rectificacin sncrona permite reducir las prdidas de potencia en convertidores de bajo voltaje. Sin embargo, al aumentar la frecuencia o bajo condiciones de cargas ligeras, las prdidas por 12
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL conmutacin, las prdidas por el manejo de la compuerta y las prdidas en el diodo parsito del MOSFET se incrementan, desvaneciendo las ventajas del rectificador sncrono [5]. El modo hopping es una tcnica muy conocida para contrarrestar este problema. Entre los trabajos de investigacin publicados [13], [5], se registran dos versiones del modo hopping, tomando en cuenta lo mencionado en el prrafo anterior, el modo hopping consiste en operar al convertidor en modo de conduccin continua (MCC) sncrona durante las cargas pesadas y, durante las cargas ligeras, operar al convertidor en MCD asncrona. Este funcionamiento permite incrementar la eficiencia, tal como se ve en la Figura 2.3. Esta versin del modo hopping utiliza un controlador PWM digital para controlar el modo operacional del convertidor, basado en las caractersticas de la corriente de salida. Consecuentemente, el salto entre MCC y MCD depende de la corriente de carga. Detectar el punto adecuado de modo de conduccin, sin embargo, provoca una complejidad mayor y posibles seales falsas [13].
Figura 2.3. Eficiencia del convertidor en MCC y MCD.
Como se mencion previamente, un convertidor conmutado diseado para un nivel mximo de potencia en particular, disminuye su eficiencia cuando opera bajo condiciones de carga mediana a baja. Un VR de frecuencia fija con modulacin PWM sufre de este efecto debido a que las prdidas por conmutacin, incluyendo manejo de compuerta, constituyen una porcin mayor de las prdidas totales a baja carga. Una frecuencia de conmutacin menor en modo PWM reduce las prdidas por conmutacin, pero provoca un pico de corriente mayor a travs del inductor y los interruptores. El incremento en el pico de corriente provoca mayores prdidas por conduccin y mayores esfuerzos en los semiconductores. El control mediante PFM en MCD es una alternativa atractiva para cargas ligeras a moderadas, debido a las bajas frecuencias de conmutacin y, por lo tanto, reducidas prdidas por conmutacin [7]. La segunda versin del modo hopping opera nicamente con rectificacin sncrona. En este caso, el modo hopping consiste en operar al convertidor en MCC con modulacin PWM durante las cargas pesadas y, durante las cargas ligeras, operar al convertidor en MCD con modulacin PFM. Varios controladores CD-CD comerciales adoptan una combinacin de ambos tipos de modulacin, control PWM y PFM [7]. 13
2.1.3 Modulacin de carga de compuerta

El control hbrido PWM-PFM es muy popular entre los fabricantes de controladores para VRs, debido a su ventajas a baja carga y a carga nominal. Sin embargo, el primer problema de este mtodo es su complejidad de implementacin, adems, en todos los mtodos de frecuencia variable existe la posibilidad de que se presente ruido no deseado en los sub-armnicos de la frecuencia de conmutacin [8]. En aplicaciones de audio, como los telfonos celulares, el ruido sub-armnico puede producir una degradacin severa en la calidad de la seal o un ruido de fondo indeseable. Al mismo tiempo, los controladores hbridos pueden provocar transitorios de voltaje de salida elevados cuando se conmuta entre los modos de control PWM y PFM. Adicionalmente, esas tcnicas (frecuencia variable, PFM, modo hopping) causan un incremento en el rizo del voltaje de salida y pueden impactar en el comportamiento dinmico y de estado estable de un VR, lo cual es importante para el funcionamiento de muchos CIs que operan a bajos niveles de voltaje [12]. La tcnica de modulacin de carga de compuerta evita estos problemas, ya que opera con PWM a una frecuencia constante. Por otra parte, en un CBS, a cargas altas, las prdidas predominantes son las de conduccin, contrariamente, a cargas ligeras predominan las prdidas por manejo de compuerta. Estos dos tipos de prdidas presentan una dependencia contraria con la variacin del voltaje de compuerta. Esta relacin indica la existencia de un voltaje ptimo de manejo de compuerta dependiente de la carga para cada dispositivo [8].
Figura 2.4. Esquema de modulacin para el manejo de la compuerta [8].
La tcnica de modulacin de carga de compuerta, esquematizada en la Figura 2.4, se basa en la suposicin de que la variacin ptima de voltaje se escala con la carga. Al escalar dinmicamente la variacin del voltaje de compuerta, se puede extender el rango de corriente de carga en los convertidores buck sncronos operando a altas frecuencias y voltajes bajos. Para implementar la modulacin de carga de compuerta, se emplea una tcnica temporizada de degradacin de carga controlada por voltaje. En un sistema autnomo, los voltajes de control de cada impulsor (Vcontrol,p y Vcontrol,n) se derivan del conocimiento de la carga [8]. 14
2.1.4 Controladores digitales

Se espera que los controladores digitales reemplacen de forma creciente a los controladores analgicos que predominan comnmente en las aplicaciones de fuentes conmutadas en altas frecuencias. Las ventajas potenciales de la implementacin de controladores digitales incluyen: mayor flexibilidad, tiempo reducido de diseo, programabilidad, eliminacin de componentes discretos de sintonizacin, confiabilidad mejorada del sistema, integracin ms sencilla del sistema y la posibilidad de incluir varias mejoras de funcionamiento. Con los avances en la tecnologa de procesamiento digital de seales, se dispone de una cantidad importante de procesamiento a, relativamente, altas frecuencias de conmutacin [15]. A continuacin se mencionan algunas de las soluciones publicadas que utilizan controladores digitales. En publicaciones recientes, se han presentado varias soluciones de baja potencia que soportan nicamente modulacin PWM digital (DPWM) o combinan DPWM con una PFM analgica [16], [17], [18], [19], la mayora de estas soluciones operan a frecuencias menores que los controladores analgicos. Otro mtodo de control digital se basa en la optimizacin de los tiempos muertos de conmutacin de los interruptores [20]. Existen versiones digitales del modo hopping, en una de ellas, a cargas pesadas, el convertidor opera en MCC con frecuencia fija y rectificacin sncrona, a cargas ligeras el convertidor cambia a MCD, a cargas ms ligeras se deshabilita la rectificacin sncrona, cuando la carga es an menor el convertidor opera con modulacin por salto de pulso a frecuencia variable [21]. Otra versin digital del modo hopping utiliza un control por histresis programable, implementado para regular el rizo de corriente [22].
2.1.5 Optimizacin de componentes

La mayora de las tcnicas de elevacin de eficiencia reducen las prdidas por conduccin o por conmutacin, pero no afectan a las prdidas por manejo de compuerta, que son las ms importantes bajo condiciones de cargas ligeras. Existen algunas soluciones, como la presentada en la seccin 2.1.3, (modulacin de carga de compuerta), que se enfocan a reducir este tipo de prdidas [8]. A lo largo del intervalo de corriente de salida (carga) de un convertidor, son diferentes parmetros (o componentes parsitos) de los MOSFETs los que pesan en las prdidas de potencia. Como ya se ha mencionado, a cargas muy ligeras, las prdidas principales se deben al manejo de la compuerta de los MOSFETs; como consecuencia, los parmetros crticos, a cargas muy ligeras, son la carga de compuerta (Qg), la capacitancia de entrada (Ciss) y la capacitancia de salida (Coss). No obstante, bajo condiciones de carga media y alta, se vuelve ms importante la resistencia de encendido (R DSON), debido a que las prdidas por conduccin se incrementan. Adicionalmente, en el MOSFET complementario, tambin es importante la carga de recuperacin inversa del diodo parsito (Qrr). Existen varias tcnicas para seleccionar el MOSFET ms adecuado para alguna aplicacin, por ejemplo, las llamadas figuras de mrito. La figura de mrito consiste en utilizar alguna relacin de parmetros del MOSFET como criterio de comparacin entre diferentes modelos. Dependiendo del autor o la aplicacin, se da ms peso a alguna caracterstica de funcionalidad y, por lo tanto, se 15
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL usan diversos parmetros en la figura de mrito [23]. A resumidas cuentas, la figura de mrito es un mtodo comparativo para seleccionar un MOSFET con mejores caractersticas para una aplicacin determinada. Tomando como prioridad el aumento de la eficiencia a cargas ligeras, y siguiendo el concepto de la figura de mrito, una tcnica para elevar la eficiencia a cargas muy ligeras es seleccionar MOSFETs cuyos parmetros estn optimizados para corrientes bajas (Qg, Ciss, Coss), sin embargo, esos MOSFETs no funcionaran para todo el intervalo de corriente de salida.
2.2 Estructuras multifase.

Actualmente, las estructuras multifase no son comunes como VR en las aplicaciones porttiles, debido al reducido espacio disponible en los dispositivos mviles. Sin embargo, el avance en la tecnologa de fabricacin de semiconductores, permite la existencia de varios MOSFETs o convertidores completos en un solo encapsulado. En cuanto a los inductores, los componentes magnticos integrados pueden reducir el nmero de ncleos y la complejidad del convertidor [24]. Todo lo anterior hace pensar que la utilizacin de convertidores multifase en los dispositivos porttiles puede ser una realidad en el futuro cercano. Dada la importancia de este tipo de soluciones, en esta seccin se revisarn las principales caractersticas de los convertidores Multifase. Por otro lado, la tendencia de los CIs hacia la muy alta escala de integracin (VLSI, por sus siglas en ingls), impone retos en el diseo de fuentes de alimentacin para microprocesadores [25]. Los requerimientos dinmicos y de estado estable cada vez ms exigentes son algunas de las razones que complican el diseo de los VRs [24].
Figura 2.5. Convertidor buck multifase.
Para mejorar la respuesta transitoria se utilizan inductancias pequeas, lo cual incrementa el rizo de corriente en estado estable. Un rizo de corriente mayor aumenta el estrs en el capacitor de 16
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL salida y el rizo de voltaje en estado estable. Para resolver este problema se utilizan estructuras multifase (tambin conocidas como entrelazadas) [24], como la que se muestra en la Figura 2.5.
2.2.1 Fundamentos.
Entrelazar convertidores consiste en disponer varios convertidores en paralelo y desfasar en el tiempo sus seales de control de forma que demanden energa a la entrada y entreguen energa a la salida en momentos diferentes. Por el hecho de poner varios convertidores en paralelo, se consigue distribuir las prdidas entre ms componentes. Lo anterior facilita la gestin trmica del convertidor multifase, permitindole manejar importantes valores de potencia en reducido tamao respecto de soluciones de una nica fase [6]. Por el hecho de desfasar en el tiempo cada una de las fases que componen el convertidor, se reducen los filtros de entrada y salida necesarios. Esta reduccin se debe a que se distribuyen en el tiempo los momentos en los que se demanda o se entrega energa y, por tanto, se reducen los picos de energa y la energa circula de forma ms continua. La Figura 2.6 muestra de forma esquemtica este fenmeno. Cuando se tiene una nica fase, la energa se demanda al capacitor de entrada de forma concentrada en el tiempo, dando lugar a picos importantes de corriente; sin embargo, cuando se tienen F fases, la energa se demanda de forma ms continua, obtenindose picos de corriente ms moderados y distribuidos en el tiempo [6].
Figura 2.6. Corriente demandada al condensador de entrada de un buck con una nica fase (arriba) y con F fases (abajo) para la misma potencia [6].
2.2.2 Cancelacin del rizo

Una de las ventajas de entrelazar convertidores es el hecho de poder cancelar el rizo de corriente de cada una de las fases. Dado que el valor del capacitor de salida depende, entre otras cosas, del rizo de corriente, el capacitor de salida en un CBS multifase es mucho menor en comparacin a un CBS sencillo. De esta forma se puede permitir que el rizo de corriente por fase sea bastante grande sin penalizar el diseo de los capacitores de salida, que ven un rizo ms pequeo [6]. En la Figura 2.7 se muestra un ejemplo, para cuatro fases, de cmo se cancela el rizo de corriente por fase.
17
Figura 2.7. Rizado de corriente total y por fase para un CBS de cuatro fases [6].
La cancelacin del rizo no slo depende del nmero de fases, sino tambin del ciclo de trabajo al que opera el convertidor. En la Figura 2.8 se muestra cmo vara el factor de cancelacin del rizo con el ciclo de trabajo para un convertidor buck de 4 fases. En la referencia [26] se puede consultar, a detalle, el funcionamiento as como las ecuaciones correspondientes al buck multifase.
Figura 2.8. Cancelacin de rizado en funcin del ciclo de trabajo para cuatro fases [6].
2.2.3 Capacitancia de entrada

Otro aspecto de los convertidores multifase, que conviene comentar, es la manera en que el entrelazado afecta a la capacitancia de entrada. La capacitancia de entrada se puede ver favorecida por el entrelazado de convertidores buck en dos aspectos. El primer aspecto hace referencia a la corriente eficaz. Al tener F fases trabajando en paralelo, la corriente eficaz demandada a la entrada de cada fase es F veces ms pequea, lo que significa que en un convertidor de F fases la corriente eficaz total demandada a la entrada es que la que se demanda si se tiene un convertidor de una nica fase [6]. veces ms pequea
La capacitancia de entrada tambin se ve favorecida como consecuencia de tener los convertidores desfasados, de forma que, al menos en teora, tiene lugar en la entrada un efecto muy similar a la cancelacin del rizo de la salida. Este efecto puede ayudar a reducir el valor del capacitor de entrada, sin embargo, esta ventaja no es fcil de aplicar en la prctica. Si el layout fuese perfecto, no habra ningn problema en utilizar la misma capacidad de entrada para todas las fases. Sin embargo, el lazo de corriente capacitor de entrada interruptor principal rectificador sncrono debe ser lo ms pequeo posible, ya que reducir la inductancia serie de este lazo de corriente pulsante resulta crtico para reducir las prdidas de conmutacin y as optimizar 18
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL el rendimiento del convertidor buck. Es evidente que, por limitaciones constructivas, si se aprovecha la cancelacin de rizado entre fases, se puede desfavorecer de forma importante el lazo de corriente de cada una de las fases. Determinar hasta qu punto se puede aprovechar el desfasamiento en la demanda de energa para reducir la capacitancia de entrada no es un problema trivial, y depende de la implementacin fsica que se realice, as como de la tecnologa disponible [6]. La gran ventaja de los convertidores multifase es que durante los transitorios de carga trabajan en paralelo, obteniendo una dinmica F veces ms rpida. Por otro lado, durante el rgimen permanente se produce la cancelacin del rizo en la corriente de salida y, por lo tanto, se puede mantener o incluso reducir la frecuencia de conmutacin. Dependiendo de la tensin de entrada y del nmero de fases se produce mayor o menor cancelacin, lo que ayuda a determinar la frecuencia de conmutacin idnea [6].
2.2.4 Prdidas del buck multifase

En un convertidor multifase de F fases se tienen aproximadamente F veces las prdidas de una de las fases, que son las prdidas de un convertidor buck sencillo. Las prdidas de un convertidor buck podemos diferenciarlas entre las que son independientes de la frecuencia de conmutacin (prdidas por conduccin) y las que si dependen de la frecuencia (prdidas por conmutacin, prdidas por la excitacin de los MOSFETs y prdidas en el ncleo de las bobinas) [6]. En un convertidor buck con una derivada de corriente, una tensin de entrada, una tensin de salida y una corriente de salida existe una frecuencia ptima, o lo que es lo mismo, una combinacin frecuencia rizo de corriente que minimiza las prdidas para esa especificacin. Por encima o por debajo de esa frecuencia las prdidas del convertidor suben. Al subir la frecuencia, aumenta el nmero de conmutaciones por unidad de tiempo y, consecuentemente, aumentan las prdidas [6]. Cuando se reduce la frecuencia por debajo de la ptima, se aumenta el rizo de corriente y, por tanto, la corriente en el momento del apagado del interruptor principal es muy grande, lo cual aumenta de forma importante la energa perdida en esta conmutacin. Pese a que se ha reducido la frecuencia, las prdidas de conmutacin aumentan [6]. En los convertidores multifase se tiene un grado de libertad en el diseo: el nmero de fases. Al variar el nmero de fases se afecta a las prdidas que se producen y por tanto se cambia la frecuencia ptima por fase [6]. El impacto de cambiar el nmero de fases se ve reflejado en: a) Las prdidas de conduccin: al subir el nmero de fases se reduce la corriente por fase. Si se considera que se tiene la misma resistencia en conduccin por fase, las prdidas totales de conduccin son , siendo el nmero de fases, la resistencia en conduccin de una fase e la corriente total de salida. Al ir la corriente elevada al cuadrado, las prdidas totales de conduccin seran veces ms pequeas, asumiendo que se mantiene la misma resistencia en conduccin por fase. Ntese que mantener la 19
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL resistencia de conduccin por fase supone aumentar el tamao del convertidor al aumentar el nmero de fases, ya que el mismo tamao de MOSFET se repite tantas veces como fases se estn poniendo. b) La energa de conmutacin: al reducir la corriente por fase, en el momento de las conmutaciones se tiene menos corriente y, por tanto, se reduce el producto tensincorriente. En este punto se debe destacar que la energa de conmutacin crece con la corriente de conmutacin pero no lo hace de forma lineal sino de forma ms agresiva. El motivo est en que la energa de conmutacin no slo crece por haber ms corriente sino por que adems la conmutacin dura ms tiempo. Lo importante es que al reducir la corriente por fase se reduce la energa de conmutacin y, aunque hay fases, el total de la energa de conmutacin se ve reducido. c) La frecuencia de conmutacin: al aumentar el nmero de fases se puede reducir la frecuencia de conmutacin. Mientras que no se alcancen rizos de corriente por fase muy grandes, las prdidas de conmutacin bajan con la frecuencia. Pero cuando el rizado de corriente empieza a ser muy grande las prdidas de conmutacin suben al seguir bajando la frecuencia debido a tener una corriente muy grande en el momento del apagado del interruptor principal. Para una tensin de entrada, una tensin de salida, una corriente por fase y una derivada de corriente por fase se tiene una frecuencia ptima de trabajo alrededor de la cual conviene situar nuestro diseo. d) El diseo de la bobina: al cambiar el nmero de fases cambia la derivada de corriente por fase y, por tanto, la inductancia por fase, as como la corriente media por fase. Estos cambios junto con la nueva frecuencia de conmutacin afectan al diseo de la bobina y por tanto a sus prdidas. En lneas generales se puede decir que al aumentar el nmero de fases se puede reducir la frecuencia de conmutacin necesaria. Adems con el incremento del nmero de fases tambin se reduce la corriente por fase. En principio estos dos factores reducen las prdidas; por un lado, se reducen las prdidas de conmutacin dado que la frecuencia es ms baja y adems la corriente en el momento del apagado puede ser ms pequea y, por otro lado, las prdidas de conduccin tambin se reducen dado que la corriente por fase es menor [6]. Es importante resaltar que a partir de un cierto nmero de fases se debe plantear un cambio de tecnologa, al menos de los MOSFETs. As por ejemplo, ir a ms de ocho fases supondra cambiar los MOSFETs dado que la corriente media por fase sera considerablemente inferior. Una posibilidad sera ir a dispositivos de mayor resistencia en conduccin pero ms rpidos y por tanto que redujesen las prdidas de conmutacin; otra posibilidad, que puede o no ir acompaada de la anterior, sera ir a encapsulados ms pequeos ya que la potencia a procesar por cada fase es menor. Un cambio de tecnologa supondra un nuevo proceso de optimizacin para determinar cul es el nmero ptimo de fases para esa tecnologa [6]. Al variar el nmero de fases se puede afectar de forma muy importante a las prdidas del convertidor. Como se ha comentado, los efectos de cambiar el nmero de fases son varios y estn 20
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL interrelacionados. Adems no es nada fcil calcular las prdidas que se tienen en cada caso y menos an estimar la frecuencia ptima dado que las prdidas de conmutacin responden a un proceso muy complejo que depende de elementos parsitos (inductancias, resistencias y capacitancias) de los interruptores, los capacitores de entrada y el layout que conecta unos elementos con otros. Dada la complejidad del sistema, un procedimiento es determinar experimentalmente las prdidas y la frecuencia ptima para cada nmero de fases y una tecnologa considerada. De esta forma se puede alcanzar una solucin realmente optimizada para las especificaciones y la tecnologa considerada; de otra forma son muchos los factores experimentales que afectan al proceso y no sera nada fcil llegar a tenerlos en cuenta con precisin [6]. En el CBS multifase, al igual que en el CBS de una sola fase, el ciclo de trabajo es la razn del voltaje de salida y el voltaje de entrada. Debido al bajo voltaje requerido por los microprocesadores actuales, si el voltaje de entrada es mucho mayor, los convertidores buck multifase operan con un ciclo de trabajo muy pequeo. En estas condiciones, el beneficio de usar una inductancia pequea para mejorar la respuesta transitoria se compromete debido a la pobre cancelacin del rizo. La eficiencia del buck multifase tambin se ve afectada con un ciclo de trabajo muy pequeo, principalmente debido a las prdidas de conmutacin en el control de los MOSFETs [25].
2.3 Tcnicas basadas en estructuras multifase.

En esta seccin se presentan algunas propuestas de solucin, todas recientes, para elevar la eficiencia del CBS a baja carga. La particularidad de la tcnicas mostradas en esta seccin es que todas estn basadas en estructuras multifase.
2.3.1 Arquitectura de gradiente de potencia.

Conforme el rango de corriente de carga de un VR se hace ms ancho, la carga maneja mayor potencia y conmuta entre rangos de corriente ms anchos a una velocidad de repeticin mayor. Lo anterior dificulta la posibilidad de alcanzar una eficiencia elevada y plana en todo el rango de corriente, adems, tambin se vuelve ms complicado mantener los requerimientos dinmicos y de estado estable. La arquitectura de gradiente de potencia (GPA, por sus siglas en ingls), con distribucin de corriente no uniforme, mejora la eficiencia, especialmente a cargas ligeras, con la habilidad de controlar la respuesta dinmica y en estado estable [27]. El concepto de GPA con distribucin de corriente no uniforme parte de un convertidor multifase convencional, en el que todas las fases son iguales y la distribucin de corriente es uniforme. El problema de una estructura multifase convencional es que sufre de eficiencia reducida a baja carga. Generalmente los convertidores multifase se disean con una eficiencia elevada a cargas altas, entonces, a cargas bajas se tiene varios convertidores operando a una corriente muy baja. Una solucin a este problema es la tcnica conocida como Phase Dropping [27], que consiste en ir 21
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL apagando fases conforme la corriente disminuye, de modo que la corriente se maneja con menos fases y la eficiencia se eleva. No obstante, la tcnica de Phase Dropping degrada el funcionamiento en trminos de un rizo mayor en estado estable y una respuesta dinmica ms lenta a cambios del voltaje de salida.
Figura 2.9. Primer esquema de GPA.
En la Figura 2.9 muestra un primer esquema de GPA [27]. En lugar de usar mdulo paralelos con la misma capacidad de potencia, los tamaos de los mdulos (capacidades de corriente) varan de una manera gradual, con un gradiente de capacidad de manejo de potencia. De este modo, se pueden alcanzar picos de eficiencia a diferentes valores de carga para cada mdulo, como lo muestra la Figura 2.10.
Figura 2.10. Ejemplo de curvas de eficiencia operando con GPA.
Un segundo y ms general esquema de GPA [27] se presenta en la Figura 2.11. En este caso, asumiendo que se tienen disponibles varios valores de voltaje, se utilizan diferentes voltajes de entrada para cada mdulo. De este modo, las fases de menor corriente pueden alimentarse de un voltaje ms pequeo, lo cual generalmente mejora la eficiencia, el comportamiento en estado estable y la respuesta dinmica. Los esquemas de GPA con distribucin de corriente no uniforme se pueden usar con una especie de Phase Dropping no uniforme. Finalmente, cabe mencionar que los esquemas de GPA se basan en la operacin en MCC con frecuencia constante, es decir, la operacin en MCD y la frecuencia variable son descartadas en esta tcnica.
22
Figura 2.11. Segundo esquema GPA.
2.3.2 Modulacin adaptiva de FETs

La modulacin adaptiva de FETs (AFM, por sus siglas en ingls) utiliza mltiples FETs (MOSFETs si se particulariza un poco) con diferentes caractersticas conectados en paralelo. El nmero de interruptores controlados y su voltaje de manejo de compuerta se adaptan de acuerdo a la corriente de la carga. La AFM opera con frecuencia fija casi todo el rango de corrientes, consecuentemente, no hay impacto en la operacin convencional del CBS y su comportamiento dinmico [28]. Una porcin grande las prdidas en los VRs est dominada por los elementos parsitos de los MOSFETs. Por ejemplo, a cargas bajas, las prdidas por el manejo de la compuerta son las dominantes, por lo que se prefiere utilizar MOSFETs con pequeos valores de Qg; adems, si se reduce el voltaje de compuerta, las prdidas disminuyen an ms. Otro de los mayores parsitos de los MOSFETs es la RDSON, que causa las prdidas mayoritarias en los interruptores en operacin a cargas medias y altas, las prdidas por conduccin. Debido a lo anterior, es claro que, para reducir las prdidas por conduccin, es preferible utilizar MOSFETs con valores pequeos de resistencia de encendido. Por otro lado, la RDSON puede reducirse aumentando el voltaje de compuerta.
Figura 2.12. Esquema de la modulacin adaptiva de FETs [28].
Desafortunadamente, la relacin inversa de Qg y RDSON con el voltaje de compuerta hace difcil que un mismo dispositivo proporcione valores bajos para ambos parsitos. Esta complicacin es la que dificulta que un VR convencional alcance una eficiencia elevada travs del amplio rango de 23
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL corriente de carga. Para contrarrestar este problema, el concepto de la AFM se basa en conectar en paralelo mltiples MOSFETs con caractersticas diferentes [28]. El esquema de la AFM se puede ver en la Figura 2.12. La terminologa usada, con respecto a los MOSFETs, en la Figura 2.12, est directamente relacionada con el valor de RDSON y la cantidad de corriente que puede soportar cada interruptor. Por ejemplo, los MOSFETs grandes, tienen mayor capacidad de soportar corrientes elevadas. Bajo condiciones de cargas ligeras, solo los MOSFETs pequeos estn encendidos, con un voltaje de compuerta reducido. Consecuentemente, el VR opera a cargas bajas con interruptores optimizados para corrientes bajas. En condiciones de carga media, los MOSFETs medianos se activan, con un voltaje de compuerta mediano, tomando la mayor parte de la corriente del los MOSFETs pequeos. Como resultado, el VR opera bajo condiciones de carga media con caractersticas equivalentes optimizadas, las cuales resultan del paralelo entre los MOSFETs medianos y los MOSFETs pequeos, como lo muestra la Figura 2.13.
Figura 2.13. Concepto operacional de la AFM [28].
En la regin de cargas pesadas, los MOSFETs grandes se activan con un elevado voltaje de compuerta, tomando la mayor parte de la corriente total de los MOSFETs pequeos y los MOSFETs medianos. Consecuentemente, el VR opera, baja condiciones de cargas pesadas, con caractersticas de MOSFETs optimizados, que resultan del paralelo de los tres tipos de MOSFETs. En la Figura 2.13 se ilustra el concepto operacional de la AFM que se acaba de explicar. Es importante mencionar que encender y apagar MOSFETs en paralelo es una manera de modular la resistencia equivalente RDSON y la carga de compuerta Qg. Sin embargo, la carga de salida (Qoss), la carga de conmutacin (Qsw) y la carga de recuperacin inversa del diodo parsito (Qrr) no se modulan con el nmero de MOSFETs activos. Lo anterior se debe a que los MOSFETs estn conectados en paralelo todo el tiempo, por lo que la capacitancia total est siempre conectada, independientemente de si los MOSFETs estn encendidos o apagados [28].
2.3.3 Convertidor reductor de baja tensin y baja potencia optimizado.

En CENIDET, existe un trabajo previo enfocado al mejoramiento de la eficiencia de convertidores de bajo voltaje y baja potencia. La solucin propuesta, por el M.C. Jorge Luis Raymundo Toledo, se 24
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL denomin Convertidor reductor de baja tensin y baja potencia optimizado [29].Este convertidor consta de dos ramas de dispositivos semiconductores y una etapa adicional que consiste de un circuito integrado de propsito especfico, tal y como puede verse en la Figura 2.14.
Figura 2.14. Convertidor reductor con dos ramas + circuito integrado de alta eficiencia
La operacin del este convertidor est dividida en tres regiones de corriente: cargas altas, cargas medias y cargas bajas. En la regin de cargas altas, conmutan los interruptores y , mientras que los MOSFETs y se encuentran apagados y el circuito integrado permanece deshabilitado. Adicionalmente, el convertidor opera en MCC a frecuencia constante. En la regin de cargas medias, se consider que las prdidas predominantes son las de conmutacin, por lo que se usa el modo PFM para controlar a los MOSFETs y , los cuales estn optimizados para reducir las prdidas por el manejo de la compuerta. Los interruptores y permanecen abiertos y el circuito integrado contina deshabilitado. Finalmente, en la regin de cargas bajas, los cuatro interruptores permanecen abiertos y la conversin de potencia el circuito integrado de alta eficiencia [29]. Esta propuesta de solucin, como se ve en la Figura 2.14, est basada en una estructura multifase con inductor compartido, pero adems, utiliza tres distintos modos de operacin, lo cual permite elevar la eficiencia en tres regiones distintas.
2.4 Planteamiento del problema especfico.

Despus de revisar el estado del arte, se encontr que se han desarrollado una gran variedad de tcnicas enfocadas a elevar la eficiencia del convertidor buck sncrono operando a cargas bajas, en aplicaciones porttiles. La mayora de las soluciones propuestas, utilizan una combinacin de dos o ms modos de operacin en el mismo convertidor. Esto se debe a que los beneficios particulares de los diferentes modos de operacin sobresalen, generalmente, en una sola regin de carga (baja, media o alta). Por tanto, se ha determinado que no es viable, para efectos de eficiencia, el uso de un solo modo de operacin a lo largo de todo el rango de corrientes de carga.
25
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL Debido a los requerimientos de carga an ms baja en de los dispositivos mviles, las prdidas por manejo de compuerta han adquirido gran importancia. Desafortunadamente, la mayora de las tcnicas de mejoramiento de eficiencia no atacan a las prdidas en la compuerta de los MOSFETs. Una solucin para reducir las prdidas en la compuerta es elegir MOSFETs optimizados para corrientes bajas. El problema de optimizar los componentes para una regin especfica de carga, es que su rendimiento en las otras regiones es muy malo o, simplemente, no cubre los requerimientos necesarios, por lo que se requiere utilizar varios y diferentes MOSFETs. En un principio, todas las soluciones estaban basadas en el CBS de una fase, debido a las fuertes restricciones de espacio en los dispositivos mviles. No obstante, dos situaciones han hecho que, en los aos recientes, los trabajos de investigacin se enfoquen en los convertidores multifase. Por un lado, de acuerdo a lo planteado en el prrafo anterior, el hecho de establecer varios modos de operacin en un VR ya no es suficiente para cubrir los nuevos requerimientos de eficiencia plana, desde cargas muy ligeras hasta la carga mxima del VR. Por otro lado, el rpido desarrollo de las tecnologas de construccin de dispositivos semiconductores, ha permitido un incremento acelerado en la escala de integracin de los CI; de modo que, actualmente, se pueden encontrar en el mercado varios MOSFETs dentro de lo que antes era el encapsulado de uno solo. Considerando todo lo anterior, se puede formular el planteamiento del problema especfico de este proyecto de investigacin. El inters de este trabajo est enfocado a mejorar la eficiencia a cargas ligeras de los sistemas de alimentacin de los dispositivos mviles y, al mismo tiempo, conservar una eficiencia plana y elevada en todo el rango de corrientes de carga. Para lograr lo anterior, se debe encontrar una combinacin adecuada entre estructuras multifase y modos de operacin que permitan, en conjunto, alcanzar las metas de eficiencia requeridas por las nuevas aplicaciones porttiles.
26
Captulo 3.
3 Anlisis del buck sncrono en diferentes modos de operacin.
Este captulo contiene el anlisis de corriente directa (CD) del convertidor buck sncrono funcionando en varios modos de operacin. Particularmente se aborda el CBS en modo de conduccin continua (MCC), el CBS en modo de conduccin discontinua (MCD) y el CBS multifase. La relevancia del anlisis aqu presentado est en el hecho de que se toman en cuenta varios elementos parsitos del MOSFET, as como los tiempos muertos inherentes a la operacin sncrona. Las consideraciones mencionadas generan un anlisis de CD muy completo, que no se encuentra en otras referencias. Tambin en esta seccin se presenta un anlisis comparativo entre las prdidas de los modos de conduccin continuo y discontinuo. La mayora de los trabajos similares solo cubre las prdidas en MCC. Se presenta el clculo de la eficiencia, adems de las peculiaridades de la estructura multifase para el mismo calculo de eficiencia.
27
3.1 Anlisis en CD del convertidor buck sncrono en MCC

En la Figura 3.1 se presenta el circuito del CBS con los parsitos resistivos correspondientes a cada componente. Estos son los principales parsitos que contribuyen a las prdidas de CD en el convertidor. Al considerarlos, se realiza un anlisis ms preciso y cercano a la realidad.
Figura 3.1. Convertidor buck sncrono con parsitos resistivos.
Durante la operacin en MCC, el CBS presenta tres circuitos equivalentes [30] que corresponden a la de conduccin del MOSFET S1 (ton), la conduccin del diodo parsito del MOSFET S2 (td1 y td2) y la conduccin del canal del MOSFET S2 (t2). Dichos circuitos equivalentes se muestran en la Figura 3.2. Las formas de onda caractersticas del convertidor en MCC se presentan en la Figura 3.3.
Figura 3.2. Circuitos equivalentes del CBS en MCC.
28
Figura 3.3. Formas de onda del CBS en MCC [30].
29
3.1.1 Ganancia del convertidor Buck en MCC.

A continuacin, se calculan los rizos de corriente en cada uno de los tres tiempos, partiendo de la ecuacin de tensin del inductor. De acuerdo a las formas de onda de la Figura 3.3, durante el tiempo de encendido del MOSFET S1 (ton) se tiene:
(3.1)
Existen dos tiempos muertos durante un ciclo en MCC ( y ), adems del periodo de conduccin del canal del MOSFET S2 ( ). De forma similar que para , para los periodos antes mencionados, se tiene:
(3.2) (3.3) (3.4)
Donde:
(3.5)
En las ecuaciones anteriores, se refiere a la cada de tensin en el diodo parsito de S2, y se refieren al rizo de corriente y al ciclo de trabajo, respectivamente, durante la conduccin del MOSFET inferior (S2). Para obtener la ecuacin de la ganancia de CD, se igualan las expresiones de los rizos.
(3.6)
Por otro lado, la ganancia de CD en el convertidor buck est dado por:

(3.7)
Sustituyendo las ecuaciones (3.1) a (3.5) y la (3.7) en la ecuacin (3.6) despejando M, se obtiene:
(3.8)
30
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL Si se considera que ambos tiempo muertos son iguales ( ), se obtiene:
(3.9)
La ecuacin (3.9) servir ms adelante para establecer la condicin de frontera en MCD. Despejando D de la ecuacin (3.8), se obtiene una expresin para el ciclo de trabajo en MCC.
(3.10)
3.1.2 Inductor.
Despejando L de la expresin para el rizo durante el encendido de S1, ecuacin (3.1), se puede obtener el valor requerido de inductancia. Cuando se analiza el convertidor buck asncrono, tambin se puede utilizar el rizo durante el apagado, dado que ambos rizos son iguales. Sin embargo, en este caso, no es conveniente utilizar las ecuaciones (3.2) a (3.4) porque ninguna de ellas se refiere a al rizo total en el inductor, a menos que se sumen, pero la expresin se hace ms compleja.
(3.11)
3.1.3 Capacitor.
Partiendo de la ecuacin de voltaje del capacitor, se tiene:
De acuerdo a la Figura 3.3, la expresin anterior se puede aproximar a la ecuacin (3.12). Despejando C, se obtiene la expresin para el capacitor dada por la ecuacin (3.13).
(3.12) (3.13)
Si se desea, se puede sustituir la expresin del rizo de corriente en el inductor, ecuacin (3.1), con lo que se obtiene una expresin ms desarrollada para el capacitor.
(3.14)
La tensin que debe soportar el capacitor, como se puede ver en la Figura 3.2 y en la Figura 3.3, es el voltaje de salida ms el rizo de tensin, por lo tanto: 31
(3.15)
3.1.4 Esfuerzos elctricos en el MOSFET superior (S1)

El MOSFET S1 conduce la corriente del inductor durante dada por: , por lo que su corriente promedio est
(3.16)
De acuerdo a la Figura 3.3,
estn dadas por:

(3.17) (3.18)
Sustituyendo las ecuaciones (3.17) y (3.18) en la ecuacin (3.16) y simplificando, se obtiene la expresin para la corriente promedio a travs de S1.
(3.19)
La corriente pico del transistor es la misma que la del inductor, por lo tanto:
(3.20)
De las formas de onda de la Figura 3.3, se observa que el esfuerzo mximo de tensin ocurre durante los tiempos muertos, y , cuando:
(3.21)
3.1.5 Esfuerzos elctricos en el MOSFET inferior (S2)

S2 conduce la corriente del inductor en tres tiempos, a travs del diodo parsito, durante y , y a travs del canal del MOSFET, durante . La corriente promedio a travs del diodo parsito es:
(3.22)
De acuerdo a la Figura 3.3,
estn dadas por:

(3.23)
32
(3.24)
Sustituyendo las ecuaciones (3.23) y (3.24) en la (3.22), se obtiene:

(3.25)
Si ambos tiempos muertos son iguales (
), la ecuacin (3.25) se simplifica a:

(3.26)
La corriente mxima en el diodo parsito tambin es igual a
,
(3.27)
El mximo voltaje de bloqueo que debe soportar el diodo parsito es:

(3.28)
La conduccin de la corriente del inductor a travs del canal de S2 ocurre durante la corriente promedio es:
, por lo tanto,
(3.29)
Sustituyendo las ecuaciones (3.23) y (3.24) en la (3.29), se obtiene:

(3.30)
Del mismo modo, si ambos tiempos muertos son iguales ( simplifica a:
), la ecuacin (3.30) se
(3.31)
El pico de corriente a travs del canal de S2 es:

(3.32)
La tensin mxima de bloqueo que debe soportar el canal de S2 es igual a la del diodo parsito:
(3.33)
33
3.2 Anlisis en CD del convertidor buck sncrono en MCD

Durante la operacin en MCD, el CBS presenta cuatro circuitos equivalentes, que corresponden a la conduccin del MOSFET S1 (ton), la conduccin del diodo parsito del MOSFET S2 durante el tiempo muerto (tdd), la conduccin del canal del MOSFET S2 (t2) y el periodo de discontinuidad (tdis). Los circuitos equivalentes se muestran en la Figura 3.4.
Figura 3.4. Circuitos equivalentes del CBS en MCD
Por otro lado, las formas de onda caractersticas del convertidor en MCD se presentan en la Figura 3.5.
34
Figura 3.5. Formas de onda del CBS en MCD.
35
3.2.1 Ganancia del convertidor en MCD.

El clculo de la ganancia del CBS en MCD es distinto al clculo en MCC. Para empezar, en MCD se debe tomar en cuenta la discontinuidad de la corriente. La discontinuidad en el modo de operacin se presenta en la corriente del inductor. Debido a lo anterior, se analizan los rizos de corriente en cada uno de los cuatro tiempos, a partir de los cuales se determina la discontinuidad. Partiendo de la ecuacin de tensin del inductor se puede calcular el rizo de corriente. De acuerdo a las formas de onda de la Figura 3.5, durante el tiempo de encendido del MOSFET S1 (ton) se tiene:
(3.34)
De este modo, se obtiene una expresin para el rizo de corriente en el inductor durante ton. Utilizando el mismo procedimiento, se obtienen los rizos de corriente durante el tiempo muerto ( ) y durante el periodo de conduccin del canal del MOSFET S2 ( ).
(3.35) (3.36) (3.37)
En las ecuaciones anteriores, se refiere a la cada de tensin en el diodo parsito de S2, y se refieren al rizo de corriente y al ciclo de trabajo, respectivamente, durante la conduccin del MOSFET inferior (S2). Igualando los rizos de corriente durante el ascenso y el descenso:
(3.38)
Sustituyendo las ecuaciones (3.35), (3.36), y utilizando la ecuacin (3.7), definida en el anlisis en MCC, se obtiene la ecuacin(3.39), que relaciona al ciclo de trabajo D con los parmetros y parsitos del convertidor
(3.39)
El parmetro se refiere a la porcin del periodo que representa el tiempo muerto y es de valor conocido, ya sea por diseo o por las hojas de datos del impulsor utilizado. El valor de 36
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL depende del MOSFET elegido y se incluye en su hoja de datos. Por lo tanto, solo se desconoce. Para calcular D2, se analiza la corriente promedio del inductor, que a su vez es la corriente promedio de salida.
Despejando D2:
(3.40)
La corriente de salido
, con respecto a la carga, se define como:

(3.41)
Sustituyendo las ecuaciones (3.34) y (3.41) en la ecuacin (3.40), se obtiene:

(3.42)
Donde,
(3.43)
Sustituyendo se obtiene:
(3.42) en la expresin para D (3.39) y aplicando varias sustituciones convenientes,
(3.44)
Donde,
(3.45) (3.46)
Despejando M de la ecuacin (3.44) se obtiene una ecuacin de ganancia dependiente del ciclo de trabajo:
37
(3.47)
3.2.2 Condicin de discontinuidad.

Para determinar la operacin en la frontera entre MCC y MCD, es necesario utilizar la frmula de la ganancia del CBS operando en MCC, ya que, en la frontera entre ambos modos de operacin, ambas ecuaciones son vlidas. La obtencin de la expresin para M en MCC que se presenta en la ecuacin (3.9) se desarroll en la seccin 3.1.1 de este documento.
Al despejar K de la ecuacin (3.47) y sustituir
(3.45) y
(3.46) se obtiene:
(3.48)
Despejando D de la ecuacin (3.9), y sustituyndose en la ecuacin (3.48), se obtiene la condicin de discontinuidad representada por la ecuacin (3.49).
(3.49)
3.2.3 Inductor.
Sustituyendo la ecuacin (3.43) en la (3.49) y despejando L, se obtiene la frmula para calcular la inductancia requerida para operar en la frontera entre MCC y MCD. Para que el CBS opere en MCD, se debe elegir un valor de inductancia menor al de la condicin dada por la ecuacin (3.50).
(3.50)
3.2.4 Capacitor.
Para calcular el capacitor, se parte de su ecuacin de voltaje.
De acuerdo a la Figura 3.5, la ecuacin anterior se puede aproximar a:
38
(3.51)
Para determinar tx y ty, se evala la corriente del capacitor. Como se puede ver en la Figura 3.5, la corriente a travs del capacitor es la misma que en el inductor, con un offset igual al negativo de la corriente de salida. Las expresiones para tx y ty quedan de la siguiente manera:
(3.52) (3.53)
Utilizando las ecuaciones (3.34) a (3.36), se obtiene:

(3.54) (3.55)
Al sustituir las ecuaciones (3.54) y (3.55) en la ecuacin (3.51) y despejar C, se obtiene:

(3.56)
Como se puede observar de la Figura 3.5, la tensin mxima que debe soportar el capacitor, es igual al voltaje de salida ms el rizo de voltaje.
(3.57)
3.2.5 Esfuerzos elctricos en el MOSFET superior (S1)

S1 conduce la corriente del inductor durante , por lo que su corriente promedio est dada por:
(3.58)
Simplificando, se obtiene:
(3.59)
La corriente pico del transistor es la misma que la del inductor, por lo tanto:
(3.60)
De las formas de onda de la Figura 3.5, se observa que el esfuerzo mximo de tensin ocurre durante el tiempo muerto, , cuando: 39
(3.61)
3.2.6 Esfuerzos elctricos en el MOSFET inferior (S2)

S2 conduce la corriente del inductor en dos tiempos, a travs del diodo parsito, durante ,ya travs del canal del MOSFET, durante . La corriente promedio a travs del diodo parsito es:
(3.62)
Cabe mencionar que, como se ve en la Figura 3.5, terminar el tiempo muerto y est dada por:
es la corriente pico en el inductor justo al
(3.63)
La corriente mxima en el diodo parsito es igual a

(3.64)
El mximo voltaje de bloqueo que debe soportar el diodo parsito es:

(3.65)
La conduccin de la corriente del inductor a travs del canal de S2 ocurre durante la corriente promedio es:
, por lo tanto,
Haciendo las sustituciones correspondientes, la corriente promedio en S2 es:

(3.66)
El pico de corriente a travs del canal de S2 es:

(3.67)
La tensin mxima de bloqueo que debe soportar el canal de S2 es igual a la del diodo parsito.
(3.68)
40
3.3 Anlisis en CD del convertidor buck sncrono multifase en MCC

En un CBS multifase convencional, todas los canales o fases se disean bajo las mismas condiciones, por lo que la corriente en el inductor de cada fase es una fraccin de la corriente de salida e, idealmente, igual en todas las fases. Esto permite que se puedan utilizar semiconductores con mejores caractersticas, especificados para corrientes menores, adems de inductores de menor corriente [31].
(3.69)
Donde N es el nmero de fases. El diseo de todas las fases es el mismo, por lo que basta hacer el diseo de una fase, con la consideracin de la corriente expresada por la ecuacin (3.69). Ya que la operacin multifase en MCD no es muy comn, en este trabajo solo se trata la operacin multifase en MCC. Las expresiones de la seccin 3.1 son vlidas, individualmente, para cada fase. El caso del capacitor de salida es especial, dado que solo se utiliza uno para todas las fases. La operacin en multifase provoca que la frecuencia de conmutacin efectiva de la salida se incremente, y sea aproximadamente N veces la frecuencia de conmutacin individual de cada fase. Esto permite reducir el tamao y el costo del capacitor de salida [32]. La frecuencia considerada para el diseo del capacitor de salida ( ) est dada por:
(3.70)
3.4 Anlisis de prdidas

En esta seccin se presentan las diferentes prdidas de potencia en cada uno de los componentes del CBS. Se muestran, simultnea y comparativamente, las prdidas generadas en MCC y en MCD. Al final de la seccin se presenta el clculo de la eficiencia, haciendo especial mencin de las particularidades que se presentan en el funcionamiento en multifase. La contribucin que se realiz en este anlisis fue principalmente en la definicin de las prdidas en MCD. Por las limitantes en la extensin del documento, no se presenta el desarrollo completo, solamente los resultados ms importantes. En la referencia [30] se puede ampliar la informacin en cuanto a las frmulas para MCC, as como de los trminos menos familiares. Las prdidas de potencia en el CBS se dividen en tres categoras: las prdidas por conduccin dependientes de la carga, las prdidas de conmutacin dependientes de la frecuencia y las prdidas fijas [30], [33].
3.4.1 Prdidas en el MOSFET superior (S1)

Las prdidas de potencia en cada uno de los MOSFETs, estn dadas por [30]:
(3.71)
41
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL La frmula para las prdidas de potencia por conduccin es igual en MCD y en MCC y est dada por la ecuacin (3.72) [30], [13]; sin embargo, es importante considerar que la corriente eficaz a travs del MOSFET superior es distinta para cada modo de conduccin. Las ecuaciones (3.73) y (3.74) representan la corriente rms a travs de S1 en MCC y MCD [48], respectivamente.
(3.72) (3.73)
(3.74)
Las prdidas por conmutacin se dan en el encendido y en el apagado de MOSFET. Durante el encendido y en MCC, se tiene [30], [34]:
(3.75)
Para la operacin en MCD, dado que la corriente a travs del MOSFET en el encendido es prcticamente cero, se tiene:
(3.76)
La frmula de las prdidas por conmutacin en el apagado [30], [34] aplica para los dos casos, MCC y MCD:
(3.77)
En el caso de las prdidas adicionales [30], [35], [36], todas las frmulas aplican para los dos modos de operacin.
(3.78) (3.79) (3.80) (3.81)
42
3.4.2 Prdidas en el MOSFET inferior (S2)

Para las prdidas de potencia por conduccin en S2 tambin se utiliza la ecuacin (3.72) y, del mismo modo, la corriente eficaz a travs de S2 es distinta para MCC y para MCD. Las ecuaciones (3.82) y (3.83) representan la corriente rms a travs de S2 en MCC y MCD [48], respectivamente.
(3.82)
(3.83)
En cuanto a las prdidas por la conduccin del diodo parsito en MCC, estn dadas por [30], [34]:
(3.84)
Para el MCD, se tiene:

(3.85)
Operando en MCC, se presenta el fenmeno de recuperacin inversa en el diodo parsito durante el segundo tiempo muerto; las prdidas debidas a este fenmeno estn dadas por [30], [31]:
(3.86)
Cuando se opera en MCD, no se presenta este fenmeno, por lo tanto:

(3.87)
La frmula de las prdidas por conmutacin en el encendido de S2 [30], [34] aplica para los dos casos, MCC y MCD:
(3.88)
En el caso del apagado de S2, las prdidas por conmutacin en MCC estn dadas por [30], [34]:
(3.89)
En el caso de las prdidas por conmutacin en el apagado de S2 en MCD, tambin se presenta la condicin de corriente cero, por lo que:
(3.90)
La definicin de los tiempos presentados en las ecuaciones (3.88) y (3.89), se puede observar en la Figura 3.6. 43
Figura 3.6. Formas de onda durante el encendido (izq.) y el apagado (der.) de S2 [30].
En el caso de las prdidas adicionales [30], [35], [36], las ecuaciones (3.78) a (3.81) tambin aplican para S2 en modos de operacin.
3.4.3 Prdidas en el capacitor.

Las prdidas en el capacitor se deben principalmente a la resistencia serie equivalente (ESR por sus siglas en ingls) del capacitor [30], [32]. Aunque la ecuacin (3.91) aplica para ambos modos de conduccin, el valor rms de la corriente es distinto y est dado por la ecuacin (3.92) para MCC y por la ecuacin (3.93) para MCD [48].
(3.91) (3.92)
(3.93)
3.4.4 Prdidas en el inductor.

En el inductor, se presentan, principalmente, dos tipos de prdidas, prdidas por la conduccin de la resistencia de los devanados y prdidas en el ncleo del inductor. En el caso del CBS, las prdidas en el ncleo son despreciables [30], [32]. Las prdidas por conduccin estn dadas por:
(3.94)
La corriente en el inductor, tanto en MCC como en MCD, est formada por varias secciones: conduccin de S1, tiempo muerto, conduccin de S2 y discontinuidad. Por lo tanto, para calcular la corriente eficaz a travs del inductor se utiliz el mtodo por segmentos para una forma de onda peridica compuesta por n segmentos [48]. 44
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL La expresin obtenida para la corriente rms en el inductor, para MCC, est dada por:
(3.95)
Donde:
Para MCD, la expresin obtenida para la corriente rms en el inductor es:

(3.96)
3.4.5 Clculo de la eficiencia.

El clculo del porcentaje de eficiencia se hace multiplicando 100 por el cociente de la potencia de salida entre la potencia de entrada. Si se denomina a la potencia de salida y la potenica de entrada se evala sumando las prdidas en el convertidor a la potencia de salida, la eficiencia del convertidor es:
(3.97)
Las prdidas del convertidor estn dadas por la suma de las prdidas en cada elemento:
(3.98)
Para el caso del CBS multifase, se suman las prdidas de las N fases ms las prdidas del capacitor de salida:
(3.99)
El clculo de la eficiencia total, a partir de la potencia de cada fase es:

(3.100)
45
3.4.6 Resumen del anlisis de prdidas.

En la Tabla 3.1 se presenta un resumen de las frmulas para calcular las prdidas en un CBS.
Tabla 3.1. Resumen de frmulas para el clculo de prdidas en un CBS. Elemento/ Parmetro Modo de operacin MCC MCD
Conduccin
S1 Conmutacin (encendido y apagado)
Conduccin
S2
Conmutacin (encendido y apagado) Diodo (conduccin y rec. Inversa)
S1 y S2
Adicionales
Capacitor Inductor
De acuerdo a las frmulas presentadas previamente, y resumidas en la tabla anterior, se puede comentar que los componentes pasivos presentan, principalmente, prdidas por conduccin dependientes de sus ESR (resistencias serie equivalentes) y de la corriente de salida.
46
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL Por otro lado, los interruptores presentan tambin prdidas por conduccin dependientes de la corriente de salida, pero adems, las prdidas por conmutacin (incluyendo las prdidas en la compuerta) son dependientes de la frecuencia de conmutacin y no de la corriente de salida. Cabe mencionar que los perfiles de prdidas en los MOSFET superior (S1) e inferior (S2) son considerablemente diferentes, no solo en las frmulas. Los VRs para aplicaciones porttiles tienen ciclos de trabajo reducidos, concentrando la mayora de las prdidas por conduccin en el MOSFET inferior. Contrariamente, el MOSFET superior soporta lo ms fuerte de las prdidas por conmutacin, dado que, prcticamente, conmuta el voltaje de entrada completo con la corriente de salida total. Tambin es importante mencionar que, de acuerdo a las frmulas presentadas, operando el CBS en MCD se reducen, e incluso se eliminan varias de las prdidas del convertidor, a costa de mayores esfuerzos de corriente y, consecuentemente corrientes eficaces mayores. Todo el anlisis presentado en esta captulo 3, sirvi para complementar el trabajo del M.C. Arnoldo Pacheco lamos [30], implementado un programa de clculo de prdidas y eficiencia, desarrollado en el software MATLAB.
47
48
Captulo 4.
4 Impacto del modo de operacin en la eficiencia del convertidor buck.
En este captulo se presenta un estudio enfocado en la eficiencia del convertidor buck sncrono operando en diferentes modos de operacin. Esto con el objetivo de localizar las regiones de corriente con mayores beneficios de eficiencia de cada modo de operacin. Este estudio da las bases para la propuesta de solucin de este trabajo de investigacin.
49
4.1 Implementacin del programa de anlisis de prdidas.

El anlisis presentado en el captulo anterior constituye, por s solo, una herramienta importante para evaluar la eficiencia, desde el proceso de diseo, de un CBS. Permite predecir la eficiencia que se obtendr con la utilizacin de determinados componentes o modos de operacin. Sin embargo, en el proceso de diseo, muchas veces se hacen ajustes o modificaciones que obligan a repetir en anlisis para establecer puntos de comparacin. Debido a lo anterior, y como se mencion al final del captulo 3, todo el anlisis de CD y de prdidas se implement en el cdigo de un programa basado en el software MATLAB. El desarrollo de este programa de anlisis de prdidas se empez como parte del trabajo de tesis de maestra del M.C. Arnoldo Pacheco lamos Anlisis de Prdidas del Convertidor Buck Sncrono para Aplicaciones Mviles [30]. En ese entonces se consideraron dos modos de operacin, sncrono y asncrono, ambos en MCC. Como parte de este trabajo de tesis, se incluyeron varias caractersticas al programa: se agreg el modo de conduccin discontinua, la operacin en multifase y se incluyeron ms elementos parsitos en los anlisis. En la Figura 4.1 se presenta la pantalla principal del programa.
Figura 4.1. Pantalla principal del programa de anlisis de prdidas
50
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL Este programa de anlisis de prdidas toma en cuenta las prdidas por conduccin, por conmutacin y las prdidas adicionales en los MOSFETs, las prdidas por conduccin en los componentes pasivos y las prdidas en el impulsor. Adems, el usuario tiene la posibilidad de definir: Modos de conduccin (MCC o MCD). Modos de operacin (sncrono, asncrono, una fase o multifase). Caractersticas particulares del modelo de los MOSFET (elementos parsitos). Especificaciones de los impulsores (tiempos muertos, resistencias de pull-up y pull-down, voltaje de compuerta, etc.). Parmetros de diseo del convertidor (Vin, Vo, Po, etc.). Como resultado, el programa proporciona informacin acerca de las prdidas de cada componente y la eficiencia total del convertidor. Como caracterstica adicional, el programa calcula la inductancia de salida, la capacitancia de salida y el ciclo de trabajo de ambos MOSFETs, de acuerdo a los parmetros de diseos especificados. Con la implementacin de este programa de anlisis de prdidas, la evaluacin comparativa entre diferentes modos de operacin, diferentes modelos de MOSFETs y diferentes parmetros de diseo se realiza de manera ms rpida. El estudio comparativo que se presenta en este captulo est basado en los resultados del programa de anlisis de prdidas.
4.2 Ejemplo de convertidor convencional.

Como se ha comentado previamente, un convertidor convencional se disea con las consideraciones de carga nominal, por lo que, generalmente, tiene una eficiencia muy pobre a cargas ligeras. En esta seccin se presenta un ejemplo real de un convertidor convencional para verificar el comportamiento de su eficiencia. Las especificaciones de diseo se pueden observar en la Tabla 4.1. Como se ver en el siguiente captulo, las especificaciones que se estn considerando en este ejemplo son las que corresponden a las plataformas de la tecnologa LPIA.
Tabla 4.1. Especificaciones de diseo de un CBS convencional.
Parmetro Voltaje de entrada Voltaje de salida Rizo de voltaje de salida Frecuencia de conmutacin Corriente de salida Rizo de corriente en el inductor Potencia de salida
Smbolo Vin Vo vo fs Io iL Po
Valor 5V 1.2 V 1.5 % 300 kHz 5A 10 % 6W
El modelo de MOSFET usado para este ejemplo es el FDS6984AS [37] de Fairchild Semiconductor. Este modelo es un MOSFET dual, cuyas caractersticas se presentan en la Tabla 4.2. 51
Tabla 4.2. Caractersticas del FDS6984AS.
Parmetro Resistencia de encendido Carga de compuerta Capacitancia de salida Capacitancia de entrada Voltaje de pol. directa del diodo parsito Carga de recuperacin inversa Corriente mxima del diodo Corriente mxima en el MOSFET
Smbolo RDSON Qg Coss Ciss Vfr Qrr IS ID
Unidades m nC pF pF V nC A A
FDS6984AS-Q1 32 4 120 420 0.8 6 1.3 5.5
FDS6984AS-Q2 21 5 170 530 0.6 6 3 8.5
En la Figura 4.2 se presenta la curva de eficiencia del ejemplo de convertidor convencional, operando en MCC en todo el rango de cargas. La escala logartmica del eje de corriente de salida permite visualizar, fcilmente, la pobre eficiencia del convertidor en las regiones de baja carga. Dicho de otro modo, el convertidor tiene una eficiencia menor al 70 % a cargas inferiores a 50 mA; es ms, ronda el 35 % a 10 mA. Por otro lado, su eficiencia es buena a cargas medias y altas; es decir, a partir de 100 mA la eficiencia supera el 80 % y se mantiene por encima de ese valor hasta el valor nominal de carga, incluso supera el 90 % en alguna regin.
Figura 4.2. Curva de eficiencia del ejemplo de convertidor convencional
Como se mencion en el captulo 1, la regin de cargas ligeras es la ms crtica en las aplicaciones porttiles y, como se observa de la Figura 4.2, la regin de carga baja es la menos eficiente en un convertidor convencional.
4.3 Influencia de la frecuencia.

En el captulo 2, dentro del estado del arte, se mencion que la variacin de frecuencia de conmutacin es una de las tcnicas ms populares para elevar eficiencia, de hecho, fue una de las primeras soluciones al problema. En esta seccin se presenta la influencia de la frecuencia de conmutacin en la eficiencia de un CBS y las repercusiones de su variacin. 52
Figura 4.3. Eficiencia de convertidores operando a diferentes frecuencias.
En la Figura 4.3 se presentan las curvas de eficiencia de tres convertidores con las mismas especificaciones de diseo, excepto por la frecuencia. Claramente se observa que el CBS con la menor frecuencia de conmutacin (100 kHz) presenta la mayor eficiencia, sobre todo a cargas bajas, mientras que el convertidor menos eficiente es el que opera a una frecuencia de conmutacin mayor (500 kHz). En este caso, la diferencia de frecuencia entre convertidores es de 200 Khz. En cuanto a la eficiencia, a 10 mA, el convertidor que opera a 100 kHz presenta una eficiencia cercana al 60 %, mientras que los convertidores de 300 kHz y500 kHz tienen eficiencias alrededor de 35 % y 25 %, respectivamente. Lo anterior se traduce como un incremento en la eficiencia de 25 % con respecto al convertidor de 300 kHz y 35 % con respecto al convertidor de 500 kHz. Como ya se explic en su momento, este incremento en la eficiencia, a frecuencias de conmutacin menores, se debe a la reduccin de las prdidas por conmutacin y a las prdidas por manejo de la compuerta (ambas dependientes de la frecuencia), ya que ocurren menos conmutaciones por unidad de tiempo. Sin embargo, el disminuir la frecuencia tiene sus implicaciones. En la Tabla 4.3 se presentan los valores de capacitancia e inductancia requeridos para cada uno de los tres casos anteriores.
Tabla 4.3. Valores de filtro de salida a diferentes frecuencias.
Parmetro Inductancia (H) Capacitancia (F)
100 kHz 20.57 34.72
300 kHz 6.88 11.57
500 kHz 4.14 6.94
Es evidente, de la Tabla 4.3, que la disminucin de frecuencia de conmutacin conlleva el aumento de los valores del filtro de salida del convertidor. Valores mayores de capacitancia e inductancia implican componentes fsicamente ms grandes, desafortunadamente, el espacio es otra de las principales restricciones de los dispositivos mviles. Por otro lado, si con los mismos valores de filtro de salida se pretende variar la frecuencia, el resultado es un incremento significativo en el 53
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL rizo de corriente a travs del inductor y en el rizo de voltaje en la salida, adems de que el intervalo de variacin de frecuencia se reduce.
4.4 Modo de conduccin discontinuo.

Ya se han mencionado las ventajas del MCD frente al MCC. En esta seccin se estudian con mayor profundidad, varias de las caractersticas del modo de conduccin discontinuo.
4.4.1 MCD contra MCC.

Para efectos de comparar ambos modos de conduccin, se proponen dos convertidores con las mismas caractersticas excepto por el modo de conduccin. Para el convertidor en MCC, se consider un rizo de corriente del 10 %, mientras que para el convertidor en MCD, la frontera entre modos de operacin se fij a 1 A. En ambos convertidores, el modelo del MOSFET utilizado es el mismo que en los casos anteriores, el FDS6984AS. Las especificaciones generales de diseo son bsicamente las mismas que en los ejemplos anteriores, excepto que, para enfocarnos ms a las cargas bajas, la corriente mxima de salida es de 1 A.
Figura 4.4. MCD contra MCC.
De la Figura 4.4, se observa que la operacin en MCD presenta un incremento de eficiencia, casi constante, del 5 %. A partir de 100 mA, la diferencia de eficiencia empieza a disminuir notoriamente hasta que, a 300 mA, la ventaja se desvanece. Cabe sealar que la curva de eficiencia del convertidor operando en MCC empieza a partir de 24 mA, esto se debe a que a partir de ese valor, hacia abajo, el convertidor empieza a operar, de manera natural, en MCD. Este cambio natural en el modo de conduccin es inevitable y depende de la corriente nominal a la que se disee el convertidor y el valor del rizo que se considere. Por otro lado, se observa que por el simple cambio de MCD a MCC, la eficiencia se incrementa. Sin embargo, existe otro beneficio proporcionado por la operacin en MCD y se refiere al tamao del inductor requerido. Mientras que el convertidor que opera en MCC requiere una inductancia de salida de 37.84 H, el convertidor que funciona en MCD solo necesita 950.5 H, un valor ms de 54
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL 30 veces ms pequeo. El beneficio de una inductancia tan pequea se ve a la hora de elegir el inductor requerido, el cual sera fsicamente mucho ms pequeo, situacin que es sumamente conveniente en los dispositivos porttiles.
4.4.2 Grado de discontinuidad.

En un convertidor buck, sncrono o asncrono, operando en MCD, el ciclo de trabajo del rectificador (D2) no es el pulso complementario del ciclo de trabajo D, como en la operacin en MCC. Dicho de otro modo, existe un periodo de discontinuidad cuando ambos interruptores estn apagados y la corriente del inductor es cero. Si el periodo de discontinuidad se incrementa, los dos pulsos, D y D2 se reducen. En un convertidor con un inductor dado, el periodo de discontinuidad incrementa cuando la corriente de salida se reduce. Por otro lado, D y D2 estn directamente relacionados con la corriente de salida y con el valor del inductor. Por consiguiente, si el periodo de discontinuidad incrementa, D y D2 se hacen ms pequeos y las corrientes eficaces a travs de los interruptores aumentan. Esta situacin tiene un impacto negativo en la eficiencia del convertidor con rectificacin sncrona, ya que las prdidas por conduccin en los MOSFETs dependen directamente de las corrientes eficaces, como se puede ver en la ecuacin (3.72). Para efectos comparativos, en la Figura 4.5 se presentan las curvas de eficiencia de convertidores con distintos porcentajes de discontinuidad. En todos los casos, el MOSFET utilizado fue el FDG6335N [38] de Fairchild Semiconductor. Cabe mencionar que el porcentaje de discontinuidad escrito en la figura es solo para referencia, y se refiere al grado de discontinuidad a corriente nominal porque, como ya se dijo, al disminuir la corriente el grado de discontinuidad aumenta.
Figura 4.5. Comparacin entre convertidores con distintos grados de discontinuidad.
En la Figura 4.5, la curva azul continua representa la eficiencia de un convertidor sncrono con porcentaje de discontinuidad de 5 %. Por otro lado, la curva roja segmentada representa la eficiencia de otro convertidor sncrono pero con un porcentaje de discontinuidad del 50 %. Es evidente que el buck sncrono con menor porcentaje de discontinuidad presenta mejor eficiencia conforme Io aumenta, aproximadamente 10 % de aumento de eficiencia a 700 mA, en este caso. 55
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL Esto concuerda con lo que mencion previamente sobre el aumento de las corrientes eficaces y las prdidas por conduccin. Sin embargo, a cargas muy ligeras (debajo de 30 mA en este caso), donde las prdidas por conduccin no son muy importantes, la eficiencia es casi la misma. Por otro lado, la curva negra punteada en la Figura 4.5 representa la eficiencia de un convertidor buck asncrono con un porcentaje de discontinuidad del 50 %. Se usaron los mismos parmetros de diseo de los otros convertidores. Es evidente que el buck asncrono exhibe un mejoramiento de eficiencia, de alrededor del 10 %, a cargas muy bajas (hasta 20 mA) comparado con los convertidores sncronos. Este aumento de eficiencia tiene dos explicaciones. Por un lado, en un convertidor buck asncrono, el rectificador es un diodo y, como puede verse en la ecuacin (4.1), sus prdidas por conduccin dependen del ciclo de trabajo de operacin del diodo, no de la corriente eficaz. Consecuentemente, un decremento en D2 se traduce en una disminucin en las prdidas por conduccin, debido al menor tiempo de conduccin del diodo. Obviamente, esta ventaja desaparece cuando la corriente de salida aumenta.
(4.1)
Sin embargo, como ya se haba dicho, a muy baja carga, el aumento o la reduccin en las prdidas por conduccin casi no afecta a la eficiencia, es decir, hay otro motivo de mayor peso para el aumento de la eficiencia. Al usar un diodo como rectificador en lugar de un MOSFET, se eliminan por completo las prdidas por el manejo de la compuerta del MOSFET secundario, es decir, se reducen a la mitad las prdidas ms importantes en condiciones de baja carga. Adicionalmente, todas las prdidas por conmutacin relacionadas con el MOSFET secundario tambin se eliminan. Lo anterior confirma que, a muy baja carga, la operacin asncrona es una buena opcin para elevar la eficiencia.
4.5 Optimizacin de componentes.

Una gran porcin de las prdidas en un VR est dominada por los elementos parsitos de los MOSFETs [28]. Es por eso que en esta seccin se comparan MOSFETs con distintas caractersticas, para verificar su influencia en la eficiencia. Es bien sabido que el elemento parsito del MOSFET que ms contribuye a las prdidas de conduccin es la RDSON, por lo tanto, es recomendable tener un valor reducido de este parsito a cargas medias y altas. Sin embargo, ya se ha probado que a cargas bajas, las prdidas por conduccin no figuran. A cargas ligeras, los principales parsitos son la Qg, la Ciss y la Coss. En esta seccin se presenta la comparacin de cuatro modelos distintos de MOSFETs, utilizados en convertidores con las mismas caractersticas. De este modo, se puede observar claramente la fuerte influencia que ejercen los parsitos crticos a baja carga. Las especificaciones de los convertidores son las mismas que en los ejemplos anteriores, excepto por la corriente mxima de 56
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL salida, la cual se defini en 220 mA, para ajustarse al MOSFET con menor capacidad de corriente. Todos los convertidores operan en MCD. Los modelos de MOSFETs evaluados fueron el FDG6301N [39], el FDG6335N, el FDS6984AS y el IRF7805Z [40], los tres primeros de Fairchild Semiconductor y el ltimo de International Rectifier. En la Tabla 4.4 se observan las caractersticas de los cuatro MOSFETs.
Tabla 4.4. Caractersticas de los MOSFETs comparados.
Modelo FDG6301N FDG6335N FDS6984AS IRF7805Z
Imax 0.22 A 0.7 5.5 A 16 A
Qg 0.34 nC 1.11 nC 5 nC 18 nC
Ciss 10.5 pF 118 pF 560 pF 2200 pF
Coss 7.5 pF 38 pF 250 pF 620 pF
RDSON 2500 m 175 m 20 m 7 m
En la Figura 4.6 se observa claramente como la eficiencia del modelo FDG6301N supera a la eficiencia de los otros tres en la regin de cargas bajas. Superando el 82 % de eficiencia a 10 mA, el FDG6301N presenta elevaciones de eficiencia aproximadas de 9 % con respecto al FDG6335N, 40 % con respecto al FDS6984AS y 67 % con respecto al IRF7805Z. Cabe recalcar que en esta comparacin todos los convertidores operan bajo las mismas condiciones; es decir, no se est aplicando ninguna tcnica especial o adicional de elevacin de eficiencia ms que la optimizacin de componentes.
Figura 4.6. Comparacin de diferentes modelos de MOSFETs.
Al relacionar las curvas de la Figura 4.6 con las caractersticas de los MOSFETs de la Tabla 4.4, se observa una clara tendencia. Esta tendencia indica que los MOSFETs con menor capacidad de corriente, debido al valor de sus elementos parsitos, proporcionan una mejor eficiencia al operar a cargas bajas. Sin embargo, no debe pasarse por alto que estos mismos interruptores no pueden usarse en todo el rango de carga; comenzando porque sus parsitos relacionados con las prdidas por conduccin (como la RDSON) son muy grandes y terminando por el hecho de que, algunos de estos modelos, simplemente no tienen la capacidad de proporcionar los valores de corriente nominal requerida. 57
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL En esta seccin no se abord el caso de optimizacin de componentes para cargas medias o altas, ya que son casos mucho ms comunes y estudiados, pero el concepto tambin aplica a esas regiones, considerando la RDSON para cargas altas y poniendo especial inters en la Qrr, la QSW y tambin la RDSON para cargas medias. La optimizacin de componentes no solo es aplicable a los MOSFETs, bajo condiciones de cargas ligeras, las caractersticas del impulsor utilizado juegan un papel muy importante en las prdidas por manejo de la compuerta, ya sea por las resistencias de pull-up y pull-down, la tcnica de clculo de tiempos muertos y, sobre todo, los valores de voltaje de compuerta que sea capaz de utilizar. El voltaje de compuerta es un parmetro muy importante que influye directamente en los valores de los elementos parsitos que intervienen en las prdidas por manejo de la compuerta. Por ejemplo, para un MOSFET dado, si el voltaje de compuerta se reduce a la mitad, las prdidas por el manejo de la compuerta disminuyen a un 25 % [28].
4.6 Operacin en multifase.

A cargas pesadas, la eficiencia del CBS disminuye principalmente por las prdidas por conduccin, causadas por el elevado valor de la corriente de salida. Para reducir las prdidas por conduccin en la regin de cargas altas, se recomienda la operacin en multifase. En un CBS multifase convencional, la corriente de salida se comparte entre las fases que estn activas; por consiguiente, cada fase opera a una carga menor y en un punto ms elevado de eficiencia. Como ya se ha mencionado, no es comn encontrar convertidores multifase en aplicaciones de baja potencia, sino en aplicaciones de corrientes elevadas, usando MOSFETs especificados para esos niveles de corriente. Sin embargo, en aplicaciones de baja potencia, si se optimizan los interruptores para niveles muy bajos de corriente, se corre el riesgo de que los MOSFETs elegidos no soporten los valores de corriente nominal. Es entonces cuando los convertidores multifase se vuelven una opcin ms atractiva.
Figura 4.7. Comparacin entre operacin con una fase y operacin en multifase
58
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL En la Figura 4.7 se presenta una comparacin entre un CBS que opera con una sola fase y un CBS multifase. Se usaron las mismas especificaciones generales que para los ejemplos anteriores, pero con una corriente de salida nominal de 5 A. En ambos casos, se utilizaron MOSFETs modelo FDS6984AS. Claramente se observa que, a corriente nominal, la operacin en multifase proporciona casi un 8 % de elevacin en la eficiencia, pues mientras el convertidor de una fase tiene una fase tiene una eficiencia apenas superior al 80 %, el convertidor que funciona con dos fases presenta 88 % de eficiencia.
4.7 Propuesta de solucin.

Tomando en cuenta todo lo anterior, para alcanzar y mantener una eficiencia elevada en todo el rango de corriente de salida, se proponen cuatro secciones, en donde se opera en condiciones particulares para cada rango de corriente: I) cargas muy ligeras, II) cargas ligeras, III), cargas medias y IV) cargas pesadas, tal como se puede ver en la Figura 4.8. El convertidor requerido debe permitir diferentes modos de operacin; adems, la optimizacin de componentes para cada regin de carga debe ser posible. Por lo tanto, la propuesta de solucin de este trabajo de tesis es un convertidor buck sncrono multi-modo basado en una estructura multifase con distribucin de corriente no uniforme.
Figura 4.8. Secciones propuestas para la curva de eficiencia del convertidor.
El sistema de alimentacin propuesto se basa en la estructura mostrada en la Figura 4.9; tiene tres diferentes modos de operacin dependientes de la carga: modo de conduccin discontinua (MCD), modo de conduccin continua (MCC) y MCC multifase. La distribucin de corriente no es uniforme porque cada fase estar diseada para diferentes niveles de corriente. En la seccin I, de cargas muy bajas, el convertidor operar en MCD con una sola fase (fase 1), cerca de la frontera con la operacin en MCC. Adems, la frecuencia de conmutacin de esta fase ser de 100 kHz. Se plantea el uso de interruptores (MOSFETs) optimizados para muy baja corriente, con valores extremadamente pequeos de carga de compuerta Qg, capacitancia de entrada Ciss y capacitancia de salida Coss. La RDSON no es importante en esta fase, debido al mnimo 59
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL nivel de corriente de salida. La carga de recuperacin inversa del diodo parasito Qrr es irrelevante porque, en MCD, el fenmeno de recuperacin inversa del diodo parsito no ocurre. En la seccion II, de cargas bajas, la fase 1 se apagar y se encender la fase 2. Se propone que el convertidor de la fase 2 tambin opere en MCD pero no en toda la regin. Empieza a operar en MCD, sin embargo, cuando la corriente de salida incremente, el modo de operacin cambiar, de manera natural, a MCC. Este funcionamiento se alcanzar mediante la conveniente eleccin del valor del inductor, para que la frontera entre MCD y MCC se encuentre dentro del rango de corriente de esta fase. Este cambio de MCD a MCC se debe a que las ventajas del MCD solo se dan a cargas bajas o muy bajas. La fase 2 deber estar optimizada para demanda de corriente de cargas ligeras (un poco mas que la fase 1). Para esta fase se plantea el uso de MOSFETs con valores pequeos de Qg, Ciss y Coss. La RDSON no es critica en el interruptor principal, pero debe ser lo mas pequea posible en el MOSFET sncrono. La frecuencia de operacin se fijar a 300 kHz.
Figura 4.9. Diagrama esquemtico del convertidor propuesto.
En la seccin III, de cargas medias, el sistema de alimentacin saltar a otro modo de operacin, manteniendo el modo MCC que se presenta al final de la seccin II, se apagar la fase 2 y se encender la fase 3, la cual estar diseada para operar solo en CCM. La fase 3 estar optimizada para corrientes medias. En esta regin de carga, los parmetros ms importantes son la RDSON y la Qrr. La Qg ya no es crtica, pero conviene mantener el menor valor posible. En la seccin IV, el sistema de alimentacin cambiar nuevamente su modo de operacin, la fase 4 se encender y el convertidor operar en modo MCC multifase. Ambas fases juntas (3 y 4) tendrn la capacidad de proporcionar la corriente nominal. En el siguiente captulo se describe el diseo del convertidor propuesto y se presentan los resultados experimentales. 60
Captulo 5.
5 Diseo y experimentacin del prototipo.
En este captulo se presenta el diseo, fase por fase, del convertidor buck sncrono multi-modo basado en una estructura multifase con distribucin de corriente no uniforme. Se explican las tcnicas usadas en cada regin de carga y se presentan los dispositivos elegidos para cada fase. En la segunda parte de este captulo, se presenta la experimentacin de prototipo, se analizan los resultados, fase por fase, y se da la interpretacin final de la etapa experimental.
61
5.1 Procesadores con tecnologa LPIA.

Desde hace varios aos, Intel se ha preocupado por mejorar el manejo de la potencia en todas sus plataformas. En aos recientes, el inters en los dispositivos compactos y porttiles ha aumentado exponencialmente, por lo que Intel ha enfocado gran parte de sus esfuerzos en el manejo de la potencia de estos dispositivos. El proyecto de investigacin LPIA (Low Power on Intel Architecture) es un esfuerzo constate que, desde hace algunos aos, ha emprendido Intel con el inters de generar nuevo conocimiento, lineamientos y medidas para las nuevas plataformas enfocadas a los dispositivos porttiles. A continuacin se presenta ms informacin sobre los productos basados en la tecnologa LPIA, dando especial importancia a sus especificaciones de potencia.
5.1.1 Plataforma Ultra Mvil 2007 de Intel.

En abril del ao 2007, dentro del INTEL DEVELOPER FORUM en Beijing, China, los ejecutivos de Intel presentaron su Plataforma Ultra Mvil 2007 (Intel Ultra Mobile Platform 2007), formalmente denominada McCaslin, para dispositivos de internet mvil (MIDs) y PCs ultra mviles (UMPCs). La base de esta plataforma son los procesadores A100 y A110 de Intel, el chipset 945GU y el controlador de Hub ICH7 [41].
Figura 5.1. HTC Shift, basado en la Plataforma Ultra Movil 2007 de Intel.
Esta plataforma est inspirada en el concepto de verdadera experiencia personal de internet mvil. La Plataforma Ultra Mvil 2007 de Intel combina la flexibilidad de una PC con la movilidad de un dispositivo porttil. La Figura 5.1 muestra uno de los primeros dispositivos basados en esta nueva plataforma de Intel [41].
5.1.2 Procesadores A100 y A110.

Como parte de su Plataforma Ultra Mvil 2007, Intel lanz al mercado, tambin en abril de 2007, dos nuevos procesadores, el A100 y el A110, basados en la tecnologa LPIA y optimizados para dispositivos ultra-mviles [42]. Los procesadores A100 y A110 de Intel manejan un rango de 62
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL voltajes de alimentacin de 0.7 a 1.58 V, as como una corriente mxima demandada de 4.8 A [43]. En la Figura 5.2 se presenta la imagen de los procesadores A100 y A110.
Figura 5.2. Procesadores A100 y A110 de Intel.
5.2 Diseo del prototipo.

5.2.1 Especificaciones generales del prototipo.
Ambos procesadores, el A100 y el A110, son ncleos derivados del procesador Intel Pentium M [43]. Por lo tanto, para definir las especificaciones del prototipo, se revis la gua de diseo para la plataforma del procesador Intel Pentium M (chipset 855GM/855GME) [44]. El voltaje de alimentacin (VCC_CORE o Vo) para el Intel Pentium M oscila entre 0.844 V y 1.356 V, con una tolerancia de 1.5 % en estado estable y 10 mV durante transitorios. Particularmente, para el chipset 855GM, VCC_CORE es igual a 1.2 V [44]. En la misma gua de diseo se especifica el rango permitido de voltaje de entrada (Vin) de la fuente de CD primaria del sistema, de 10 V a 21 V. El valor de Vin depende del arreglo del paquete de bateras. El lmite mximo de 21 V es el voltaje que entrega el cargador de bateras. Sin embargo, estas especificaciones del procesador Intel Pentium M son del 2004, por lo que no contemplan los caractersticas de los modelos ms nuevos de dispositivos porttiles y bateras. En los sistemas porttiles actuales, los voltajes ms comunes entregados por los paquetes de bateras son: 3.6 V (2.7 V a 4.4 V) en bateras de LI-Ion. 0.9 V a 1.2 V en bateras de NI-Cd o NI-Mh Para definir un valor concreto para Vin, se revisaron las especificaciones de los prototipos de otras soluciones publicadas. Los valores ms comunes para Vin fueron 5 V y 12 V, se eligi el primer valor. Esta eleccin permitir que la solucin propuesta sea comparable con otras soluciones. Para determinar la frecuencia de conmutacin (fs) del convertidor, se sigui el mismo procedimiento que para Vin. Se encontr que los valores ms comunes fueron 300 kHz y 500 kHz, en este caso se eligi el primer valor para tener menores prdidas por conmutacin.
63
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL La corriente mxima demandada por los procesadores A100 y A110 es de 4.8 A [43], de modo que se determin una corriente mxima de salida (Iomax) del convertidor de 5 A, lo cual da una potencia de 6 W. El rizo de corriente por fase en el inductor en MCC se propuso de 12.6 %. En la Tabla 5.1 se presenta un resumen de las especificaciones generales del sistema de alimentacin propuesto.
Tabla 5.1. Especificaciones generales del prototipo.
Parmetro Voltaje de entrada Voltaje de salida Rizo de voltaje de salida Frecuencia de conmutacin Corriente de salida Rizo de corriente en el inductor Potencia de salida
Smbolo Vin Vo vo fs Io iL Po
Valor 5V 1.2 V 1.5 % 300 kHz 5A 12.6 % 6W
5.2.2 Seleccin de los MOSFETs.

De acuerdo a las frmulas del convertidor buck sncrono presentadas previamente en el captulo 3, para determinar con mayor precisin el ciclo de trabajo (D) y los componentes del CBS, es necesario conocer parmetros adicionales como los tiempos muertos, las resistencias de encendido de los MOSFETs (RDSON) y el voltaje de polarizacin directa (Vfr) del diodo parsito de los MOSFETs. Por otro lado, la optimizacin de los MOSFETs para las diferentes regiones de carga obliga a que se utilicen diferentes interruptores en cada fase. Adems, la delimitacin de las regiones de carga depender de las caractersticas de corriente y eficiencia de los MOSFETs elegidos. Cabe mencionar que el proceso de seleccin de los interruptores fue arduo, ya que son varios los parmetros de los MOSFETs que intervienen en las prdidas y afectan directamente la eficiencia del convertidor. El problema es que distintos parmetros afectan diversas prdidas (conduccin, manejo de compuerta o conmutacin). Por ejemplo, un MOSFET optimizado para prdidas por conduccin reducidas puede tener prdidas por conmutacin elevadas. Para elegir el interruptor ms adecuado para cada regin, fue necesario un anlisis comparativo entre un gran nmero de modelos y diversos fabricantes. A continuacin se presentan los MOSFETs elegidos para cada regin de carga y se explican los criterios utilizados en cada eleccin. 5.2.2.1 Regiones I y II, cargas muy bajas y cargas bajas. Como ya se ha mencionado, en esta regin, el parmetro ms importante es la carga de compuerta (Qg), seguida de las capacitancias de entrada y salida (Ciss y Coss). Despus de una bsqueda exhaustiva, se eligieron los MOSFETs para estas dos regiones, el FDG6301N para la regin I de cargas muy ligeras y el FDG6335N para la regin II de cargas ligeras, ambos MOSFETs 64
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL de Fairchild Semiconductor. Las caractersticas de ambos MOSFETs se presentan en la Tabla 5.2. Los dos modelos son duales, es decir, en el mismo empaque vienen dos MOSFETs, por lo que, con un solo CI se puede implementar una fase.
Tabla 5.2. Caractersticas de los MOSFETs para cargas ligeras.
Parmetro Resistencia de encendido Carga de compuerta Capacitancia de salida Capacitancia de entrada Voltaje de pol. directa del diodo parsito Carga de recuperacin inversa Corriente mxima del diodo Corriente mxima en el MOSFET
Smbolo RDSON Qg Coss Ciss Vfr Qrr IS ID
Unidades m nC pF pF V nC A A
FDG6301N 2600 0.29 6 9.5 0.8 -0.25 0.22
FDG6335N 180 1.1 34 113 0.74 -0.25 0.7
De la misma Tabla 5.2, se observa que el FDG6301N presenta mejores caractersticas para la regin de cargas ms bajas(Qg, Ciss y Coss) que el FDG6335N, pero su corriente mxima es apenas de 0.22 A. A pesar de tener una RDSON muy grande, dado que su corriente mxima es muy pequea, las prdidas por conduccin tambin lo son. Debido a lo anterior, se implement la regin de cargas muy ligeras con la fase 1 utilizando el FDG6301N. El FDG6335N se eligi para operar en la fase 2 de cargas bajas. 5.2.2.2 Regiones II y III: cargas medias y altas La fase 3, en la regin III, debe tener la capacidad de proporcionar una potencia de 3 W, con una corriente mxima de 2.5 A, ya que en la regin IV, operando en multifase junto a la fase 4, proporcionar los 6 W y los 5 A de corriente mxima. En esta regin, importa ms la RDSON que la Qg, sobre todo en el MOSFET sncrono, que presenta mayores prdidas por conduccin. En el MOSFET principal, las prdidas principales son las de conmutacin, por lo que puede sacrificarse un poco la RDSON con tal de mejorar la Qg. Bajo estas condiciones, el modelo con las mejores caractersticas de eficiencia en el mercado es el FDS6984AS de Fairchild Semiconductor, que es dual con tecnologa SyncFet [37]. Los modelos con tecnologa SyncFet estn diseados para mejorar las caractersticas del MOSFET superior para reducir las prdidas por conmutacin, mientras que las caractersticas del MOSFET complementario reducen las prdidas por conduccin. En la Tabla 5.3 se presentan las caractersticas de los dos interruptores del FDS6984AS.
Tabla 5.3. Caractersticas del FDS6984AS.
Parmetro Resistencia de encendido Carga de compuerta Capacitancia de salida
Smbolo RDSON Qg Coss
Unidades m nC pF
FDG6301N 32 4 120
FDG6335N 21 5 170
65
Parmetro Capacitancia de entrada Voltaje de pol. directa del diodo parsito Carga de recuperacin inversa Corriente mxima del diodo Corriente mxima en el MOSFET
Smbolo Ciss Vfr Qrr IS ID
Unidades pF V nC A A
FDG6301N 420 0.8 6 1.3 5.5
FDG6335N 530 0.6 6 3 8.5
5.2.3 Especificaciones de corriente y potencia de cada regin.

Despus de elegir los interruptores, quedaron definidas cuatro regiones de carga e igual nmero de fases. En la Tabla 5.4 se presenta un resumen de las caractersticas de las 4 regiones. Cabe mencionar que las caractersticas de de Iomax y Pomax presentadas en la Tabla 5.4 se refieren a la corriente o potencia mxima a la que se dise cada fase. Los lmites de corriente para el cambio entre modos de operacin son distintos, y se definen ms delante de acuerdo a los valores de eficiencia.
Tabla 5.4. Especificaciones de corriente y potencia de las 4 regiones de carga.
Regin I. Cargas muy bajas II. Cargas bajas III. Cargas medias IV. Cargas altas
Iomax 32 mA 600 mA 2.5 A 5A
Pomax 38.4 mW 720 mW 3W 6W
Operacin Fase 1 en MCD Fase 2 en MCD / MCC Fase s en MCC Fases 3 y 4 en MCC multifase
MOSFET FDG6301N FDG6335N FDS6984AS FDS6984AS
5.2.4 Control de disparo de los MOSFETs.

El control de disparo de los interruptores es una seccin muy importante en un VR y en un convertidor CD-CD en general. Tpicamente, se compone de un mdulo PWM retroalimentado y los drivers o impulsores necesarios para encender o apagar los MOSFETs. 5.2.4.1 Controladores comerciales para convertidor buck sncrono. En el mercado existen numerosas opciones de circuitos integrados (CI) para controlar un CBS. La mayora de estos controladores cuentan con varias funciones en el mismo empaque: mdulo PWM, impulsores, retroalimentacin para cerrar el lazo de control, protecciones de corriente y voltaje, generacin automtica de tiempos muertos, control de convertidores multifase, etc. Varios de los controladores comerciales ya cuentan con opciones para elevar la eficiencia en convertidores de baja potencia como Skip-Mode, variacin de frecuencia, etc. En la Figura 5.3 se presenta un esquema general de conexin de los controladores comerciales para CBS, utilizando como ejemplo el controlador TPS40195 de Texas Instruments [45]. Despus de realizar una intensa bsqueda entre diversos fabricantes, se encontr que, desafortunadamente para los requerimientos del prototipo de este trabajo de tesis, los controladores comerciales operan todos en MCC y no permiten controlar el ciclo de trabajo (D2) del MOSFET sncrono (S2). En estos controladores, D2 se genera automticamente con el 66
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL complemento del ciclo de trabajo (D) del MOSFET principal (S1), separados por tiempos muertos, tambin automticos. Estas particularidades, impidieron la utilizacin directa de un controlador comercial ya que, en este prototipo, se requiere operacin en MCD, adems de tener control sobre D2.
Figura 5.3. Esquema tpico de conexin de un controlador comercial para CBS.
5.2.4.2 Implementacin del control de disparo para el prototipo. Debido a las complicaciones para utilizar un controlador comercial, se decidi implementar dicho controlador con varios bloques por separado. En esta seccin se detalla el control implementado. Para comenzar, se requiri de un mdulo PWM para generar el pulso de disparo para S1. Para este bloque, se eligi el UC3825A, que genera dos salidas PWM desfasadas 180 una de la otra, con un ciclo de trabajo mximo del 50 %. Las dos salidas de este controlador permiten, en su momento, operar en modo multifase a las fases 3 y 4 del prototipo. Por otro lado, ya que el valor de D para S1 est alrededor del 25 %, el ciclo de trabajo mximo del UC3825A est sobrado. Para generar D2, se utiliz el multi-vibrador monoestable SN74LV123A. Dado que este modelo es dual (contiene dos monoestables), el mismo integrado permite definir D2 para las dos fases que operan en multifase. Para poder encender los MOSFETs con las seales generadas por el PWM y el monoestable, se utiliz el TPS28225. Este CI consiste de dos impulsores para disparar interruptores en configuracin medio puente, tal como los MOSFETs de un CBS. El TPS28225 permite controlar el encendido y el apagado del MOSFET sncrono, adems de que tiene caractersticas optimizadas para producir pocas prdidas por manejo de la compuerta.
Figura 5.4. Esquema del control de disparo implementado.
67
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL En la Figura 5.4 se presenta el esquema completo del control de disparo implementado. Cabe mencionar que, en las figuras presentadas, la carga del convertidor es un procesador, sin embargo, para la implementacin y las pruebas experimentales, se utiliz una carga electrnica de CD configurada para demandar una corriente constante ajustable. A diferencia de los controladores comerciales, mediante este arreglo, se tiene gran flexibilidad y control total en la definicin de los valores de D, D2. Los bloques del PWM y el monoestable pueden sustituirse por un controlador digital, lo cual permitira la ejecucin de tareas y mtodos de control considerablemente ms complicados.
5.2.5 Clculo y seleccin de elementos pasivos.

Aplicando las frmulas obtenidas y previamente presentadas en el captulo 3, se calcul la inductancia (L), la capacitancia (C), el ciclo de trabajo del MOSFET principal (D) y el ciclo de trabajo del MOSFET sncrono (D2) de cada fase (regin de operacin). En la Tabla 5.5 se presenta un resumen de los valores calculados, considerando el valor de los ciclos de trabajo a corriente nominal.
Tabla 5.5. Componentes y ciclos de trabajo calculados para cada fase.
Fase 1 2 3 4
L 150 H 10 H 10 H 10 H
C 4.43 F 7.5 F 7.29 1.82
D 25.96 % 26.32 % 25.54 % 25.54 %
D2 73.95 % 72.19 % 73.26 % 73.26 %
De acuerdo a la configuracin multifase, se utiliza nicamente un capacitor de salida para todas las fases. Para no exceder en ningn caso la restriccin del rizo de voltaje de salida de 1.5 %, se eligi la capacitancia de mayor valor, es decir, la de la fase 2 (7.5 F). Este valor de capacitancia reducir el rizo de voltaje por debajo de 1.5 % en las otras fases (1, 3 y 4). La carga del capacitor es ms lenta en las otras fases, sin embargo, este fenmeno slo se presenta al encender el convertidor, ya que los cambios de una fase a otra se dan cuando el capacitor ya est cargado.
Tabla 5.6. Elementos pasivos seleccionados.
Componente Inductor fase 1 Inductor fase 2 Inductor fase 3 Inductor fase 4 Capacitor
No. parte SDR1006-151KL HC1-100-R HC1-100-R HC1-100-R LMK316BJ106KL-T
Fabricante Bourns Coiltronics Coiltronics Coiltronics Taiyo Yuden
Calculado 150 H 10 H 10 H 10 H 7.5 F
Valor real 150 H 10 H 10 H 10 H 10 F
ESR 470 m 5.7 m 5.7 m 5.7 m 8 m
Las prdidas por conduccin son las principales en los componentes pasivos (inductores y capacitor), por lo que es importante que la resistencia serie equivalente (ESR por su siglas en ingls) de estos componentes sea lo ms baja posible. Para el caso particular de la regin de cargas muy ligeras, la corriente de salida (Io) y la corriente eficaz a travs del inductor (ILrms) son tan bajas, 68
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL que no es crtico que la ESR sea un poco mayor, a cambio de elegir un inductor de menores dimensiones. En la Tabla 5.6 se presenta los elementos pasivos seleccionados. Como se observa de la Tabla 5.6, los valores de los inductores seleccionados estn muy prximos a los valores calculados, de hecho, el diseo se plante para obtener esos valores. En la operacin en MCD, debe cuidarse que los inductores utilizados no tengan valores muy grandes en comparacin con los calculados, de lo contrario se podra perder la discontinuidad de la corriente. Por otro lado, el capacitor seleccionado es un poco mayor al valor calculado, de modo que el rizo ser un poco menor a 1.5 %.
5.3 Evaluacin de la eficiencia de la solucin propuesta.

En esta seccin del documento de tesis, se presentan los resultados esperados de acuerdo al diseo y las consideraciones hechas para el prototipo. Las simulaciones correspondientes a la eficiencia del convertidor, se obtuvieron con el programa de Anlisis de prdidas en el convertidor buck sncrono, desarrollado en MATLAB. Utilizando este programa, se evalu la eficiencia, regin por regin, del prototipo de acuerdo a todas las consideraciones tomadas en el diseo.
5.3.1 Regin I: cargas muy bajas.

Las especificaciones generales de convertidor se tomaron de la Tabla 5.1. En esta regin opera la fase 1 en MCD a 100 kHz, con una corriente mxima de 32 mA, con los MOSFETs FDG6301N. El inductor utilizado en esta fase es el SDR1006-151KL, con una ESR de 470 m. El capacitor de salida (mismo para todas las fases) tiene una ESR de 8 m. En la Figura 5.5 se observa la curva de eficiencia de esta fase del convertidor. Como se puede ver, la eficiencia del convertidor supera el 80 % a los 1.5 mA y sobrepasa el 90 % aproximadamente a los 5 mA, a partir de ah, el resto de la curva se mantiene, prcticamente sobre el 90 % de eficiencia. Esta regin esta optimizada para valores extremadamente bajos de corriente de carga, por lo que el elevado valor de la ESR del inductor (470 m) no es crtica.
Figura 5.5. Curva de eficiencia evaluada para la fase 1.
69
5.3.2 Regin II: cargas bajas.

En esta regin opera la fase 2, inicialmente en MCD y luego cambia de manera natural a MCC, con una corriente mxima de 600 mA, con los MOSFETs FDG6335N. El inductor utilizado en esta fase es el HC1-100-R, con una ESR de 5.7 m. El capacitor de salida tiene una ESR de 8 m. En la Figura 5.6 se observa la curva de eficiencia de esta fase del convertidor, la parte segmentada de la curva representa la operacin en MCD, mientras que la parte continua de la misma curva representa la operacin en MCC. La frontera entre los dos modos de conduccin se encuentra a los 156 mA.
Como se puede ver en la Figura 5.6, la eficiencia supera el 80 % a los 15.5 mA, posteriormente, a los 40 mA, supera el 90 % y se mantiene por encima de ese valor durante el resto de la curva; es ms, se acerca al 95 % de eficiencia alrededor de la frontera entre MCD y MCC, entre 90 mA y 300 mA.
5.3.3 Regin III: cargas medias.

En esta regin opera la fase 3 en MCC, con una corriente mxima de 2.5 A, con los MOSFETs del CI FDS6984AS. El inductor utilizado en esta fase es el HC1-100-R, con una ESR de 5.7 m. El capacitor de salida tiene una ESR de 8 m. En la Figura 5.7 se observa la curva de eficiencia de esta fase del convertidor. Cabe sealar que se presenta la curva a partir de 152 mA debido a que ese es el valor de la frontera entre MCC y MCD, para esta fase; dicho de otro modo, por debajo de 152 mA, esta fase opera en MCD y, para este caso, esa regin no es de inters. Como se puede ver en la Figura 5.7, desde los 152 mA que inicia la operacin en MCC en esta fase, la eficiencia est ya por arriba del 80 %. El 90 % de eficiencia se supera antes de los 210 mA; adicionalmente, desde antes de los 300 mA, la fase 3 alcanza el 92 % de eficiencia y ya no desciende de ese valor. Cabe destacar que, entre 700 mA y 1 A, la eficiencia est muy cercana al 95 %. 70
En esta regin, la corriente es notoriamente mayor a las anteriores, de tal modo que el valor de ESR de los componentes pasivos se vuelve importante. Afortunadamente, los parsitos resistivos (ESR) de los componentes utilizados tienen valores muy bajos.
5.3.4 Regin IV: cargas altas.

En esta regin operan las fases 3 y 4 en MCC multifase, proporcionando la potencia corriente del convertidor (5 A). Debido a la operacin en multifase (convencional), la fase 4 tambin utiliza los MOSFETs del CI FDS6984AS y el inductor HC1-100-R, con una ESR de 5.7 m. El capacitor de salida es el mismo que en todos los casos y tiene una ESR de 8 m.
Figura 5.8. Curva de eficiencia evaluada para las fases 3 y 4 en operacin multifase.
En la Figura 5.8 se observa la curva de eficiencia de esta regin, de forma similar a la fase 3, en este caso se presenta la curva de eficiencia a partir de 304 mA, corriente a partir de la cual las fases 3 y 4 (en multifase) operan en MCC. Se puede ver que desde el inicio de la operacin en MCC, la eficiencia supera el 80 % y despus de los 410 mA, supera tambin el 90 %. En esta regin IV, la eficiencia sobrepasa, y se mantiene por encima del 92 % a partir de 580 mA. Para este caso, la eficiencia se acerca al 95 % en la regin comprendida entre 1 A y 3 A. 71
5.3.5 Eficiencia del prototipo completo.

En las secciones anteriores se presentaron las curvas de eficiencia de cada una de las regiones de carga por separado. En esta seccin se presenta la curva de eficiencia resultante del prototipo completo. Despus de analizar la eficiencia de cada regin, se determinaron las regiones de mayor eficiencia para cada fase y modo de operacin. en la Tabla 5.7, se muestran los lmites que se establecieron entre dichas regiones.
Tabla 5.7. Lmites de corriente y potencia determinados para las 4 regiones de carga.
Regin I: cargas muy ligeras II: cargas ligeras III: cargas medias IV: cargas altas
Io 0 a 32 mA 33 mA a 360 mA 361 mA a 1.24 A 1.241 A a 5 A
Po 0 a 38.4 mW 39.6 mW a 432 mW 433 mW a 1.49 W 1.49 W a 6 W
Modo de operacin Fase 1 en MCD Fase 2 en MCD / MCC Fase 3 en MCC Fases 3 y 4 en MCC multifase
En la Figura 5.9 se presenta la curva de eficiencia completa del prototipo con sus 4 regiones de carga unificadas. Se observa que la eficiencia se encuentra por encima del 90% durante casi todo el rango de carga, llegando incluso a estar cerca del 95% desde 100 mA hasta 3 A, aproximadamente.
Figura 5.9. Curva de eficiencia evaluada para el prototipo completo.
Como se mencion previamente, el inters en el incremento de la eficiencia de un CBS para aplicaciones porttiles se centra en la regin de carga que comprende desde corriente cero hasta el 20 % de la corriente nominal (o mxima. Como se especific en la seccin 5.2.1, la corriente mxima del prototipo es 5 A, por lo que el 20 % representa 1 A. En la Figura 5.10, se observa la curva de eficiencia del prototipo desde cero hasta 1 A. Se observa que el sistema de alimentacin propuesto alcanza una eficiencia del 90 % desde antes de 10 mA, apenas pasando los 5 mA. Desde que supera el 90 %, la eficiencia se mantiene arriba de ese valor, excepto por un pequeo sumidero que ocurre a las 32 mA, justo en el cambio de la fase 1 a la fase 2.
72
Figura 5.10. Curva de eficiencia evaluada para el prototipo completo (regin de cargas bajas).
5.4 Implementacin del prototipo.

1 2 3 4
A continuacin se presentan los diagramas esquemticos de los diferentes circuitos del prototipo, el layout de las tarjetas diseadas y algunas imgenes de las tarjetas construidas.
5.4.1 Circuito de generacin de seales de disparo.

Como se mencion en la seccin 5.2.4, en el prototipo de esta tesis, se utiliza la operacin en MCD, por lo que se requiere controlar el ciclo de trabajo ( ) de la seal de disparo del MOSFET sncrono. El control de es muy importante, ya que este parmetro vara proporcionalmente con la corriente de salida. Si se deja constante el valor de , la corriente se vuelve negativa, producindose conduccin en el diodo parsito cuando la corriente regresa a cero.
12V Culca1 1 2 GND 1 2 3 LDO1 NC GND NC TPS71550 Cin 100nF Cout 1uF OUT IN 5 4 5V GND D D2 D+180 D2+180 1 2 3 JP1 1 2 3 JP2
POT1 5K 1 2 3 4 5 6 7 8 PWM1 INV VREF NI VCC EAOUT OUTB CLK/LEB VC RT PGND CT OUTA RAMP GND SS ILIM
C3 100nF 100nF C1 D+180 10uF C2 C8 10uF MV1 1 1A VCC 2 1B 1Rext/Cext 3 1CLR 1Cext 4 1Q 1Q 5 2Q 2Q 6 2Cext 2CLR 7 2Rext/Cext 2B 8 GND 2A SN74LV123A
POT2 R1 5K 1K
16 15 14 13 12 11 10 9
D POT4 R3 200K 1K C10 68pF
C6 1nF
C7 UC3825A 10uF
C4 100nF
C5 10uF
16 15 14 13 12 11 10 9
R2 1K C9 68pF
POT3 200K
Figura 5.11. Diagrama esquemtico del control de disparo implementado.
73
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL Con el control de disparo que se implement (explicado en la seccin 5.2.4) se puede variar de acuerdo a los requerimientos de la corriente. En la Figura 5.11, se presenta el diagrama esquemtico del control de disparo implementado.
5.4.2 Impulsores.
Para poder encender los MOSFETs con las seales generadas por el control de disparo, se utiliz el TPS28225. Este CI consiste de dos impulsores para disparar interruptores en configuracin medio puente, tal como los MOSFETs de un CBS. El TPS28225 permite controlar el encendido y el apagado del MOSFET sncrono mediante la combinacin de la entrada PWM y la terminal de habilitacin.
1 2 3 4
El TPS28225 est optimizado para convertidores CD-CD monofase o multifase, proporcionando una eficiencia alta, ya que su consumo de corriente, en operacin o deshabilitado, es de los ms bajos del mercado. Este impulsor tiene un control de tiempo muerto adaptivo y puede proporcionar hasta 4 A y recibir hasta 2 A de corriente de compuerta, con un voltaje de alimentacin mximo de 8.8 V [46]. En la Figura 5.12 se presenta el diagrama esquemtico de los impulsores de cada fase.
VG1 VG2 VG3 VG4 VG5 VG6 VG7 VG8 RG1 4.7 C5 DRV1 1 2 3 4 Ugate Boot PWM GND TPS28225 Phase EN/PG VDD Lgate 8 7 6 5 JP1B VDD 1 2 3 4 C4 4.7uF 1 2 JP1A 470nF VS1 RG2 1.8 RG3 4.7 C7 DRV2 Ugate Boot PWM GND TPS28225 Phase EN/PG VDD Lgate 8 7 6 5 JP2B VDD 1 2 3 4 C6 4.7uF 1 2 JP2A 470nF VS3 RG4 1.8 RG5 4.7 C9 DRV3 Ugate Boot PWM GND TPS28225 Phase EN/PG VDD Lgate 8 7 6 5 JP3B VDD 1 2 3 4 C8 4.7uF 1 2 JP3A 470nF VS5 RG6 1.8 RG7 4.7 C11 470nF DRV4 Ugate Boot PWM GND TPS28225 Phase EN/PG VDD Lgate 8 7 6 5 JP4B VDD VS7 RG8 1.8
C10 4.7uF 1 2 JP4A
1 2
1 2
1 2
D2 D
D+180 D2+180
3 2 1
3 2 1
1 2
HDR1
HDR2
Figura 5.12. Diagrama esquemtico de los impulsores.
5.4.3 Etapa de potencia.

En seccin 4.7 se present un diagrama esquemtico ilustrativo del sistema de alimentacin propuesto, en esta seccin se presenta el diagrama esquemtico final de la etapa de potencia en la Figura 5.13.
Title
5.4.4 Diseo y construccin de los PCBs.

1 2 3
Size Letter Date: File:
Number
Revision
26/02/2009 D:\Doctos Juan\..\Convertidor.SCHDOC
Sheet of Drawn By : 4
Para el desarrollo de este prototipo, se construyeron varias tarjetas de circuito impreso (PCB, por sus siglas en ingls), una correspondiente al circuito de control de disparo y otras tres correspondientes a las fases de la etapa de potencia.
74
2 Fase1 Vin 6 5 4 D1 G2 S2 S1 G1 D2 1 2 3 VS1 VG1 3 4
L1 SDR1006-151KL 150uH
Vo
FDG6301N VG2
Fase2 6 5 4 Cin 10uF D1 G2 S2 S1 G1 D2 1 2 3 VS3 VG3
L2 HC1-100-R 10uH Co 10uF Vo 2 1
Vin 1 2
FDG6335N VG4
Fase3 8 7 6 5 D2 D2 D1 D1 S2 G2 S1 G1 1 2 3 4 VS5 VG6 VG5 L3 HC1-100-R 10uH
FDS6984AS
Fase4 8 7 6 5 D2 D2 D1 D1 S2 G2 S1 G1 1 2 3 4 VS7 VG8 VG7 L4 HC1-100-R 10uH
FDS6984AS
Figura 5.13. Diagrama esquemtico de la etapa de potencia del prototipo.
5.4.4.1 Tarjeta de control. Este PCB incluye el generador PWM y el monoestable. Mediante esta tarjeta, se pueden realizar los ajustes a los ciclos de trabajo y de los MOSFETs principal y sncrono, respectivamente. En la Figura 5.14 se presentan el diseo de las caras superior (rojo) e inferior (azul) del PCB. En la Figura 5.15 se presenta la tarjeta de control ya armada.
Title
Size Letter Date: File:
Number
Revision
Figura 5.14. PCB de la tarjeta de control: cara superior (izq.), cara inferior (der.). 2 3
26/02/2009 D:\Doctos Juan\..\Convertidor.SCHDOC
Sheet of Drawn By : 4
75
Figura 5.15. Tarjeta de control armada: cara superior (izq.) y cara inferior (der.).
5.4.4.2 Tarjetas de la etapa de potencia. El motivo de construir las tarjetas por separado fue, simplemente, la complicacin de construir todas las fases en una solo tarjeta, ya que la construccin de las tarjetas fue manual y se utilizaron placas comerciales de dos caras (o capas) de cobre. Cuando se construye un VR de manera profesional, el PCB contempla varias capas (layers) de cobre, para distribuir mejor la potencia, minimizar rutas de conduccin y reducir inductancias y resistencias parsitas. Estas tarjetas contienen la etapa de potencia (fase correspondiente) y los circuitos de disparo (impulsores). Siguiendo las prcticas recomendadas en el diseo de PCBs, se coloc la etapa de potencia en una de las caras de la placa (superior) y los circuitos de disparo en la otra (inferior). En las siguientes figuras se presentan los PCBs y las tarjetas construidas.
Figura 5.16. PCB de la tarjeta de la fase 1, etapa de potencia (izquierda) e impulsor (derecha).
Figura 5.17. Tarjeta armada de la fase 1, etapa de potencia (izquierda) e impulsor (derecha).
76
Figura 5.18. PCB de la tarjeta de la fase 2, etapa de potencia (izquierda) e impulsor (derecha).
Figura 5.19. Tarjeta armada de la fase 2, etapa de potencia (izquierda) e impulsor (derecha).
Figura 5.20. PCB de la tarjeta de las fases 3 y 4, etapa de potencia (izquierda) e impulsor (derecha).
Figura 5.21. Tarjeta armada de las fases 3 y 4, etapa de potencia (izquierda) e impulsor (derecha).
77
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL Se decidi colocar en una misma placa a las fases 3 y 4 para facilitar la operacin multifase de estas dos fases. Al poner las dos fases juntas, resultaba muy difcil definir la ruta de las seales de control y alimentacin de los impulsores, sobre todo, por las restricciones de que las seales de control no pasen cerca de nodos ruidosos como el nodo de fase. Debido a lo anterior, se decidi conectar, tanto las seales de control como las de alimentacin, con pequeos cables, simulando la colocacin de una capa (layer) adicional de cobre.
5.5 Resultados experimentales.

En esta seccin se presentan los resultados experimentales obtenidos de las pruebas de eficiencia realizadas al prototipo. Los resultados se presentan fase por fase y, al final, se presenta la curva de eficiencia del prototipo completo.
5.5.1 Protocolo de pruebas.

Para el clculo de eficiencia se debe realizar un barrido de la corriente de salida del convertidor, medir potencia de entrada y de salida, para despus obtener la eficiencia. Entre menor sea el brinco de corriente en el barrido, mayor precisin se tendr en la curva de eficiencia calculada. En esta seccin se presenta el protocolo de pruebas que se sigui para validar el prototipo. 5.5.1.1 Variables a evaluar. Por comenzar, se contemplaron dos tipos de variables: las variables independientes, que son las que se pueden controlar y las variables independientes, que se derivan del control de las variables independientes. Las variables independientes son: Corriente de salida ( ): Para controlar este parmetro se utiliz la carga electrnica de CD (N3300A). Este equipo permite definir un valor de corriente demandada constante, desde un valor mnimo cercano a los 2 mA hasta un mximo de 10 A [47]. Ciclo de trabajo del MOSFET principal ( ): Este parmetro permite ajustar el voltaje de salida. Para ajustar se utiliz la tarjeta de control. Ciclo de trabajo del MOSFET sncrono ( ): Como ya se vio, durante el modo de conduccin discontinuo, vara considerablemente, de forma directa con la carga y es necesario ajustar su valor con la tarjeta de control. Voltaje de entrada ( ): Este es el valor de tensin de alimentacin del convertidor, su valor se mantendr fijo en 5 V, aunque se estar midiendo constantemente para verificar su valor. Las variables dependientes a medir o calcular son: Corriente de entrada ( ): Esta corriente es dependiente de la potencia demandada por el convertidor y del voltaje de entrada. 78
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL Potencia de entrada ( ): Indica la potencia total que consume el convertidor. Este parmetro se calcula utilizando e . Voltaje de salida ( ): Es la tensin de salida que suministra el convertidor, depende de y . ,
Potencia de salida ( ): Indica la potencia que el convertidor entrega a la carga. Este parmetro se calcula utilizando e . Prdidas en el convertidor: Es la potencia que disipa el convertidor y no se entrega a la carga. Este parmetro se calcula utilizando y . Eficiencia del convertidor: Indica la proporcin de que se convierte en en la carga. Este parmetro se calcula utilizando y . 5.5.1.2 Equipo e instrumentos de medicin. El equipo e instrumentos de medicin a utilizarse durante las pruebas es el siguiente: Fuente de tensin de CD: Mediante esta fuente se suministr y ajust el voltaje de entrada del convertidor. Carga electrnica de CD: Mediante este equipo se ajust la corriente de carga demandada al convertidor. Osciloscopio digital: Se utiliz para visualizar las formas de onda, para medir los valores de tensiones y corrientes, adems de que sirvi para ajustar y . Puntas de voltaje: Sirvieron para medir las tensiones referidas a tierra como trabajo de la seal de disparo del MOSFET inferior. Puntas de corriente: se utilizaron para medir las corrientes de entrada y salida. Puntas de voltaje diferencial: Estas puntas sirvieron para medir la seal del ciclo de trabajo y la tensin drenaje fuente del MOSFET superior. 5.5.1.3 Procedimiento. El procedimiento que se sigui para las pruebas fue el siguiente: 1. Conectar la carga electrnica de CD a la salida del prototipo, ajustarla al valor mnimo y dejar estabilizar la corriente por 30 segundos [47]. 2. Alimentar la tarjeta de control y ajustar los ciclos de trabajo para la corriente mnima. 3. Ajustar la fuente de CD a 5 V y conectarla a la entrada del prototipo. 4. Registrar las mediciones de voltaje y corriente a la entrada y la salida del prototipo. 5. Incrementar el valor de la carga electrnica de CD, y dejar estabilizar la corriente por 30 segundos. y el ciclo de y se aprovecha
79
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL 6. Ajustar los ciclos de trabajo para el nuevo valor de corriente y registrar las mediciones de voltaje y corriente a la entrada y la salida del prototipo. 7. Repetir los pasos 5 y 6 hasta llegar al valor nominal de corriente de salida. 8. Generar los vectores de corrientes y voltajes medidos. 9. Calcular los vectores de potencia de entrada y de salida, adems del vector de eficiencia del prototipo. 10. Graficar los resultados.
5.5.2 Tarjeta de control.

La primera tarjeta que se prob fue la de control, para verificar que las seales que controlan los ciclos de trabajo fueran correctas. La tarjeta funcion adecuadamente, obtenindose un ancho de pulso mnimo de 181.5 ns para la seal de disparo del MOSFET superior, lo cual se traduce en un ciclo de trabajo , totalmente aceptable, ya que el ciclo de trabajo mnimo que se requiri durante las pruebas fue superior a 6 %. Por otro lado, la seal obtenida con el monoestable tuvo un ancho de pulso mnimo de 115 ns, lo cual permite que D alcance el valor inferior de 3.45% y (operacin asncrona). El valor mximo de excede al periodo de conmutacin , con lo que se puede conseguir la operacin en modo de conduccin continuo (MCC). Resumiendo, la operacin de la tarjeta de control fue satisfactoria.
5.5.3 Fase 1.
El rango de operacin de la fase uno va desde cero hasta 32 mA, considerando que a partir de 33 mA, el convertidor de esta fase empezara a operar en MCC. Para efectos de medicin, el valor mnimo fue 2 mA, debido a que ese es el menor valor de corriente que se puede configurar en la carga electrnica. Los pasos de corriente entre una medicin y otra fueron de 1 mA. Cabe mencionar que la mxima resolucin de las puntas de corriente que se usaron es de 10 mA por divisin. Esto, desde el principio constituye un problema, ya que las corrientes a medir son del orden de miliamperes.
80
Figura 5.22. Seales de control (abajo) y voltajes drenaje-fuente de la fase 1 a 2 mA.
En la Figura 5.22 se presentan las seales de control (abajo) y los voltajes drenaje-fuente (arriba) de ambos MOSFETs a una corriente de salida de 2 mA. Se observa que, los voltajes de drenaje fuente siguen de manera correcta a las seales de control. La oscilacin que se presenta en los voltajes drenaje-fuente, durante el periodo de discontinuidad, es propia de la operacin en MCD. Por otro lado, las prdidas de potencia en un convertidor se ven reflejadas en el incremento necesario del ciclo de trabajo D del MOSFET principal, para compensar las prdidas y mantener la misma tensin a la salida. Este es el motivo principal por el cual el ciclo de trabajo experimental es generalmente mayor al calculado.
D (calulado) Ciclo de trabajo (%) 80 60 40 20 0 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 Corriente de salida (mA)
Figura 5.23. Comparacin de ciclos de trabajo calculado y experimental en la fase 1.
D (experimental)
D2 (calculado)
D2 (experimental)
En la Figura 5.23 se presenta una grfica de ciclo de trabajo contra corriente de salida. En dicha grfica, se comparan los ciclos de trabajo D y D2 calculados contra los ciclos de trabajo medidos experimentalmente. En ambos casos se observa que el valor calculado y el medido estn prcticamente traslapados. En promedio, la diferencia entre los valores calculados y medidos es de 81
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL 0.6 % para D y 1.2 % para D2. Lo anterior se puede interpretar como que la estimacin de prdidas del programa es correcta.
Figura 5.24. Eficiencia calculada y experimental de la fase 1.
En la Figura 5.24 se presenta, en rojo, la eficiencia obtenida experimentalmente en la fase 1 y, en azul, la eficiencia calculada. Se distingue una gran discrepancia entre ambas curvas. De inicio, se estara tentado a decir que la eficiencia medida es muy baja y que no concuerda con la eficiencia calculada; sin embargo, si se considera que los ciclos de trabajo calculado y medido son prcticamente los mismos, la eficiencia medida no debera ser tan diferente de la eficiencia calculada. Lo que en realidad sucede es que la resolucin del equipo no es suficiente para los niveles de corriente que se estn midiendo. Por ejemplo, de acuerdo a la eficiencia calculada, para producir una corriente de salida Io de 2 mA se requiere una corriente de entrada Iin de 0.578 mA, por otro lado, para obtener una Io de 5 mA se necesita una Iin de 1.332 mA; es decir, la diferencia entre las corrientes de entrada mencionadas es de 0.754 mA, menos de 1 mA. Como se mencion antes, las puntas de corriente tienen una resolucin mxima de 10 mA por divisin; por lo tanto, considerando que para la fase 1 se requiere una resolucin de al menos centenas de micro-amperes, la resolucin de las puntas de corriente disponibles no es suficiente y provoca errores de medicin muy grandes.
5.5.4 Fase 2.
La fase 2 puede operar desde cero hasta 600 mA, aunque su rango de eficiencia es ms reducido. Dado que la fase 1 cubre desde cero hasta 32 mA, para efectos de medicin de la fase 2, se realiz en barrido de corriente de salida desde 30 mA hasta 500 mA. Los pasos de corriente entre una medicin y otra fueron de 5, 10 y 20 mA, conforme iba aumentando la corriente.
82
D (cal) Ciclo de trabajo (%) 80 60 40 20 0
D (exp)
D2 (cal)
D2 (exp)
30 40 50 60 70 80 90 100 120 140 150 160 180 200 240 280 320 360 400 440 480 Corriente de salida (mA)
En la Figura 5.25 se presenta la grfica de comparacin de los ciclos de trabajo D y D2 calculados contra los ciclos de trabajo medidos experimentalmente para la fase 2. Al igual que para la fase 1, se observa que el valor calculado y el medido estn prcticamente traslapados. En promedio, la diferencia entre los valores calculados y medidos es de 0.41 % para D y 0.25 % para D2. De tal modo, se puede inferir que el clculo del programa est muy aproximado a la realidad.
En la Figura 5.26 se presenta, en rojo, la eficiencia obtenida experimentalmente en la fase 2 y, en azul (segmentado), la eficiencia calculada. En esta fase, se distingue que la diferencia entre el valor medido y el calculado disminuye considerablemente, incluso, a partir de 200 mA, las curvas casi se tocan. Lo anterior concuerda con lo expuesto acerca de la resolucin del equipo, ya que esta fase opera a mayores niveles de corriente con respecto a la fase 1. Claramente se observa como al ir aumentando la corriente, la curva de eficiencia experimental se acerca ms a la curva de la eficiencia calculada. A 30 mA, la diferencia entre las curvas es de aproximadamente 10 % y se reduce hasta 0.9 % a 500 mA; desde los 50 mA, la diferencia ya es aproximadamente del 5 %.
83
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL Adicionalmente, el valor de la corriente en la frontera entre MCD y MCC es prcticamente el mismo, tanto en los clculos como en la medicin, 156 mA.
5.5.5 Fase 3.
El rango de operacin de la fase 3 va desde 156 mA hasta 2.5 A. Para efectos de medicin, se realiz un barrido de corriente de salida desde 160 mA hasta 2.5 A. Los pasos de corriente entre una medicin y otra fueron de 10, 20, 50 y 100 mA, conforme iba aumentando la corriente.
80 70 60 50 40 30 20 10 0 160 180 200 240 280 320 360 400 440 480 520 560 600 700 800 900 1000 1200 1400 1600 1800 2000 2200 2400
Ciclo de trabajo (%)
D (cal) D (exp) D2 (cal) D2 (exp)
Corriente de salida (mA)

En la Figura 5.27 se presenta la grfica de comparacin de los ciclos de trabajo D y D2 calculados contra los ciclos de trabajo medidos experimentalmente para la fase 3. Al igual que en las fases anteriores, se observa que el valor calculado y el medido estn prcticamente traslapados.
En la Figura 5.28 se presenta, con lnea continua roja, la eficiencia obtenida experimentalmente en la fase 3 y, con lnea segmentada azul, la eficiencia calculada. En esta fase, finalmente, se observa que ambas curvas prcticamente coinciden en toda la regin, lo cual se traduce como que la eficiencia medida experimentalmente coincide con la eficiencia calculada. En esta regin, las 84
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL corrientes ya son considerablemente elevadas en referencia a la resolucin de las puntas de corriente. Debido a lo anterior, la medicin no se ve afectada y la eficiencia medida ahora si coincide con la eficiencia calculada. En este caso, no es necesario mostrar la grfica de la diferencia de la eficiencia medida experimentalmente con respecto a la eficiencia calculada, ya que, como se ve en la Figura 5.28, la eficiencia medida coincide con la calculada, igual que los ciclos de trabajo.
5.5.6 Fase 4.
En esta regin, las fases 3 y 4 operan en modo multifase. El rango de operacin del modo multifase va desde 304 mA hasta 5 A. Para efectos de medicin, se realiz en barrido de corriente de salida desde 500 mA hasta 5 A. Los pasos de corriente entre una medicin y otra fueron de 50, 100,200 y 250 mA, conforme iba aumentando la corriente. Nuevamente, en la Figura 5.29 se ve cmo las curvas de los ciclos de trabajo, medidos y calculados, prcticamente se traslapan, excepto en la parte final. Es notorio como a partir de 4 A aproximadamente, se empieza a distinguir una diferencia en los ciclos de trabajo. Dicha diferencia es llega a ser superior a 3 % a corriente nominal (5 A).Esta situacin se puede interpretar como que las prdidas medidas experimentalmente empiezan a ser mayores a las prdidas calculadas. Ms adelante se tratar ms a detalle este fenmeno.
D (cal) Ciclo de trabajo (%) 80 60 40 20 0 500 550 600 700 800 900 1000 1100 1200 1300 1400 1500 1600 1700 1800 1900 2000 2200 2400 2600 2800 3000 3250 3500 3750 4000 4250 4500 4750 5000 Corriente de salida (mA)
Figura 5.29. Comparacin de ciclos de trabajo calculado y experimental en las fases 3 y 4 (regin IV).
D (exp)
D2 (cal)
D2 (exp)
En la Figura 5.30 se presenta, con lnea continua roja, la eficiencia obtenida experimentalmente en la fases 3 y 4 y, con lnea segmentada azul, la eficiencia calculada. En esta fase tambin se observa que ambas curvas prcticamente coinciden y se traslapan, lo cual se traduce como que la eficiencia medida experimentalmente coincide con la eficiencia calculada. Sin embargo, en la parte final de las curvas de eficiencia, de 3 A a 5 A, hay una diferencia de 3.5 % entre la eficiencia medida y la calculada. Esta diferencia de eficiencia es de naturaleza distinta a la que se dio en las cargas bajas, pues no tiene nada que ver con la resolucin del equipo de medicin. En este caso, debido a los niveles de corriente, se genera mayores prdidas por conduccin en el cobre de la tarjeta. Las 85
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL prdidas por conduccin en el cobre de la tarjeta no estn consideradas en el programa de prdidas, es por eso que se genera la discrepancia de 3.5 % a 5 A.
Figura 5.30. Eficiencia calculada y experimental de las fases 3 y 4 en multifase.
5.5.7 Eficiencia experimental del prototipo completo.

En la Figura 5.31 se presenta la curva de eficiencia obtenida experimentalmente para el prototipo completo, desde 30 mA hasta 5 A. Cabe mencionar que la fase 1 ha sido descartada debido a los problemas de medicin de corrientes para corrientes muy bajas.
Figura 5.31. Eficiencia experimental del prototipo completo.
Para poder observar con mayor detalle, en la Figura 5.32 se presenta un acercamiento de la curva de eficiencia completa. Se puede observar que el sistema de alimentacin propuesto presenta una eficiencia mayor al 80 % desde poco antes de los 40 mA; alcanza una eficiencia del 90.5 % aproximadamente a los 100 mA y se mantiene por encima de ese valor hasta los 3 A; adems, la eficiencia supera el 92 % entre los 300 mA y los 2 A. Finalmente, la eficiencia del sistema de alimentacin propuesto alcanza su mximo valor entre los 600 mA y los 700 mA, cuando presenta una eficiencia del 94 %.
86
Figura 5.32. Eficiencia experimental del prototipo completo (acercamiento).
Para efectos de comparacin, en la Figura 5.33 se presenta la eficiencia experimental obtenida en una de las propuestas de solucin publicadas ms recientemente, la modulacin adaptiva de FETs (AFM, por sus siglas en ingls) [28]. La AFM fue publicada apenas en marzo de 2008.
Figura 5.33. Eficiencia experimental obtenida con la modulacin adaptiva de FETs.
Como se puede ver en la Figura 5.33, la eficiencia experimental de la AFM se reporta a partir de los 100 mA, con una eficiencia del 86 %, mientras que el prototipo propuesto en esta tesis presenta 90.5 % de eficiencia a la misma corriente, es decir, presenta un incremento de eficiencia del 4 %. Continuando con la comparacin, la AFM alcanza el 92 % de eficiencia poco despus de 1 A, mientras que la solucin propuesta en esta tesis llega al 92 % aproximadamente a los 300 mA. En general, la AFM apenas supera el 92 % de eficiencia en su mximo valor, mientras que el sistema de alimentacin propuesto alcanza el 94 % de eficiencia en una regin. Por el contrario, la AFM presenta mayor eficiencia a cargas altas, por ejemplo: a 5 A, la AFM tiene una eficiencia del 92 %, mientras que el prototipo propuesto apenas supera el 84 %. En la Tabla 5.8 se presenta una comparacin de los valores de eficiencia, a diferentes corrientes, ente la AFM y la solucin propuesta en esta tesis. 87
Tabla 5.8. Comparacin entre la AFM y la solucin propuesta.
Corriente de salida 40 mA 60 mA 100 mA 300 mA 600 mA 1A 2A 3A 4A 5A
AFM ----86 % 90 % 91 % 92 % 92.5 % 92.5 % 92 % 92 %
Solucin propuesta 81 % 86 % 90.5 % 92 % 94 % 93.5 % 92.5 % 90 % 87.5 % 84.5 %
Diferencia ----+ 4.5% +2% +3% + 1.5 % 0% - 2.5 % - 4.5 % - 7.5 %
En general, se puede concluir que el sistema de alimentacin propuesto mejora la eficiencia alcanzada por la AFM (modulacin adaptiva de FETs) en la regin de bajas cargas, incrementando la eficiencia hasta un 4.5 % a 100 mA. Sin embargo, a cargas altas (arriba de 3 A), la AFM an presenta mejor eficiencia.
5.5.8 Resumen de los resultados experimentales.

De los datos obtenidos en la experimentacin del prototipo, se pueden comentar varios puntos interesantes. Para comenzar, la construccin de las tarjetas no es una cuestin trivial, existen varias consideraciones de layout que, si no toman en cuenta, afectan seriamente el desempeo del convertidor, causando prdidas inesperadas. Por otro lado, la medicin de corrientes muy pequeas, del orden de algunas unidades o decenas de miliamperes, es una tarea que requiere del uso de equipo de medicin con una alta resolucin. Para las mediciones de muy baja corriente que se realizaron en este trabajo, no se cont con el equipo adecuado, por lo que las mediciones de corriente y, consecuentemente, las curvas de eficiencia, presentan desviaciones importantes con respecto a los valores esperados. En estos casos, se tuvo que recurrir a otro criterio para poder validar el prototipo, la comparacin de los ciclos de trabajo. Como se mencion previamente en esta seccin, las prdidas (de cualquier tipo) tienen como efecto secundario el incremento en el ciclo de trabajo del MOSFET principal, a modo de compensar las prdidas y mantener la misma tensin en la salida. Para las mediciones que se hicieron en todo el rango de corrientes, los ciclos de trabajo medidos experimentalmente fueron prcticamente los mismos que se haba calculado con el programa de anlisis de prdidas. Esta situacin confirm que los clculos realizados con el programa eran correctos. Por otro lado, en el programa no se tienen contempladas las prdidas ajenas al convertidor, como las prdidas por conduccin en el cobre de las tarjetas. Por lo tanto, a los niveles ms elevados de
88
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL corriente, cuando estas prdidas son ms significativas, se genera una pequea discrepancia entre los valores medidos y los calculados. Finalmente, la eficiencia alcanzada con el sistema de alimentacin propuesto en este trabajo de tesis mejor hasta un 4.5 %, en la regin de cargas bajas, a la eficiencia obtenida por la solucin publicada ms reciente, la AFM.
5.6 Artculos publicados.

Cabe mencionar que, de los trabajos realizados durante el desarrollo de la tesis, se publicaron, hasta la fecha, dos artculos tcnicos que son: Multi-Mode Synchronous Buck Converter with Non-Uniform Current Distribution for Portable Applications, publicado en el International Conference on Power Electronics 2008 (CIEP08), llevado a cabo del 24 al 27 de agosto de 2008. A Multiphase Structure Applied in VRs for Portable Applications, publicado en el Applied Power Electronics Conference 2009 (APEC 2009), realizado del 15 al 19 de febrero de 2009.
89
90
Captulo 6.
6 Conclusiones.
91
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL Actualmente las aplicaciones porttiles se han vuelto una necesidad en la vida cotidiana, sus funciones ya no se reducen a actividades de entretenimiento. En estos das, los dispositivos mviles como telfonos celulares, microcomputadoras, dispositivos de internet mvil, entre otros, son herramientas necesarias en los negocios. Para lograr el concepto de movilidad, los dispositivos porttiles tienen sistemas de alimentacin basados en bateras, por lo que la duracin de la batera es una cuestin importante en estas aplicaciones. Debido a eso, se han implementado varios modos de ahorro de energa en los dispositivos porttiles que, casi sin excepcin, hacen que el dispositivo funciones en modos de bajo consumo como stand by, modo sleep, entre otros. Por otro lado, la mayora de las aplicaciones mviles utilizan convertidores buck sncronos (CBS) para adaptar la tensin entregada por la batera a la tensin requerida por la electrnica del sistema. El problema del CBS es que presenta muy baja eficiencia de conversin de energa cuando opera en condiciones de cargas bajas. Debido a lo anterior, desde hace varios aos, muchos trabajos de investigacin han abordado la problemtica de elevar la eficiencia, a cargas ligeras, del CBS cuando funciona como regulador de voltaje (VR) para aplicaciones porttiles. Las prdidas en el CBS en todo el rango de corrientes de carga se deben a tres tipos principales de prdidas. Por un lado se encuentran las prdidas por conduccin que dependen directamente de la corriente de salida, por otro lado, las prdidas por conmutacin de los MOSFETs que dependen de la frecuencia de conmutacin y, finalmente, se encuentran las llamadas prdidas adicionales, dentro de las que destacan las prdidas por manejo de la compuerta de los MOSFETs. Cada uno de los diferentes tipos de prdidas afecta, en mayor medida, alguna regin de carga especfica. Las prdidas por conduccin afectan mayormente a la regin de cargas altas o pesadas, ya que dependen de la corriente de salida, cuando la corriente es elevada, estas prdidas se acentan. De manera diferente, las prdidas por conmutacin, al no depender de la corriente de salida, son prcticamente constantes en todo el rango de operacin, por lo que constituyen un mayor porcentaje de las prdidas totales en las regiones de cargas bajas y medias. Por otro lado, las prdidas por el manejo de la compuerta son las principales causantes de la disminucin de la eficiencia del CBS a cargas bajas, ya que a esos niveles de corriente, las prdidas en la compuerta representan la mayor porcin de las prdidas totales. Inicialmente, todas las soluciones planteadas estaban enfocadas al CBS de una sola fase, debido a las restricciones de espacio que se tienen en las aplicaciones porttiles. Entre las soluciones publicadas se encuentran tcnicas de variacin de frecuencia, tcnicas de disminucin de pulsos de conmutacin, cambios de modo de conduccin (MCD, MCC) o cambios de modo de operacin (rectificacin sncrona o asncrona). Posteriormente, empezaron a surgir tcnicas hbridas que aplicaban varias de las tcnicas conocidas en diferentes regiones de carga. De este modo, se podan aprovechar las ventajas de varias tcnicas en un mismo convertidor. 92
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL Sin embargo, con el avance de la tecnologa, las caractersticas y funciones de los dispositivos porttiles aumentaron, demandando mayor energa para la operacin de dichos dispositivos. Dado que las bateras no han avanzado al mismo ritmo, para poder aumentar la duracin de las bateras, se han implementado nuevos modos de ahorro de energa, que obligan al VR a opera a niveles de corriente an menores. Considerando lo anterior, el simple cambio entre modos de operacin en el CBS ya no resulta suficiente. Es necesario utilizar componentes optimizados (MOSFETs, inductores, capacitores, impulsores, etc.) para demandas de corriente muy bajas. Estos dispositivos presentan caractersticas y elementos parsitos que reducen considerablemente las prdidas a baja carga. El problema de optimizar componentes para regiones de cargas bajas, es que esos dispositivos presentan muy malas caractersticas para operar a cargas medias o altas, de modo que afectan la eficiencia a esos niveles de corriente. En el peor de los casos, los dispositivos de corriente muy baja no tienen la capacidad de operar a los niveles de corriente superiores. Debido a lo anterior, en los aos recientes, se han propuesto soluciones basadas en estructuras multifase. En un principio (e incluso actualmente), las estructuras multifase se descartaban debido a las restricciones de espacio. Sin embargo, el rpido avance de la tecnologa se ha reflejado en el incremento en la escala de integracin de los CIs, lo cual permite tener varios MOSFETs en el mismo encapsulado en el que antes solo haba uno. Adems, la necesidad de utilizar diferentes MOSFETs para distintas regiones de carga, hace pensar en las estructuras multifase como una posible solucin. Por lo tanto, el uso de estructuras multifase en los sistemas de alimentacin de dispositivos porttiles podra ser una realidad en algunos aos. Basado en todo lo anterior, en este proyecto de investigacin se propuso un sistema de alimentacin multi-modo basado en estructuras multifase con distribucin de corriente no uniforme. El sistema de alimentacin propuesto incluye cambios de modo de conduccin (MCD y MCC) y cambios de modo de operacin (una fase o multifase); pero tambin incluye optimizacin de componentes, ya que cada fase del convertidor utiliza MOSFETs con diferentes caractersticas dedicados a regiones particulares de corriente de carga. El diseo distinto de cada fase hace que la distribucin de corriente entre las fases no sea uniforme. En el captulo 4 de este trabajo de tesis se estudiaron varios modos de operacin y se identificaron sus ventajas en diferentes regiones de carga. Se encontr que, dependiendo de los requerimientos de la aplicacin, se pueden utilizar distintos modos de operacin para elevar la eficiencia en el consumo de potencia. Este trabajo se enfoc a plataformas mviles basados en la tecnologa LPIA de Intel. De acuerdo a las caractersticas de esta tecnologa, se eligi una estructura multifase y un arreglo de modos de operacin que permitieron alcanzar una buena eficiencia, no solo a cargas bajas, sino en todo el rango de corrientes de carga. La solucin propuesta consta de cuatro fases, con distintos MOSFETs en cada una de ellas. Para la regin de cargas muy bajas, se utiliza la operacin en MCD, una frecuencia de conmutacin menor 93
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL a las otras regiones y MOSFETs optimizados para corrientes de salida extremadamente bajas para reducir las prdidas por manejo de compuerta. En la regin de cargas bajas se utiliza una combinacin de operacin en MCD y en MCC, el cambio de un modo de conduccin a otro se hace de manera natural al aumentar la corriente, adems, se utilizan MOSFETs para corrientes bajas (apenas mayores a las corrientes de la regin anterior). En la regin de cargas medias, se cambia definitivamente a la operacin en MCC y se utilizan MOSFETs optimizados para reducir las prdidas por conduccin, que empiezan a pesar en esta regin. Finalmente, en la regin de cargas altas, se eligi la operacin multifase, que permite elevar la eficiencia a corrientes de carga altas; los MOSFETs utilizados son los mismos que en la regin anterior. Con el arreglo de modos de operacin, optimizacin de componentes y estructuras multifase descrito en el prrafo anterior, se logr alcanzar una eficiencia experimental superior al 80 % a partir de 40 mA, y superior al 90 % a partir de 100 mA; incluso, el sistema de alimentacin propuesto alcanza una eficiencia del 94 % en una regin de la curva. En las soluciones propuestas ms recientes, como la AFM, se publican resultados de elevacin de eficiencia partir de 100 mA. Concretamente, la AFM presenta una eficiencia del 86 % a 100 mA, mientras que la solucin propuesta en este trabajo de tesis alcanza una eficiencia del 90.5 % a ese mismo valor de corriente; es decir, el sistema de alimentacin propuesto mejora en un 4.5 % la eficiencia obtenida por una de las soluciones de publicacin ms reciente. El logro en eficiencia obtenido en este trabajo de investigacin no es gratuito. Dicho de otro modo, el diseo del lazo de control para el sistema propuesto resulta complicado, considerando los diferentes modos de operacin. Esto hace que la implementacin analgica de la solucin propuesta no sea sencilla. Sin embargo, recientemente ha surgido la tendencia de utilizar controles digitales para VRs, debido a las ventajas de programabilidad, flexibilidad y velocidad de desarrollo. Esta tendencia es benfica para la implementacin de la solucin propuesta, de hecho, actualmente en el CENIDET se est desarrollando otra tesis enfocada a la implementacin de un control digital para aplicaciones de baja potencia. Pese a los controles digitales, la implementacin de soluciones enfocadas a elevar y mantener plana la eficiencia de todo el rango de corrientes de carga (desde cargas muy bajas hasta cargas altas), implica un elevado grado de complejidad en el diseo del lazo de control, adems de que requiere ms espacio fsico dentro del dispositivo. Por otro lado, los dispositivos porttiles, particularmente los componentes electrnicos como los microprocesadores, no demandan corriente en la misma proporcin para todas las regiones de carga. Incluso, hay regiones de corriente de carga que, por las caractersticas de la aplicacin, nunca sern requeridas. Como conclusin final, se puede decir que no existe una solucin nica para elevar la eficiencia de los sistemas de alimentacin de las todas las aplicaciones porttiles en todas las regiones de carga. Adems, la demanda de carga no es igual en todas las regiones. Por lo tanto, el siguiente paso es 94
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL estudiar las caractersticas de funcionamiento de cada aplicacin especfica, para luego disear el sistema de alimentacin para elevar la eficiencia, principalmente, de las regiones de carga ms recurridas. Esto implica que existan regiones de carga con baja eficiencia, situacin que no impactara grandemente, ya que el sistema de alimentacin no funcionara, o casi no funcionara en esas regiones. De esta manera, enfocarse a elevar la eficiencia de regiones especficas y no de todo el rango de corrientes, reducira la complejidad de la solucin y, consecuentemente, el diseo de su lazo de control.
95
96
7 Referencias.
Intel, Brief Low Power on Intel Architecture Research Project, [en linea], disponible en www.intel.com/technology/systems/lpia. [2]. Intel, Mobile Internet Devices (MIDs) & Ultra Mobile PCs (UMPCs) , [en linea], disponible en http://www.intel.com/products/mid/index.htm. [3]. Dhananjay V. Keskar, Accelerating Enterprise Adoption of Handhelds, Technology@Intel Magazine, October 2003. [4]. Ram Chary, Intel PCA: Advanced Power Management for the Mobile Platform, Intel Developer UPDATE Magazine, August 2002. [5]. A. Consoli, F. Gennaro, C. Cavallaro, A. Testa, A Comparative Study of Different Buck Topologies for High Efficiency Low Voltage Applications, IEEE 0-7803-5421-4/99, 1999. [6]. Dr. Pedro Alou Cervera Nuevas soluciones topolgicas de convertidores CC/CC para alimentar cargas electrnicas con baja tensin (0.8V-1.5V) y rpida respuesta dinmica. Tesis doctoral. Universidad politcnica de Madrid. 2004. [7]. Biranchinath Sahu and Gabriel A. Rincn-Mora, An Accurate, Low Voltage, CMOS Switching Power Supply with Adaptive On-Time Pulse-Frequency Modulation (PFM) Control IEEE, 2005. [8]. Michael D. Mulligan, Bill Broach, and Thomas H. Lee. A Constant-Frequency Method for Improving Light-Load Efficiency in Synchronous Buck Converters. IEEE POWER ELECTRONICS LETTERS. 2005. [9]. Kaiwei Yao, Fred C. Lee, A Novel Resonant Gate Driver for High Frequency Synchronous Buck Converters, IEEE Transactions on Power Electronics, Vol. 17, No. 2, March 2002. [10]. Ram Chary, Pat A. Correia, Raviprakash Nagaraj, James Song, Low Power Intel Architecture for Small Form Factor Devices, Ver. 8. Intel, September 2, 2004. [11]. Jaber A. Abu Qahouq, Lilly Huang, Load Adaptive Control Scheme to Improve Converter Efficiency and Performance, ISCAS, 2006. [12]. Jaber A. Abu Qahouq, Lilly Huang, Osama Abdel-Rahman and Issa Batarseh, Analysis and Experimental Results of Load Adaptive Voltage Regulator for Battery Powered Applications, 1-4244-0365-0/06/$20.00 (c) 2006 IEEE. [1].
97
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL [13]. M. Gildersleeve, H. P. Forghani-Zadeb, y G. A. Rincn-Mora, A comprehensive power analysis and a highly efficient, mode hopping dc-dc converter, in Proc. IEEE AsiaPacific Conf. ASIC, 2002. pp. 153-156. [14]. National Semiconductor, Meeting Power Design Challenges, Power Design Seminar, High-Performance Seminar Series 2007. [15]. Aleksandar Prodic, Dragan Maksimovic, Digital PWM Controller and Current Estimator for a Low-Power Switching Converter, IEEE Workshop on Computers in Power Electronics, COMPEL 2000, July 16-18, 2000. [16]. A.V. Petrchev, J. Xiao, S.R. Sanders, Architecture and IC Implementation of a Digital VRM Controller, IEEE Transactions on Power Electronics, Special Issue on Digital Control, vol. 18, pp. 356 364, January 2003. [17]. B. Patella, A. Prodic, A. Zirger, D. Maksimovi, High-Frequency Digital Controller PWM Controller IC for DC-DC Converters, IEEE Transactions on Power Electronics, Special Issue on Digital Control, vol. 18, pp. 438 446, January 2003. [18]. A.P. Dancy, R. Amirtharajah, A.P. Chandrakasan, High-Efficiency Multiple-Output DCDC Conversion for Low-Voltage Systems, IEEE Transactions on VLSI Systems, vol. 8, pp. 252 263, June 2000. [19]. Xiao Jinwen, A.V Peterchev, Zhang Jianhui, S.R Sanders, A 4ua Quiescent-Current DualMode Digitally Controlled Buck Converter IC for Cellular Phone Applications , IEEE Journal of Solid-State Circuits, Volume 39, Issue 12, Dec. 2004 pp. 2342 2348. [20]. Vahid Yousefzadeh, Dragan Maksimovic, Sensorless Optimizations of Dead Times in DC-DC Converters with Synchronous Rectifiers, IEEE 0-7803-8975-1/05, 2005. [21]. Angel V. Peterchev, Seth R. Sanders, Digital Loss-Minimizing Multi-Mode Synchronous Buck Converter Control, 35th Annual IEEE Power Electronics Specialists Conference, 2004. [22]. Siyuan Zhou, Gabriel A. Rincn-Mora, A High Efficiency, Soft Switching DC-DC Converter with Adaptive Current-Ripple Control for Portable Applications, IEEE Transactions on Circuits and Systems II: Express Briefs, Vol. 53, No. 4, April 2006. [23]. Jess Brown, Guy Moxey, Power MOSFET Basics: Understanding MOSFET Characteristics Associated With the Figure of Merit, Vishay Siliconix, AN605, Document Number: 71933. [24]. Pit-Leong, Peng Xu, Bo Yang, Fred C. Lee, Performance Improvements of Interleaving VRMs with Coupling Inductors, IEEE Transactions on Power Electronics, Vol. 16, No. 4, July 2001. [25]. Peng Xu, Jia Wei, Fred C. Lee, Multiphase Coupled-Buck Converter A Novel High Efficient 12 V Voltage Regulator Module, IEEE Transactions on Power Electronics, Vol. 18, No. 1, January 2003. [26]. Wei Chen, High Efficiency, High Density, PolyPhase Converters for High Current Applications, Linear Technology, application note 77, Septiembre 1999.
98
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL [27]. Jaber A. Abu Qahouq and Lilly Huang, Power Converter with Gradient Power Architecture and Non-Uniform Current Sharing, 1-4244-0431-2/06/$20.00 2006 IEEE. [28]. Osama Abdel-Rahman, Jaber A. Abu-Qahouq, Lilly Huang and Issa Batarseh, Analysis and Design of Voltage Regulator with Adaptive FET Modulation Scheme and Improved Efficiency, IEEE Transactions on Power Electronics, Vol. 23, No. 2, March 2008. [29]. Jorge Luis Raymundo Toledo, Convertidor CD-CD para Aplicaciones de Baja Tensin y Baja Potencia: Optimizacin de la Eficiencia, Tesis de maestra, cenidet, junio 2008. [30]. Arnoldo Pacheco lamos, Anlisis de Prdidas del Convertidor Buck Sncrono para Aplicaciones Mviles, Tesis de Maestra, CENIDET. 2007. [31]. G. Belverde, C. Guastella, M. Melito, S. Musumeci, R. Pagano, A. Raciti, Advanced Characterization of Low-Voltage Power MOSFETs in Synchronous-Rectifier BuckConverter Applications, IEEE 0-7803-7883-0/03/$17.00 2003. [32]. Brian Lynch, Kurt Hesse, Under Hood of Low-Voltage DC/DC converters, Texas Instruments, Literature No. SLUP206. [33]. B. Arbetter, R. Erickson, D. Maksimovic, DC-DC converter design for battery-operated systems; Power Electronics Specialists Conference 1995, PESC '95 Record, 26th Annual IEEE Volume 1, 18-22 June 1995 pp. 103-109. [34]. Jon Klein, Synchronous buck MOSFET loss calculations with Excel model, Application Note AN-6005, Fairchild semiconductor, 2006. http://www.fairchildsemi.com/an/AN/AN-6005.pdf#page=1. [35]. Yuancheng Ren, Ming Xu, Jinghai Zhou, F.C. Lee; Analytical loss model of power MOSFET, IEEE Transactions on Power Electronics, Volume 21, issue 2, March 2006 pp. 310-319. [36]. Balogh Laszlo, Design And Application Guide for High Speed MOSFET Gate Drive Circuits, Unitrode Power Supply Design Seminar, 2001, Texas Instruments, Literature No. SLUP169. [37]. Fairchild Semiconductor, hoja de datos del FDS6984AS [en linea], disponible en: www.fairchildsemi.com. [38]. Fairchild Semiconductor, hoja de datos del FDG6335N [en linea], disponible en: www.fairchildsemi.com. [39]. Fairchild Semiconductor, hoja de datos del FDG6301N [en linea], disponible en: www.fairchildsemi.com. [40]. International Rectifier, hoja de datos del IRF7805Z [en linea], disponible en: www.irf.com. [41]. Intel, Intel Keeps Mobile Engine Humming, Fueled By Silicon Technology Advances , [en linea], revisado en noviembre de 2007, disponible en: http://www.intel.com/pressroom/archive/releases/20070417corp_a.htm. [42]. Intel Intel Ultra Mobile Platform 2007, [en linea], revisado en noviembre de 2007, disponible en: http://www.intel.com/products/mid/ultramobile2007.htm. 99
Anlisis de Estructuras Multifase para Mejorar la Eficiencia en Convertidores Buck Sncronos para la Tecnologa LPIA-INTEL [43]. Intel, Intel Processor A100 and A110 on 90 nm Process with 512-KB L2 Cache, Datasheet, April 2007. [44]. Intel, Intel 855GM/855GME Chipset Platform, Design Guide, May 2004. [45]. Texas Instruments, hoja de datos del TPS40195 [en linea], disponible en: www.ti.com. [46]. Texas Instruments, TPS28225, High-Frequency 4-A Sink Synchronous MOSFET Driver, Datasheet [en lnea], Mayo 2006, disponible: www.ti.com. [47]. Agilent Technologies, DC Electronic Loads USERS GUIDE, Microfiche No. 5964[48]. Robert Warren Erickson y Dragan Maksimovid, Fundamentals of Power Electronics Second Edition, Apendix A, Edit. Kluwer Academic Publishers, 2001.
100

Conv Buck

Hochgeladen von

Dokumentinformationen

Originaltitel

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

Conv Buck

Hochgeladen von

Copyright:

Verfügbare Formate

cenidet

Centro Nacional de Investigacin y Desarrollo Tecnolgico

JUAN CARLOS VILCHIS ESTRADA

Cuernavaca, Morelos, Mxico.

Los quiero mucho

1.1.1 1.1.2 1.1.3 1.2 1.3 1.4 1.5 1.6 1.7 2

2.1.1 2.1.2 2.1.3 2.1.4 2.1.5 2.2

2.2.1 2.2.2 2.2.3 2.2.4

2.3.1 2.3.2 2.3.3 2.4 3

Planteamiento del problema especfico. .......................................................................... 25

3.1.1 3.1.2 3.1.3 3.1.4 3.1.5 3.2

3.2.1 3.2.2 3.2.3 3.2.4 3.2.5 3.2.6 3.3 3.4

3.4.1 3.4.2 3.4.3 3.4.4 3.4.5 3.4.6 4

4.4.1 4.4.2 4.5 4.6 4.7 5

MCD contra MCC. ...................................................................................................... 54 Grado de discontinuidad. .......................................................................................... 55

5.1.1 5.1.2 5.2

5.2.1 5.2.2 5.2.3 5.2.4 5.2.5 5.3

5.3.1 5.3.2 5.3.3 5.3.4 5.3.5 5.4

5.4.1 5.4.2 5.4.3 5.4.4 5.5

5.5.1 5.5.2 5.5.3 5.5.4 5.5.5

5.5.6 5.5.7 5.5.8 5.6 6 7

Artculos publicados. ......................................................................................................... 89

Conclusiones.............................................................................................................................. 91 Referencias. ............................................................................................................................... 97

1.1.1 Sistemas de alimentacin para aplicaciones mviles.

1.1.2 Convertidor buck sncrono.

Figura 1.1. Convertidor reductor (buck) sncrono.

1.1.3 Tecnologa LPIA-INTEL.

1.2 Planteamiento del problema general.

1.7 Organizacin del documento.

2.1 Tcnicas para mejorar la eficiencia a cargas bajas.

2.1.1 Modo de conduccin discontinuo.

2.1.2 Tcnicas convencionales.

Figura 2.1. Prdidas en un convertidor de frecuencia fija y uno de frecuencia variable.

Figura 2.3. Eficiencia del convertidor en MCC y MCD.

2.1.3 Modulacin de carga de compuerta

Figura 2.4. Esquema de modulacin para el manejo de la compuerta [8].

2.1.4 Controladores digitales

2.1.5 Optimizacin de componentes

2.2 Estructuras multifase.

Figura 2.5. Convertidor buck multifase.

2.2.2 Cancelacin del rizo

2.2.3 Capacitancia de entrada

2.2.4 Prdidas del buck multifase

2.3 Tcnicas basadas en estructuras multifase.

2.3.1 Arquitectura de gradiente de potencia.

Figura 2.9. Primer esquema de GPA.

Figura 2.10. Ejemplo de curvas de eficiencia operando con GPA.

Figura 2.11. Segundo esquema GPA.

2.3.2 Modulacin adaptiva de FETs

Figura 2.12. Esquema de la modulacin adaptiva de FETs [28].

Figura 2.13. Concepto operacional de la AFM [28].

2.3.3 Convertidor reductor de baja tensin y baja potencia optimizado.

2.4 Planteamiento del problema especfico.

3.1 Anlisis en CD del convertidor buck sncrono en MCC

Figura 3.1. Convertidor buck sncrono con parsitos resistivos.

Figura 3.2. Circuitos equivalentes del CBS en MCC.

Figura 3.3. Formas de onda del CBS en MCC [30].

3.1.1 Ganancia del convertidor Buck en MCC.

Por otro lado, la ganancia de CD en el convertidor buck est dado por:

3.1.4 Esfuerzos elctricos en el MOSFET superior (S1)

De acuerdo a la Figura 3.3,

estn dadas por:

3.1.5 Esfuerzos elctricos en el MOSFET inferior (S2)