ARQUITECTURA RISC Y CISC. En el documento PDF.

Esta este punto

BUSES: ISA, EISA, ATA, SATA, AGP, PCI, USB (Indicando cmo fueron evolucionando entre ellos) BUS - ISA: se cre como un sistema de 8 bits en el IBM PC en 1980, y se extendi en 1983 como el XT bus architecture. El nuevo estndar de 16 bits se introduce en 1984 y se le llama habitualmente AT bus architecture.

Diseado para conectar tarjetas de ampliacin a la placa madre, el protocolo tambin permite el bus mastering aunque slo los primeros 16 MiB de la memoria principal estn disponibles para acceso directo. El bus de 8 bits funciona a 4,77 MHz (la misma velocidad que el procesador Intel 8088 empleado en el IBM PC), mientras que el de 16 bits opera a 8 MHz (el de Intel 80286 del IBM AT).

En 1987, IBM comienza a reemplazar el bus ISA por su bus propietario MCA (Micro Channel Architecture) en un intento por recuperar el control de la arquitectura PC y con ello del mercado PC. El sistema es mucho ms avanzado que ISA, pero incompatible fsica y lgicamente, por lo que los fabricantes de ordenadores responden con el Extended Industry Standard Architecture (EISA) y posteriormente con el VESA Local Bus (VLB). De hecho, VLB usa algunas partes originalmente diseados para MCA debido a que los fabricantes de componentes ya tienen la habilidad de fabricarlos. Ambos son extensiones compatibles con el estndar ISA.

Los usuarios de mquinas basadas en ISA tenan que disponer de informacin especial sobre el hardware que iban a aadir al sistema. Aunque un puado de tarjetas eran esencialmente Plug-and-play (enchufar y listo), no era lo habitual. Frecuentemente haba que configurar varias cosas al aadir un nuevo dispositivo, como la IRQ, las direcciones de entrada/salida, o el canal DMA. MCA haba resuelto esos problemas, y actualmente PCI incorpora muchas de las ideas que nacieron con MCA.

Estos problema con la configuracin llevaron a la creacin de ISA PnP, un sistema Plug-and-play que usa una combinacin de modificaciones al hardware, la BIOS del

sistema, y el software del sistema operativo que automticamente maneja los detalles ms gruesos. En realidad, ISA PnP acab convirtindose en un dolor de cabeza crnico, y nunca fue bien soportado excepto al final de la historia de ISA. De ah proviene la extensin de la frase sarcstica "plug-and-pray" (enchufar y rezar).

Los slots PCI fueron el primer puerto de expansin fsicamente incompatible con ISA que lograron expulsarla de la placa madre. Al principio, las placas base eran en gran parte ISA, incluyendo algunas ranuras del PCI. Pero a mitad de los 90, los dos tipos de slots estaban equilibrados, y al poco los ISA pasaron a ser minora en los ordenadores de consumo. Las especificaciones PC 97 de Microsoft recomendaban que los slots ISA se retiraran por completo, aunque la arquitectura del sistema todava requiera de ISA en modo residual para direccionar las lectoras de disquete, los puertos RS-232, etc. Los slots ISA permanecen por algunos aos ms y es posible ver placas con un slot Accelerated Graphics Port (AGP) justo al lado de la CPU, una serie de slots PCI, y uno o dos slots ISA cerca del borde.

Es tambin notable que los slots PCI estn "rotados" en comparacin con los ISA. Los conectores externos y la circuitera principal de ISA estn dispuestos en el lado izquierdo de la placa, mientras que los de PCI lo estn en el lado derecho, siempre mirando desde arriba. De este modo ambos slots podan estar juntos, pudiendo usarse slo uno de ellos, lo que exprima la placa madre.

El ancho de banda mximo del bus ISA de 16 bits es de 16 Mbyte/segundo. Este ancho de banda es insuficiente para las necesidades actuales, tales como tarjetas de vdeo de alta resolucin, por lo que el bus ISA no se emplea en los PC modernos (2004), en los que ha sido sustituido por el bus PCI. BUS EISA: (Arquitectura Estndar Industrial Extendida) es una arquitectura de bus para computadoras compatibles con el IBM PC. Fue anunciado a finales de 1988 y desarrollado por el llamado "Grupo de los Nueve" vendedores de computadores clnicos como respuesta al uso por parte de IBM de su arquitectura propietaria MicroChannel (MCA) en su serie PS/2. Tuvo un uso limitado en computadores personales 386 y 486 hasta mediados de los aos 1990, cuando fue reemplazado por los buses locales tales como el bus local VESA y el PCI

EISA ampla la arquitectura de bus ISA a 32 bits y permite que ms de una CPU comparta el bus. El soporte de bus mastering tambin se mejora para permitir acceso hasta a 4 GB de memoria. A diferencia de MCA, EISA es compatible de forma descendente con ISA, por lo que puede aceptar tarjetas antiguas XT e ISA, siendo conexiones y las ranuras una ampliacin de las del bus ISA. A pesar de ser en cierto modo inferior a MCA, el estndar EISA fue muy favorecido por los fabricantes debido a la naturaleza propietaria de MCA, e incluso IBM fabric algunas mquinas que lo soportaban. Pero en el momento en el que hubo una fuerte demanda de un bus de estas velocidades y prestaciones, el bus local VESA y posteriormente el PCI llenaron este nicho y el EISA desapareci en la oscuridad. EISA introduce las siguientes mejoras sobre ISA:

Direcciones de memoria de 32 bits para CPU, DMA, y dispositivos de bus master.

Protocolo de transmisin sncrona para transferencias de alta velocidad. Traduccin automtica de ciclos de bus entre maestros y esclavos EISA e ISA. Soporte de controladores de perifricos maestros inteligentes. 33 MB/s de velocidad de transferencia para buses maestros y dispositivos DMA Interrupciones compartidas Configuracin automtica del sistema y las tarjetas de expansin

BUS ATA O SATA: (acrnimo de Serial Advanced Technology Attachment) es una interfaz de transferencia de datos entre la placa base y algunos dispositivos de almacenamiento, como puede ser el disco duro, lectores y regrabadores de CD/DVD/BR, Unidades de Estado Slido u otros dispositivos de altas prestaciones que estn siendo todava desarrollados. Serial ATA sustituye a la tradicional Parallel ATA o P-ATA. SATA proporciona mayores velocidades, mejor aprovechamiento cuando hay varias unidades, mayor longitud del cable de transmisin de datos y capacidad para conectar unidades al instante, es decir, insertar el dispositivo sin tener que apagar el ordenador o que sufra un cortocircuito como con los viejos Molex.

Actualmente es una interfaz aceptada y estandarizada en las placas base de PC. La Organizacin Internacional Serial ATA (SATA-IO) es el grupo responsable de desarrollar, de manejar y de conducir la adopcin de especificaciones estandarizadas de

Serial ATA. Los usuarios de la interfaz SATA se benefician de mejores velocidades, dispositivos de almacenamientos actualizables de manera ms simple y configuracin ms sencilla. El objetivo de SATA-IO es conducir a la industria a la adopcin de SATA definiendo, desarrollando y exponiendo las especificaciones estndar para la interfaz SATA. A principios del ao 2000 se form un grupo con el nombre de Serial ATA Working Group OG. Los miembros fundadores del grupo continuaron formando el Serial ATA II Working Group para seguir con el desarrollo de la siguiente generacin de especificaciones para Serial ATA. La nueva organizacin, SATA-IO, toma las tareas de mantenimiento de las especificaciones, promocin y venta de Serial ATA. Adems de crear una futura interfaz con especificaciones de velocidad que encabecen la tecnologa de almacenamiento durante la siguiente dcada.

El cambio de Serial ATA II Working Group a una asociacin industrial formal fue tomado por el Serial ATA II Steering Committee que encontr que un beneficio comercial mutuo les dara mayor ventaja a la hora de promover cualquier actividad necesaria para la adopcin de Serial ATA. La SATA-IO se dedica a construir un mercado robusto y maduro para las ofertas de Serial ATA. Y, en su caso, seguir actividades tales como: un programa de concienciacin tecnolgica y de logo, laboratorios de interoperabilidad y encuentros cara a cara.

La diferencia principal entre un grupo de trabajo y una asociacin industrial formal es que la segunda es una entidad independiente legalmente. As es posible tener un presupuesto ms formalizado y es capaz de amparar actividades para el desarrollo de SATA. Los miembros de SATA-IO tienen la capacidad de influir o contribuir directamente al desarrollo de las especificaciones de SATA. BUS AGP: (Puerto de Grficos Acelerados) es una especificacin de bus que proporciona una conexin directa entre el adaptador de grficos y la memoria. Es un puerto (puesto que slo se puede conectar un dispositivo, mientras que en el bus se pueden conectar varios) desarrollado por Intel en 1996 como solucin a los cuellos de botella que se producan en las tarjetas grficas que usaban el bus PCI. El diseo parte de las especificaciones del PCI 2.1.

El puerto AGP es de 32 bits como PCI pero cuenta con notables diferencias como 8 canales ms adicionales para acceso a la memoria de acceso aleatorio (RAM). Adems puede acceder directamente a esta a travs del puente norte pudiendo emular as memoria de vdeo en la RAM. La velocidad del bus es de 66 MHz. El bus AGP cuenta con diferentes modos de funcionamiento.

AGP 1X: velocidad 66 MHz con una tasa de transferencia de 266 MB/s y funcionando a un voltaje de 3,3V.

AGP 2X: velocidad 133 MHz con una tasa de transferencia de 532 MB/s y funcionando a un voltaje de 3,3V.

AGP 4X: velocidad 266 MHz con una tasa de transferencia de 1 GB/s y funcionando a un voltaje de 3,3 o 1,5V para adaptarse a los diseos de las tarjetas grficas.

AGP 8X: velocidad 533 MHz con una tasa de transferencia de 2 GB/s y funcionando a un voltaje de 0,7V o 1,5V.

Estas tasas de transferencias se consiguen aprovechando los ciclos de reloj del bus mediante un multiplicador pero sin modificarlos fsicamente.. El puerto AGP se utiliza exclusivamente para conectar tarjetas grficas, y debido a su arquitectura slo puede haber una ranura. Dicha ranura mide unos 8 cm y se encuentra a un lado de las ranuras PCI. A partir de 2006, el uso del puerto AGP ha ido disminuyendo con la aparicin de una nueva evolucin conocida como PCI-Express, que proporciona mayores prestaciones en cuanto a frecuencia y ancho de banda. As, los principales fabricantes de tarjetas grficas, como ATI y nVIDIA, han ido presentando cada vez menos productos para este puerto. BUS PCI: Actualmente el PCI se ha convertido en el bus local de 32 bits ms extendido y utilizado en placas base para PC. Las iniciales PCI responden a Preripehral Component Interconnect (Interconexin de Componentes Perifricos). Fue desarrollado por Intel en 1993 e introducido en las primeras placas base Pentium y en la ltima generacin de placas 486 que aparecieron en el mercado.

El PCI Local Bus es un bus de 32 bits que puede alcanzar un mximo de transferencia de 133 Mbits/s a una frecuencia de 33,3 Mhz. Otra caracterstica especia del bus PCI es que es independiente del sistema, lo que significa que cualquier perifrico PCI desarrollado originalmente para un PC puede funcionar en cualquier otro sistema que incorpore arquitectura y conectores PCI.

El PCI es un bus que ofrece altas prestaciones, por sus caractersticas especiales:

El bus PCI puede ser configurado para que trabaje en modo sncrono o asncrono, en funcin de cada placa base y del chipset integrado. En el modo sncrono, el ms habitual en placas base actuales, el bus PCI funciona a la mitad de la frecuencia de la memoria, que adems suele coincidir con la frecuencia base del bus de la placa base, la denominaba frecuencia FSB. As, si la memoria funciona a 66 Mhz, el bus PCI funciona a 33 Mhz. En el modo asncrono, la frecuencia del bus PCI puede ser configurada independientemente de la frecuencia de la memoria.

BUS PCI express: (PCI-E O PCIE) (antiguamente 3GIO, Entradas/Salidas de tercera generacin) es la ltima evolucin del bus PCI. Es un bus local en serie, contrariamente al PCI que es en paralelo. Tambin ha sido desarrollado por Intel, que lo introdujo al mercado por primera vez en 2004, en el chipset 915P. Este nuevo bus es utilizado para conectar tarjetas de expansin a la placa madre y tiene como propsito reemplazar a todos los bus internos de expansin de un PC, entre ellos el PCI y el AGP (A diferencia del AGP que ya ha desaparecido, el PCI se resiste a desaparecer)

Funcionamiento Con PCI Express los perifricos son enlazados en serie de dos en dos. Cada enlace en serie trabaja a 250MB/s y a una tensin de 0,8 V con una potencia dedicada de 75W para todo el bus. Tambin requiere menos cable. En este caso hablamos de lnea PCI Express. Las pistas ocupan menos espacio en las placas madres y los conectores son ms pequeos. Los beneficios son considerables, especialmente en los PC porttiles y las placas madres de gama alta. PCI Express hace bajar el precio!

El bus PCI Express puede ser construido combinando mltiples lanes a fin de conseguir un rendimiento ms elevado. Podemos encontrar el bus PCI Express en varias versiones; existen las versiones 1, 2, 4, 8, 12, 16 y 32 lanes. Por ejemplo, la tasa de transferencia de un sistema PCI Express con 8 lanes (x8) es de 2 GB/s (250 x 8). El PCI Express permite tasas de transferencia que van de 250 Mb/s a 8 Gb/s en su versin 1.1. La evolucin

PCI-SIG encargado de definir las especificaciones del bus PCI express, acaba de lanzar el bus PCI Express 2.0. Es soportado por los ltimos chipset Intel, as como la nueva generacin de tarjetas graficas. Las especificaciones del bus PCI-Express 2.0 tienen un doble ancho de banda para cada lnea, 500Mb/s contra 250Mb/s, mientras que la alimentacin elctrica del bus pasa de 75 Watts a 150 Watts (debido al aumento de la potencia de las tarjetas graficas). Encontramos tambin en las especificaciones PCIExpress 2.0 la aparicin de un nuevo conector de alimentacin elctrica con 8 pines para las tarjetas graficas de ltima generacin. BUS USB: es un estndar industrial desarrollado a mediados de los aos 1990 que define los cables, conectores y protocolos usados en un bus para conectar, comunicar y proveer de alimentacin elctrica entre ordenadores y perifricos y dispositivos electrnicos. La iniciativa del desarrollo parti de Intel que cre el USB Implementers Forum junto con IBM, Northern Telecom, Compaq, Microsoft, Digital Equipment Corporation y NEC en 1996 se lanz la primera especificacin (USB 1.0), la cual no fue popular, hasta 1998 con (USB 1.1). Actualmente agrupa a ms de 685 compaas.

USB fue diseado para estandarizar la conexin de perifricos, como mouse, teclados, memorias USB, joysticks, escneres, cmaras digitales, telfonos mviles,

reproductores multimedia, impresoras, dispositivos multifuncionales, sistemas de adquisicin de datos, mdems, tarjetas de red, tarjetas de sonido, tarjetas sintonizadoras de televisin y grabadora de DVD externa, discos duros externos y disquetera externas. Su xito ha sido total, habiendo desplazado a conectores como el puerto serie, puerto paralelo, puerto de juegos, Apple Desktop Bus o PS/2 a mercados-nicho o a la consideracin de dispositivos obsoletos a eliminar de los modernos ordenadores, pues muchos de ellos pueden sustituirse por dispositivos USB que implementen esos conectores.

Su campo de aplicacin se extiende en la actualidad a cualquier dispositivo electrnico o con componentes, desde los automviles (las radios de automvil modernas van convirtindose en reproductores multimedia con conector USB o iPod) a los reproductores de Blu-ray Disc o los modernos juguetes como Pleo. Se han implementado variaciones para su uso industrial e incluso militar. Pero en donde ms se nota su influencia es en los telfonos inteligentes (Europa ha creado una norma por la que todos los mviles debern venir con un cargador microUSB), tabletas, PDAs y videoconsolas, donde ha reemplazado a conectores propietarios casi por completo.

Desde 2004, aproximadamente 6 mil millones de dispositivos se encuentran actualmente en el mercado global, y alrededor de 2 mil millones se venden cada ao.6 Algunos dispositivos requieren una potencia mnima, as que se pueden conectar varios sin necesitar fuentes de alimentacin extra. Para ello existen concentradores (llamados USB hubs) que incluyen fuentes de alimentacin para aportar energa a los dispositivos conectados a ellos, pero algunos dispositivos consumen tanta energa que necesitan su propia fuente de alimentacin. Los concentradores con fuente de alimentacin pueden proporcionarle corriente elctrica a otros dispositivos sin quitarle corriente al resto de la conexin (dentro de ciertos lmites).

En el caso de los discos duros, slo una selecta minora implementa directamente la interfaz USB como conexin nativa, siendo los discos externos mayoritariamente IDE o Serial ATA con un adaptador en su interior. Incluso existen cajas externas y cunas que implementan conectores SATA y USB, incluso USB 3.0. Estas y las mixtas USB/FireWire han expulsado del mercado de discos externos a SCSI y las conexiones por puerto paralelo. BUSES: HYPERTRANSPORT, FSB, DMI, QPI, FDI. Evolucin entre ellos. BUS HYPERTRANSPORT: HyperTransport (HT), tambin conocido como Lightning Data Transport (LDT) es una tecnologa de comunicaciones bidireccional, que funciona tanto en serie como en paralelo, y que ofrece un gran ancho de banda en conexiones punto a punto de baja latencia. Se public el 2 de abril de 2001. Esta tecnologa se aplica en la comunicacin entre chips de un circuito integrado ofreciendo un enlace ( bus) avanzado de alta velocidad y alto rendimiento; es una conexin

universal que est diseada para reducir el nmero de buses dentro de un sistema, suministrando un enlace de alto rendimiento a las aplicaciones incorporadas y facilitando sistemas de multiprocesamiento altamente escalables.

Existen cuatro versiones de HyperTransport -- 1.x, 2.0, 3.0 y 3.1 -- que puede funcionar desde los 200MHz hasta 3.2GHz (mientras el bus PCI corre a 33 o 66 MHz). Tambin soporta tecnologa DDR (o Double Data Rate), lo cual permite alcanzar un mximo de 5200 MT/s (2600MHz hacia cada direccin: entrada y salida) funcionando a su mxima velocidad (2.6GHz).

Soporta conexiones auto-negociadas para determinar la velocidad. Su velocidad de transferencia mxima, utilizando lneas de 32 bits, tiene por cada uno de sus 2 buses un total de 20.8 GB/s (2.6GHz * (32bits / 8 )), lo que supone la suma de 41.6 GB/s en ambas direcciones, superando con creces cualquier otro estndar. Se pueden mezclar tambin enlaces de varios anchos en una sola aplicacin (por ejemplo 2x8 en vez de 1x16). Esto permite una velocidad de interconexin mayor entre la memoria principal y la CPU y una menor entre los perifricos que lo precisen. Adems esta tecnologa tiene mucho menos latencia que otras soluciones.

HyperTransport est basada en paquetes. Cada uno de ellos consiste en un conjunto de palabras de 32 bits independientemente del ancho fsico de la conexin. La primera palabra de un paquete es siempre una palabra de comando. Si un paquete contiene una direccin los ltimos 8 bits de la palabra de comando estarn enlazados con la siguiente palabra de 32 bits para formar una direccin de 40 bits. Adems se permite anteponer otra palabra de control de 32 bits cuando se necesite una direccin de 64 bits. Las restantes palabras de 32 bits en un paquete formarn la informacin til. Las transferencias, independientemente de su longitud actual, estarn formadas siempre por mltiplos de 32 bits.

Los paquetes de HyperTransport entran en segmentos conocidos como tiempos bit. El nmero de tiempos bit necesarios depende del ancho de la interconexin. HyperTransport puede usarse para generar mensajes de gestin de sistemas, seales de interrupciones, expedir sondas a dispositivos adyacentes o procesadores y E/S en general y hacer transacciones de datos. Normalmente se pueden usar dos tipos

diferentes de comandos de escritura: avisados y no-avisados. Las escrituras avisadas no precisan una respuesta del destino. Son usadas primordialmente para dispositivos con un gran ancho de banda como trfico a Uniform Memory Access o transferencias de Acceso directo a memoria. Las escrituras no-avisadas precisan una respuesta del tipo "destino hecho". La lectura tambin pueden provocar que el receptor genere una respuesta. El desarrollo de HyperTransport se hizo sobre la base de querer eliminar el Front Side Bus (FSB). No fue hasta la versin 3.0 cuando varios fabricantes de chipsets decidieron utilizar HyperTransport para sustituir el FSB con excelentes resultados. sta ha sido su implementacin ms famosa.

Tambin ha dado grandes resultados en otras implantaciones, tales como interconexiones entre microprocesadores MIPS, servidores, sistemas informticos de alto rendimiento, y en routers y switches.

BUS FSB: El front-side bus, tambin conocido por su acrnimo FSB "bus de la parte frontal"), es el tipo de bus usado como bus principal en algunos de los antiguos microprocesadores de la marca Intel para comunicarse con el circuito integrado auxiliar o chipset. Ese bus incluye seales de datos, direcciones y control, as como seales de reloj que sincronizan su funcionamiento. En los nuevos procesadores de Intel, desde Nehalem, y hace tiempo en los de AMD se usan otros tipos de buses como el Intel QuickPath Interconnect y el HyperTransport respectivamente.

El FSB comenz a formar parte de la arquitectura de computadoras estndar desde que las aplicaciones requieren ms memoria de la que el procesador podra retener. Los ms modernos FSB se utilizan a modo de conexin exclusiva principal entre la unidad central de procesamiento y el circuito integrado auxiliar. ste (generalmente compuesto por el trabajo en conjunto del puente norte o northbridge y el puente sur o southbridge) es el encargado de interconectar el resto de buses del sistema. Los buses como PCI, PCI Express, y buses de memoria se comunican con el chipset para permitir el correcto flujo de datos entre los diferentes dispositivos. Generalmente estos buses secundarios funcionan a una velocidad derivada de la velocidad del FSB.

Pese a la solucin que dio al problema, siempre se ha pensado en que el FSB debera ser una tecnologa con tendencia a desaparecer. Empresas como AMD siempre han criticado el FSB, ya que limita mucho las capacidades reales de un sistema generando mucha latencia y un tiempo de respuesta mayor, creando un autntico cuello de botella para el resto de dispositivos. No fue hasta 2001 y la aparicin de la tecnologa HyperTransport cuando se pudo disear una tecnologa capaz de reemplazar el uso del FSB. Actualmente empresas fabricantes de chipsets como NVIDIA, Silicon Integrated Systems o VIA Technologies, ya han comenzado a eliminar el uso del FSB sustituyndolo con la versin 3.0 de HyperTransport.

BUS DMI: (Direct Media Interface). Es la respuesta de Intel al Hypertransport de AMD. Ha estado presente en varias versiones de los procesadores del fabricante. En principio conectaba el controlador de memoria con la parte del chipset encargado de comunicarse con los otros elementos de la placa base. Cuando Intel integra el controlador en el procesador se encarga de conectar este a esa parte del chipset al que estn conectados todos los dispositivos. En los procesadores ms modernos y por lo tanto que tienen un mayor nmero de elementos integrados en la CPU, las necesidades de este enlace en cuanto a velocidad son menores, y por lo tanto su importancia en las prestaciones decrece.

BUS QPI: Al igual que todos los elementos y conceptos dentro de los diferentes campos de la ciencia y la tecnologa han avanzado con el transcurso delos aos, la rama de la computacin tambin lo ha hecho. Comenzando con la modernizacin de todos los elementos de Hardware y Software, muchos de ellos han ido reduciendo su tamao y aumentando su capacidad, cambiando as mismo la forma de referirse a ellos. Los dispositivos de ltima generacin utilizan menos tiempo en realizar sus tareas y han adoptado nombres ms tcnicos pero a la vez sencillos. ElQUICK PATH INTERCONNECT (QPI) es un ejemplo de ellos, siendo el sucesor del conocido FRONT SIDE BUS (FSB). Es una arquitectura de plataforma que permite una conexin punto apunto a alta velocidad entre el/los procesador (es), la memoria externa y el Hub de Entrada/Salida. Fue desarrollado por Intel para competir con Hyper Transport, y lanzado en el ao 2008 para su familia de procesadores Intel Core i7 y en el chipset X58. Antes de revelar su nombre, Intel lo mencionaba como Common System Interface o "CSI". Se desarroll en

el Massachusetts Microprocessor Design Center de Intel por miembros del Grupo Alphade Desarrollo DEC. Caractersticas el QPI posee 2 caractersticas fundamentales: 1 Integra un controlador de Memoria para cada procesador. Esto mejora en gran medida el desempeo para los procesadores CORE , debido a la cantidad de ncleos de los mismos. 2 Conecta a los procesadores y otros componentes con un nuevo y rpido mtodo de interconexin. Por tanto las transferencias entre el Procesador y los diferentes dispositivos, como Discos Duros, RAM, Video etc. se ven beneficiados. BUS FDI: Interfaz de pantalla flexible es una interconexin creado por Intel con el fin de permitir la comunicacin de la GPU integrada HD Graphics encontrar en procesadores compatibles con el PCH southbridge donde se unen conectores de pantalla. Proporciona un camino entre un procesador Intel y un procesador Intel southbridge en una placa base de ordenador que lleva los datos de visualizacin del controlador de grficos (North Display) del paquete de procesador de Intel a los conectores de pantalla conectado a algunas versiones PCH ( Sur Display) . Se basa en el estndar DisplayPort. Actualmente soporta 2 enlaces frecuencia fija de 4 bits independientes / canales / tuberas de velocidad de datos 2.7Gbit / s. Fue utilizado por primera vez con el Core i3 2010, i5 e H55, H57, Q57, 3450 southbridges lanzado en 2010. Procesadores habilitados IED requieren IED activado southbridge con el fin de utilizar la capacidad del controlador de grficos, por lo tanto placas basadas en P55 [1], PM55, y P67 [2] no va a ser capaz de tomar ventaja del controlador de grficos presentes en los procesadores posteriores. Un capaces southbridge y CPU par IED no se puede utilizar sin la existencia de los conectores de vdeo en la placa base. Interfaz de pantalla flexible es una interconexin creado por Intel con el fin de permitir la comunicacin de la GPU integrada HD Graphics encontrar en procesadores compatibles con el PCH southbridge donde se unen conectores de pantalla. Proporciona un camino entre un procesador Intel y un procesador Intel southbridge en una placa base de ordenador que lleva los datos de visualizacin del controlador de grficos (North Display) del paquete de procesador de Intel a los conectores de pantalla conectado a algunas versiones PCH ( Sur Display) . Se basa en el estndar DisplayPort. Actualmente

soporta 2 enlaces frecuencia fija de 4 bits independientes / canales / tuberas de velocidad de datos 2.7Gbit / s. Fue utilizado por primera vez con el Core i3 2010, i5 e H55, H57, Q57, 3450 southbridges lanzado en 2010. Procesadores habilitados IED requieren IED activado southbridge con el fin de utilizar la capacidad del controlador de grficos, por lo tanto placas basadas en P55 [ 1 ] , PM55 , y P67 [ 2 ] no va a ser capaz de tomar ventaja del controlador de grficos presentes en los procesadores posteriores. Un capaces southbridge y CPU par IED no se puede utilizar sin la existencia de los conectores de vdeo en la placa base. TIPOS DE SOCKETS: PARA LOS PROCESADORES: ATHLON, K5, K6 MII, BULLDOZER, PILEDRIVER, I386, I486, PENTIUM, PENTIUM III, ICORE DE 2DA Y 4TA GENERACIN. Faltan