Sie sind auf Seite 1von 54
Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Technologien MIN-Fakultät Department Informatik

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Technologien

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM
Technologien zur Erstellung von Halbleiterstrukturen ◮ Epitaxie: Aufwachsen von Schichten ◮ Oxidation von
Technologien zur Erstellung von Halbleiterstrukturen
◮ Epitaxie: Aufwachsen von Schichten
◮ Oxidation von Siliziumoberflächen: SiO 2 als Isolator
◮ Strukturerzeugung durch Lithografie
◮ Dotierung des Kristalls durch Ionenimplantation oder Diffusion
◮ Ätzprozesse: Abtragen von Schichten
[WE94]

A. Mäder

des Kristalls durch Ionenimplantation oder Diffusion ◮ Ätzprozesse: Abtragen von Schichten [WE94] A. Mäder 44

44

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Epitaxie MIN-Fakultät Department Informatik

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Epitaxie

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

Aufwachsen von Schichten an der Oberfläche des Einkristalls durch chemische oder physikalische Prozesse

des Einkristalls durch chemische oder physikalische Prozesse ◮ Homoepitaxie: Schicht und Substrat aus gleichem

Homoepitaxie: Schicht und Substrat aus gleichem Material

Heteroepitaxie: unterschiedliche Materialien

Material ◮ Heteroepitaxie: unterschiedliche Materialien Spannungen und Versetzungen im Kristall durch verschiedene

Spannungen und Versetzungen im Kristall durch verschiedene Gitterkonstanten

A. Mäder

unterschiedliche Materialien Spannungen und Versetzungen im Kristall durch verschiedene Gitterkonstanten A. Mäder 45

45

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Epitaxie (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Epitaxie (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

Unterschiedliche Verfahren – Quellen und Transportmechanismen

Verfahren – Quellen und Transportmechanismen ◮ als Homoepitaxie: Aufwachsen von schwach dotiertem

als Homoepitaxie: Aufwachsen von schwach dotiertem Silizium (p , n ) auf dem Wafer

Flüssigphasenepitaxie / LPE (Liquid-Phase Epitaxy):

Abscheidung aus einer Flüssigkeit, einer Schmelze

A. Mäder

◮ Flüssigphasenepitaxie / LPE (Liquid-Phase Epitaxy): Abscheidung aus einer Flüssigkeit, einer Schmelze A. Mäder 46

46

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Epitaxie (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Epitaxie (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

Chemische Gasphasenabscheidung / CVD (Chemical Vapor Deposition): Chemische Reaktion mit, bzw. Abscheidung aus einem Gas

Chemische Reaktion mit, bzw. Abscheidung aus einem Gas Chipherstellung ◮ Siliziumdioxid ◮ polykristallines Si

Chipherstellung

Siliziumdioxid

polykristallines Si

Siliziumnitrid

mit, bzw. Abscheidung aus einem Gas Chipherstellung ◮ Siliziumdioxid ◮ polykristallines Si ◮ Siliziumnitrid 47

47

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Epitaxie (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Epitaxie (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM
- Verfahren zur Chipherstellung Epitaxie (cont.) MIN-Fakultät Department Informatik 18.145 RAM A. Mäder 48

A. Mäder

- Verfahren zur Chipherstellung Epitaxie (cont.) MIN-Fakultät Department Informatik 18.145 RAM A. Mäder 48

48

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Epitaxie (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Epitaxie (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

Physikalische Gasphasenabscheidung / PVD (Physical Vapor Deposotion): Kondensation von Materialdampf

Chipherstellung

Metallisierung mit Al , Cu

Chipherstellung ◮ Metallisierung mit Al , Cu Oberbegriff für unterschiedlichste Verfahren je nach Art

Oberbegriff für unterschiedlichste Verfahren je nach Art der Verdampfung, des

thermisches Verdampfen

Elektronenstrahlverdampfen

Sputtern (Zerstäuben)

Molekularstrahlepitaxie

◮ thermisches Verdampfen ◮ Elektronenstrahlverdampfen ◮ Sputtern (Zerstäuben) ◮ Molekularstrahlepitaxie 49

49

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Epitaxie (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Epitaxie (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

Elektronenstrahlverdampfen für die Metallisierung

(cont.) MIN-Fakultät Department Informatik 18.145 RAM A. Mäder Elektronenstrahlverdampfen für die Metallisierung 50
(cont.) MIN-Fakultät Department Informatik 18.145 RAM A. Mäder Elektronenstrahlverdampfen für die Metallisierung 50

50

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Epitaxie (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Epitaxie (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

Thermisches Verdampfen

zur Chipherstellung Epitaxie (cont.) MIN-Fakultät Department Informatik 18.145 RAM A. Mäder Thermisches Verdampfen 51
zur Chipherstellung Epitaxie (cont.) MIN-Fakultät Department Informatik 18.145 RAM A. Mäder Thermisches Verdampfen 51

51

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Epitaxie (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Epitaxie (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

Sputtern

- Verfahren zur Chipherstellung Epitaxie (cont.) MIN-Fakultät Department Informatik 18.145 RAM A. Mäder Sputtern 52
- Verfahren zur Chipherstellung Epitaxie (cont.) MIN-Fakultät Department Informatik 18.145 RAM A. Mäder Sputtern 52

52

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Epitaxie (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Epitaxie (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

Molekularstrahlepitaxie (MBE Molecular Beam Epitaxie)

MIN-Fakultät Department Informatik 18.145 RAM A. Mäder Molekularstrahlepitaxie (MBE Molecular Beam Epitaxie) 53
MIN-Fakultät Department Informatik 18.145 RAM A. Mäder Molekularstrahlepitaxie (MBE Molecular Beam Epitaxie) 53

53

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Oxidation MIN-Fakultät Department Informatik

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Oxidation

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

Thermische Oxidation

Verfahren trocken nass Si + O 2 → SiO 2 Si + 2H 2 O
Verfahren
trocken
nass
Si + O 2 → SiO 2
Si + 2H 2 O → SiO 2 + 2H 2
1000-1200
900-1100
40-210
240-900
hoch
wenige
niedrig
vermehrt
⇒ Feldoxid (Dickoxid)
Temperatur [ ◦ C]
Oxidation [nm/h]
Dichte
Oxidladungen
⇒ Gateoxid
H 2 O 2 Verbrennung: hohes Schichtwachstum, wenig Oxidladungen
verbraucht Silizium aus dem Substrat

⇒ Gateoxid H 2 O 2 Verbrennung: hohes Schichtwachstum, wenig Oxidladungen verbraucht Silizium aus dem Substrat

54

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Oxidation (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Oxidation (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

Ofen für die thermische Oxidation

Sputter-Beschichtung, dem Prozess muss Silizium zugeführt werden
Sputter-Beschichtung,
dem Prozess muss Silizium zugeführt werden

Abscheideverfahren

thermische Oxidation Sputter-Beschichtung, dem Prozess muss Silizium zugeführt werden ◮ Abscheideverfahren ◮ ◮ 55

55

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Lithografie MIN-Fakultät Department Informatik

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Lithografie

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

Übertragung von Strukturen durch einen Belichtungsprozess 1. Lack Auftragen (Aufschleudern)

Positivlacke: hohe Auflösung

Negativlacke: robust, thermisch stabil

⇒ MOS
⇒ MOS

56

(Aufschleudern) ◮ Positivlacke: hohe Auflösung ◮ Negativlacke: robust, thermisch stabil ⇒ MOS 56 A. Mäder

A. Mäder

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Lithografie (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Lithografie (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

2. „Belichten“

Informatik 18.145 RAM A. Mäder 2. „Belichten“ ◮ Maskenverfahren: 1:1 Belichtung, Step-Verfahren

Maskenverfahren: 1:1 Belichtung, Step-Verfahren UV-Lichtquelle

Struktur direkt schreiben: Elektronen- / Ionenstrahl

andere Verfahren: Röntgenstrahl- / EUV-Lithografie

3. Entwickeln, Härten, Lack entfernen

je nach Lack verschiedene chemische Reaktionsschritte

Härtung durch Temparatur

weitere Schritte des Planarprozess

nach Lack verschiedene chemische Reaktionsschritte ◮ Härtung durch Temparatur weitere Schritte des Planarprozess 57

57

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Lithografie (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Lithografie (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

Herstellung der Masken: fotochemischer Prozess, der Chromstrukturen auf einer Quarzplatte erzeugt

Prozess, der Chromstrukturen auf einer Quarzplatte erzeugt ◮ Pattern-Generator belichtet Quarzplatte ◮ Abbildung

Pattern-Generator belichtet Quarzplatte

Abbildung mechanischer Blenden

Licht aus Laser-Blitzquellen direkte Belichtung mit Elektronenstrahl

Ergebnis: Maske eines Chips im Maßstab 5:1 – „Reticle“

Step-and-Repeat Verfahren erzeugen die Wafermaske

wiederholte Abbildung und Verkleinerung

Ergebnis: Maske eines Wafers

A. Mäder

erzeugen die Wafermaske ◮ wiederholte Abbildung und Verkleinerung ◮ Ergebnis: Maske eines Wafers A. Mäder 58

58

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Lithografie (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Lithografie (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

Laser Patterngenerator

Chipherstellung Lithografie (cont.) MIN-Fakultät Department Informatik 18.145 RAM Laser Patterngenerator A. Mäder 59

A. Mäder

Chipherstellung Lithografie (cont.) MIN-Fakultät Department Informatik 18.145 RAM Laser Patterngenerator A. Mäder 59

59

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Lithografie (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Lithografie (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

Elektronenstrahlschreiber

Lithografie (cont.) MIN-Fakultät Department Informatik 18.145 RAM Elektronenstrahlschreiber A. Mäder 60
Lithografie (cont.) MIN-Fakultät Department Informatik 18.145 RAM Elektronenstrahlschreiber A. Mäder 60

A. Mäder

Lithografie (cont.) MIN-Fakultät Department Informatik 18.145 RAM Elektronenstrahlschreiber A. Mäder 60

60

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Lithografie (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Lithografie (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

Maske: Substrat mit Chromstruktur

Lithografie (cont.) MIN-Fakultät Department Informatik 18.145 RAM Maske: Substrat mit Chromstruktur A. Mäder 61
Lithografie (cont.) MIN-Fakultät Department Informatik 18.145 RAM Maske: Substrat mit Chromstruktur A. Mäder 61

A. Mäder

Lithografie (cont.) MIN-Fakultät Department Informatik 18.145 RAM Maske: Substrat mit Chromstruktur A. Mäder 61

61

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Lithografie (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Lithografie (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

optische Lithografieverfahren 1:1 Belichtung: Maskeninhalt entspricht Wafer

◮ 1:1 Belichtung: Maskeninhalt entspricht Wafer + kostengünstig, hoher Durchsatz − Justierprobleme bei

+ kostengünstig, hoher Durchsatz Justierprobleme bei Scheibenverzug

Vakuumkontakt

< 0,6 µ m

Auflösung:

Defektdichte: hoch, mechanische Beschädigung

Abstandsbelichtung

Abstand:

10-30 µ m

Auflösung:

2-3 µ m

Defektdichte: gering

Projektionsbelichtung: direkte Abbildung oder über Wafer-Scan

Auflösung:

Defektdichte: gering

< 0,8 µ m

A. Mäder

direkte Abbildung oder über Wafer-Scan ◮ Auflösung: ◮ Defektdichte: gering < 0,8 µ m A. Mäder

62

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Lithografie (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Lithografie (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

Step-Verfahren: Maskeninhalt entspricht Chip

18.145 RAM A. Mäder ◮ Step-Verfahren: Maskeninhalt entspricht Chip + Auflösung, Justierung − Durchsatz 63

+ Auflösung, Justierung Durchsatz

18.145 RAM A. Mäder ◮ Step-Verfahren: Maskeninhalt entspricht Chip + Auflösung, Justierung − Durchsatz 63

63

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Lithografie (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Lithografie (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

Step-and-Repeat

Step-Scan

18.145 RAM A. Mäder ◮ Step-and-Repeat Step-Scan ◮ Abbildungsmaßstab: 1:1 bis 1:5 ◮ Auflösung: ◮
18.145 RAM A. Mäder ◮ Step-and-Repeat Step-Scan ◮ Abbildungsmaßstab: 1:1 bis 1:5 ◮ Auflösung: ◮

Abbildungsmaßstab: 1:1 bis 1:5

Auflösung:

Defektdichte: sehr gering

0,6 µ m bis < 0,1 µ m (1:5)

extrem aufwändige Anlagen

Positioniergenauigkeit

Temperaturausgleich

Kosten: mehrere Mio.

m (1:5) ◮ extrem aufwändige Anlagen ◮ Positioniergenauigkeit ◮ Temperaturausgleich ◮ Kosten: mehrere Mio. 64

64

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Lithografie (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Lithografie (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

Waferstepper

zur Chipherstellung Lithografie (cont.) MIN-Fakultät Department Informatik 18.145 RAM A. Mäder Waferstepper 65
zur Chipherstellung Lithografie (cont.) MIN-Fakultät Department Informatik 18.145 RAM A. Mäder Waferstepper 65

65

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Lithografie (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Lithografie (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

Probleme der optischen Lithografie

Auflösung abhängig von der Wellenlänge

Lithografie ◮ Auflösung abhängig von der Wellenlänge = k 1 λ NA a λ : Wellenlänge

= k 1 λ

NA

a λ : Wellenlänge k 1 : f(Kohärenzgrad des Lichts, optische Eigenschaften) NA : numerische Apertur

a 0 , 5µm (λ = 400 nm)

Tiefenschärfe abhängig von der Wellenlänge

DOF = ±

DOF ≈ ±800 nm (λ = 400 nm)

k 2 λ NA 2

kleinere Wellenlänge = höhere Auflösung geringere Tiefenschärfe

Beugungs- / Reflexionseffekte

A. Mäder

kleinere Wellenlänge = höhere Auflösung geringere Tiefenschärfe ◮ Beugungs- / Reflexionseffekte A. Mäder 66

66

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Lithografie (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Lithografie (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

Optimierungen

Informatik 18.145 RAM A. Mäder ◮ Optimierungen 67 ◮ kurzwelliges Licht, bis 193 nm ◮ Phaseneffekte

67

kurzwelliges Licht, bis 193 nm

Phaseneffekte ausnutzen: „Phase-Shifting“ Masken Strukturgrößen kleiner als Lichtwellenlänge

nichtaxiale Belichtung

Mehrlagen-Resist: mehrlagiger Aufbau der Fotoschicht

„Glättung“ der Oberfläche

reflexionsvermindernde Schichten

mehrlagiger Aufbau der Fotoschicht ◮ „Glättung“ der Oberfläche ◮ reflexionsvermindernde Schichten
Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Lithografie (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Lithografie (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM
Intel: Lithography Roadmap
Intel: Lithography Roadmap

A. Mäder

Lithografie (cont.) MIN-Fakultät Department Informatik 18.145 RAM Intel: Lithography Roadmap A. Mäder 68

68

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Lithografie (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Lithografie (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

weitere Lithografieverfahren

Röntgenstrahlbelichtung

weitere Lithografieverfahren ◮ Röntgenstrahlbelichtung + Auflösung − Strahlungsquelle (Synchrotronstrahlung),

+ Auflösung

Strahlungsquelle (Synchrotronstrahlung), Maskenmaterial (Gold)

Elektronenstrahlschreiben

für Kleinstserien: Prototypenfertigung

+ Auflösung, keine Masken

Durchsatz

A. Mäder

◮ für Kleinstserien: Prototypenfertigung + Auflösung, keine Masken − Durchsatz A. Mäder 69

69

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Lithografie (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Lithografie (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM
- Verfahren zur Chipherstellung Lithografie (cont.) MIN-Fakultät Department Informatik 18.145 RAM A. Mäder 70

A. Mäder

- Verfahren zur Chipherstellung Lithografie (cont.) MIN-Fakultät Department Informatik 18.145 RAM A. Mäder 70

70

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Lithografie (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Lithografie (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

Ionenstrahlbelichtung

+ Auflösung, keine Masken − Durchsatz
+ Auflösung, keine Masken
− Durchsatz
Department Informatik 18.145 RAM A. Mäder ◮ Ionenstrahlbelichtung + Auflösung, keine Masken − Durchsatz 71

71

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Lithografie (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Lithografie (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

Extrem UV Scanner (EUV)

◮ reflektive Masken ◮ zukünftige Technologie (Planung Intel: 32nm in 2009)
◮ reflektive Masken
◮ zukünftige Technologie (Planung Intel: 32nm in 2009)
Mäder ◮ Extrem UV Scanner (EUV) ◮ reflektive Masken ◮ zukünftige Technologie (Planung Intel: 32nm in

72

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Lithografie (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Lithografie (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM
Intel EUV-Testanlage
Intel EUV-Testanlage

A. Mäder

Chipherstellung Lithografie (cont.) MIN-Fakultät Department Informatik 18.145 RAM Intel EUV-Testanlage A. Mäder 73

73

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Dotierung MIN-Fakultät Department Informatik

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Dotierung

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

Fremdatome in den Siliziumkristall einbringen Diffusion

Diffusionsofen ähnlich CVS-Reaktor gaußförmiges Dotierungsprofil Konzentration der Dotieratome nimmt ab
Diffusionsofen ähnlich CVS-Reaktor
gaußförmiges Dotierungsprofil
Konzentration der Dotieratome nimmt ab

A. Mäder

ähnlich CVS-Reaktor gaußförmiges Dotierungsprofil Konzentration der Dotieratome nimmt ab A. Mäder 74

74

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Dotierung (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Dotierung (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

Ionenimplantation

Informatik 18.145 RAM A. Mäder ◮ Ionenimplantation ◮ „Beschuss“ mit Ionen ◮ Beschleunigung der Ionen

„Beschuss“ mit Ionen

Beschleunigung der Ionen im elektrischen Feld

Über die Energie der Ionen kann die Eindringtiefe sehr genau eingestellt werden

„Temperung“ notwendig: Erhitzen des Einkristalls zur Neuorganisation des Kristallgitters

eingestellt werden ◮ „Temperung“ notwendig: Erhitzen des Einkristalls zur Neuorganisation des Kristallgitters 75

75

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Dotierung (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Dotierung (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

Ionenimplantation

zur Chipherstellung Dotierung (cont.) MIN-Fakultät Department Informatik 18.145 RAM A. Mäder Ionenimplantation 76
zur Chipherstellung Dotierung (cont.) MIN-Fakultät Department Informatik 18.145 RAM A. Mäder Ionenimplantation 76

76

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Ätztechnik MIN-Fakultät Department Informatik

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Ätztechnik

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

Verfahren

nasschemisch: mit flüssiger Säure Plasma- / Barrelätzen: reaktive Radikale durch Gasentladung Reaktives Ionenätzen
nasschemisch: mit flüssiger Säure
Plasma- / Barrelätzen: reaktive Radikale durch Gasentladung
Reaktives Ionenätzen
Sputterätzen: rein physikalisches Verfahren
lateral/vertical
v
v
isotrop: gleichmäßig in alle Richtungen
⇒ Mikroelektronik
anisotrop: mit Vorzugsrichtung
⇒ Mikromechanik
Abhängig von: Verfahren, Ätzmittel,

Ätzprofile: A = 1 v l

⇒ Mikromechanik Abhängig von: Verfahren, Ätzmittel, ◮ Ätzprofile: A = 1 − v l ◮ ◮

77

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Ätztechnik (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Ätztechnik (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

Ätzlösung für dünne Schichten (Mikroelektronik)

(cont.) MIN-Fakultät Department Informatik 18.145 RAM Ätzlösung für dünne Schichten (Mikroelektronik) A. Mäder 78

A. Mäder

(cont.) MIN-Fakultät Department Informatik 18.145 RAM Ätzlösung für dünne Schichten (Mikroelektronik) A. Mäder 78

78

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Planarprozess MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Planarprozess

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

Der zentrale Ablauf bei der Herstellung von Mikroelektronik

Der zentrale Ablauf bei der Herstellung von Mikroelektronik ◮ Ermöglicht die gleichzeitige Fertigung aller

Ermöglicht die gleichzeitige Fertigung aller Komponenten auf dem Wafer

Schritte

1. Vorbereiten / Beschichten des Wafers:

CVD, Aufdampfen,

2. Strukturieren durch Lithografie

3. Übertragen der Strukturen durch Ätzprozesse

4. Modifikation des Materials: Dotierung, Oxidation

5. Vorbereitung für die nächsten

Strukturen durch Ätzprozesse 4. Modifikation des Materials: Dotierung, Oxidation 5. Vorbereitung für die nächsten 79

79

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Planarprozess (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Planarprozess (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM
- Verfahren zur Chipherstellung Planarprozess (cont.) MIN-Fakultät Department Informatik 18.145 RAM A. Mäder 80

A. Mäder

- Verfahren zur Chipherstellung Planarprozess (cont.) MIN-Fakultät Department Informatik 18.145 RAM A. Mäder 80

80

Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Planarprozess (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Planarprozess (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM
(cont.) MIN-Fakultät Department Informatik 18.145 RAM n + -Dotierung eines n-Kanal Transistors 81 1.

n + -Dotierung eines n-Kanal Transistors

18.145 RAM n + -Dotierung eines n-Kanal Transistors 81 1. p-dotiertes Substrat oxidieren 2. Fotolack

81

1. p-dotiertes Substrat oxidieren

2. Fotolack aufschleudern

3. Fotolithografie Struktur der Maske übertragen

A. Mäder

p-dotiertes Substrat oxidieren 2. Fotolack aufschleudern 3. Fotolithografie Struktur der Maske übertragen A. Mäder
Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Planarprozess (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Planarprozess (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

MIN-Fakultät Department Informatik 18.145 RAM A. Mäder 82 4. Entwickeln 5. Fotolack entfernen 6. Ätzen des
MIN-Fakultät Department Informatik 18.145 RAM A. Mäder 82 4. Entwickeln 5. Fotolack entfernen 6. Ätzen des

82

4. Entwickeln

5. Fotolack entfernen

6. Ätzen des nicht geschützten SiO 2 z.B. mit gepufferter Flusssäure

82 4. Entwickeln 5. Fotolack entfernen 6. Ätzen des nicht geschützten SiO 2 z.B. mit gepufferter
Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Planarprozess (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Planarprozess (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

MIN-Fakultät Department Informatik 18.145 RAM A. Mäder 83 7. Entfernen des Lacks Die Struktur ist in
MIN-Fakultät Department Informatik 18.145 RAM A. Mäder 83 7. Entfernen des Lacks Die Struktur ist in

83

7. Entfernen des Lacks Die Struktur ist in SiO 2 übertragen

8. Dotierungsschritt: Diffusion von Phosphor in nicht durch SiO 2 abgedecktes Substrat

in SiO 2 übertragen 8. Dotierungsschritt: Diffusion von Phosphor in nicht durch SiO 2 abgedecktes Substrat
Universität Hamburg 1.4 Mikroelektronik - Verfahren zur Chipherstellung Planarprozess (cont.) MIN-Fakultät Department

Universität Hamburg

1.4 Mikroelektronik - Verfahren zur Chipherstellung

Planarprozess (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM
(cont.) MIN-Fakultät Department Informatik 18.145 RAM 8. Maskieroxid entfernen ⇒ Je nach Art des MOS-Prozesses

8. Maskieroxid entfernen

Je nach Art des MOS-Prozesses und der verwendeten Technologie wird der oben skizzierte Planar-Prozess bis zu 20 mal durchlaufen:

für Dotierungen

für Metallisierungen

für Kontakte

A. Mäder

Planar-Prozess bis zu 20 mal durchlaufen: ◮ für Dotierungen ◮ für Metallisierungen ◮ für Kontakte A.

84

Universität Hamburg 1.5 Mikroelektronik - Prozesse und Logikschaltungen Schaltungstechniken / Logikfamilien MIN-Fakultät

Universität Hamburg

1.5 Mikroelektronik - Prozesse und Logikschaltungen

Schaltungstechniken / Logikfamilien

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

Abhängig von der Schaltungstechnik werden unterschiedliche Logikfamilien unterschieden.

werden unterschiedliche Logikfamilien unterschieden. ◮ Bipolar-Schaltungen: RTL, DTL, TTL, I 2 L, ECL ⇒

Bipolar-Schaltungen: RTL, DTL, TTL, I 2 L, ECL

nur noch für spezielle Anwendungszwecke:

stromgesteuert

höhere Leistungsaufnahme kaum taktabhängig

MOS-Schaltungen: NMOS, CMOS, BiCMOS

Rechnertechnologie: CMOS

spannungsgesteuert

Gate-Kapazitäten umladen taktabhängig !!!

geringer Flächenbedarf

geringer statischer Verbrauch

Aktuelle MOS-Schaltungstechniken werden später detailliert beschrieben – hier kurz die Bipolar-Logikfamilien (historisch)

A. Mäder

werden später detailliert beschrieben – hier kurz die Bipolar-Logikfamilien (historisch) A. Mäder 85

85

Universität Hamburg 1.5 Mikroelektronik - Prozesse und Logikschaltungen Schaltungstechniken / Logikfamilien (cont.)

Universität Hamburg

1.5 Mikroelektronik - Prozesse und Logikschaltungen

Schaltungstechniken / Logikfamilien (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

RTL Resistor-Transistor Logic: Inverter, NAND, NOR

Mäder RTL Resistor-Transistor Logic: Inverter, NAND, NOR 86 ◮ Widerstände verknüpfen, Verstärkung mit

86

Widerstände verknüpfen, Verstärkung mit Transistoren

in den 50er Jahren von TI entwickelt

erste Apollo Technik

verknüpfen, Verstärkung mit Transistoren ◮ in den 50er Jahren von TI entwickelt ◮ erste Apollo Technik
Universität Hamburg 1.5 Mikroelektronik - Prozesse und Logikschaltungen Schaltungstechniken / Logikfamilien (cont.)

Universität Hamburg

1.5 Mikroelektronik - Prozesse und Logikschaltungen

Schaltungstechniken / Logikfamilien (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

DTL Diode-Transistor Logic: Inverter, NAND

◮ Dioden verknüpfen, Verstärkung mit Transistoren ◮ Anfang der 60er Jahre
◮ Dioden verknüpfen, Verstärkung mit Transistoren
◮ Anfang der 60er Jahre
Diode-Transistor Logic: Inverter, NAND ◮ Dioden verknüpfen, Verstärkung mit Transistoren ◮ Anfang der 60er Jahre 87

87

Universität Hamburg 1.5 Mikroelektronik - Prozesse und Logikschaltungen Schaltungstechniken / Logikfamilien (cont.)

Universität Hamburg

1.5 Mikroelektronik - Prozesse und Logikschaltungen

Schaltungstechniken / Logikfamilien (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

TTL Transistor-Transistor Logic: Inverter, NAND

DTL Nachfolger: multi-Emitter Transistoren statt Dioden

◮ DTL Nachfolger: multi-Emitter Transistoren statt Dioden ◮ ab ’62, Boom bis ’90er Jahre ◮ erste

ab ’62, Boom bis ’90er Jahre

erste Serien Bauteile: 7400-Serie TI „quasi“-Standard

Anwendungen: glue-Logic, Mini- und Mikrocomputer (DEC, Data General, HP)

7400-Serie TI „quasi“-Standard ◮ Anwendungen: glue-Logic, Mini- und Mikrocomputer (DEC, Data General, HP) 88

88

Universität Hamburg 1.5 Mikroelektronik - Prozesse und Logikschaltungen Schaltungstechniken / Logikfamilien (cont.)

Universität Hamburg

1.5 Mikroelektronik - Prozesse und Logikschaltungen

Schaltungstechniken / Logikfamilien (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM
Logikschaltungen Schaltungstechniken / Logikfamilien (cont.) MIN-Fakultät Department Informatik 18.145 RAM A. Mäder 89

A. Mäder

Logikschaltungen Schaltungstechniken / Logikfamilien (cont.) MIN-Fakultät Department Informatik 18.145 RAM A. Mäder 89

89

Universität Hamburg 1.5 Mikroelektronik - Prozesse und Logikschaltungen Schaltungstechniken / Logikfamilien (cont.)

Universität Hamburg

1.5 Mikroelektronik - Prozesse und Logikschaltungen

Schaltungstechniken / Logikfamilien (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

I 2 L Integrated Injection Logic: NAND (¬a ∨ ¬b ) Logic ensteht durch wired-or mehrerer Ausgänge

I 2 L Integrated Injection Logic: NAND ( ¬ a ∨ ¬ b ) ◮ Logic
I 2 L Integrated Injection Logic: NAND ( ¬ a ∨ ¬ b ) ◮ Logic

90

Universität Hamburg 1.5 Mikroelektronik - Prozesse und Logikschaltungen Schaltungstechniken / Logikfamilien (cont.)

Universität Hamburg

1.5 Mikroelektronik - Prozesse und Logikschaltungen

Schaltungstechniken / Logikfamilien (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

ECL Emitter Coupled Logic: Inv. + Buf., OR + NOR

A. Mäder ECL Emitter Coupled Logic: Inv. + Buf., OR + NOR ◮ Differenzverstärker, konstanter Stromfluss

Differenzverstärker, konstanter Stromfluss

Leistungsaufnahme

Transistoren nicht im Sättigungsbereich

Geschwindigkeit

Ausgänge normal und negiert möglich

früher: ALUs von Großrechnern

Sättigungsbereich ⇒ Geschwindigkeit ◮ Ausgänge normal und negiert möglich ◮ früher: ALUs von Großrechnern 91

91

Universität Hamburg 1.5 Mikroelektronik - Prozesse und Logikschaltungen Schaltungstechniken / Logikfamilien (cont.)

Universität Hamburg

1.5 Mikroelektronik - Prozesse und Logikschaltungen

Schaltungstechniken / Logikfamilien (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM
Logikschaltungen Schaltungstechniken / Logikfamilien (cont.) MIN-Fakultät Department Informatik 18.145 RAM A. Mäder 92

A. Mäder

Logikschaltungen Schaltungstechniken / Logikfamilien (cont.) MIN-Fakultät Department Informatik 18.145 RAM A. Mäder 92

92

Universität Hamburg 1.5 Mikroelektronik - Prozesse und Logikschaltungen MOS-Transistoren MIN-Fakultät Department

Universität Hamburg

1.5 Mikroelektronik - Prozesse und Logikschaltungen

MOS-Transistoren

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM
Theorie der MOS-Transistoren < U P ; 0 ≤ U DS Sperren ◮ U GS
Theorie der MOS-Transistoren
< U P ; 0 ≤ U DS
Sperren
◮ U GS
I D = 0

A. Mäder

Informatik 18.145 RAM Theorie der MOS-Transistoren < U P ; 0 ≤ U DS Sperren ◮

93

Universität Hamburg 1.5 Mikroelektronik - Prozesse und Logikschaltungen MOS-Transistoren (cont.) MIN-Fakultät

Universität Hamburg

1.5 Mikroelektronik - Prozesse und Logikschaltungen

MOS-Transistoren (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

U GS U P ; 0 U DS U GS U P

Leiten, normaler Kanal

2 DS ] Leiten, Kanalabschnürung
2
DS ]
Leiten, Kanalabschnürung

W

I D = ε 0 ε µ LD [(U GS U P )U DS 1 2 U

U GS > U P ; U DS U GS U P

I D = ε 0 ε µ

W

LD

1

2 (U GS U P ) 2

Kennlinienfeld

≥ U G S − U P I D = ε 0 ε ∗ µ W

94

Universität Hamburg1.5 Mikroelektronik - Prozesse und Logikschaltungen MOS-Transistoren (cont.) MIN-Fakultät Department Informatik 18.145

1.5 Mikroelektronik - Prozesse und Logikschaltungen

MOS-Transistoren (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

Abstraktion für digitale Schaltungen

n-Kanal Transistor

für digitale Schaltungen ◮ n-Kanal Transistor 95 ◮ Elektronenleitung ◮ U G S > U P

95

Elektronenleitung

U GS > U P : Source an Gnd, positive Spannungen

Gate

 

Transistor

 

Gnd

0

sperrt

Vdd

1

leitet

p-Kanal Transistor

Löcherleitung

U GS < U P : Source an Vdd, negative Spannungen

◮ Gate Transistor Gnd 0 leitet Vdd 1 sperrt
◮ Gate
Transistor
Gnd
0
leitet
Vdd
1
sperrt

A. Mäder

Universität Hamburg 1.5 Mikroelektronik - Prozesse und Logikschaltungen NMOS-Schaltungen MIN-Fakultät Department

Universität Hamburg

1.5 Mikroelektronik - Prozesse und Logikschaltungen

NMOS-Schaltungen

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM
Beispiel: Inverter vdd R a a Funktionsweise gnd ◮ Hochohmiger Widerstand R R T .
Beispiel: Inverter
vdd
R
a
a
Funktionsweise
gnd
◮ Hochohmiger Widerstand R
R
T . on ≪ R R ≪ R T . off
◮ Eingang Transistor Ausgang
a = 0 → sperrt → über R mit Vdd verbunden = 1
a = 1 → leitet
→ über T mit
Gnd verbunden = 0

A. Mäder

a = 0 → sperrt → über R mit Vdd verbunden = 1 a = 1

96

Universität Hamburg 1.5 Mikroelektronik - Prozesse und Logikschaltungen NMOS-Schaltungen (cont.) MIN-Fakultät

Universität Hamburg

1.5 Mikroelektronik - Prozesse und Logikschaltungen

NMOS-Schaltungen (cont.)

MIN-Fakultät Department Informatik 18.145 RAM
MIN-Fakultät
Department Informatik
18.145 RAM

A. Mäder

Ausgang treibt Gate-Anschlüsse nachfolgender Gatter kapazitive Last schnelles Entladen über R T . on langsames Laden über R R

vdd R a a gnd
vdd
R
a
a
gnd

Querstrom bei eingeschaltetem Gatter

I =

Vdd

R T .on + R R

langsames Laden über R R vdd R a a gnd ◮ Querstrom bei eingeschaltetem Gatter I

97