PRCTICA No5: Aplicacin de los MSI 2

Efran Barzallo Coronel e-mail: ebarzalloc@est.ups.edu.ec

Resumen The evolution of digital electronics has led to the marketing of medium-scale integrated circuits integration (MSI) representing ready-made solutions to a variety of problems of combinational and sequential logic. This chapter presents the typical features found combinational logic implementation in commercial integrated circuits MSI and their use and adaptation to various problems through the appropriate logic.

Index

Terms

MSI,

comparador,

multiplexor,

decodificador, display. I. INTRODUCCIN Entre los circuitos MSI estudiados tenemos los codificadores/decodificadores, los multiplexores/demultiplexores, los circuitos sumadores y comparadores de magnitud. Los decodificadores son circuitos que determinan que cdigo binario est presente en sus entradas y activa la salida correspondiente a ese cdigo. Solo una salida puede estar activa al mismo tiempo a excepcin del decodificador BCD- 7 segmentos que se usa para proporcionar visualmente la salida mediante un display. El decodificador BCD-7 segmentos puede activar ms de una salida a la vez ya que para que el display muestre los nmeros, deber encender ms de un segmento a la vez.[1]. II. OBJETIVOS. Disear un circuito de aplicacin a libre eleccin en el que se empleen al menos 3 elementos MSI. Comprobar la tabla de verdad de una compuerta 3 estados. III. MARCO TERICO. A. Lgica Combinacional. DISEO CON CIRCUITOS MSI. La evolucin de la electrnica digital ha llevado a la comercializacin de circuitos integrados de media escala de integracin (MSI) que representan soluciones ya hechas a una gran variedad de problemas de lgica combinacional y secuencial. En este captulo se presentan las funciones tpicas de lgica combinacional que han encontrado su realizacin en circuitos integrados comerciales MSI as como su utilizacin y adaptacin a diversos problemas mediante la lgica SSI (pequea escala de integracin) adecuada. MULTIPLEXORES Y DEMULTIPLEXORES.

La idea fundamental en la utilizacin de multiplexores (MUX) y demultiplexores (DEMUX) es el ahorro de lneas de comunicacin, es decir, el uso de una sola lnea para realizar mltiples funciones, o para conectar a travs de ella mltiples fuentes de informacin o seales a transmitir. Cmo es posible utilizar una sola lnea para transmitir diversas seales de informacin? La respuesta est obviamente en compartir por tiempo la lnea, es decir, en un momento dado slo una de las seales puede ser transmitida. El esquema fundamental para lograr esto, se muestra en la siguiente figura:

FIG. 1. [2]

Obsrvese que con el esquema de transmisin anterior se produce un considerable ahorro de lneas de transmisin, ya que en lugar de 2k lneas se requieren slo k+1 lneas, este ahorro es ms importante a medida que la distancia entre el mux y el demux es mayor. Sin embargo, el esquema no solo es til para ahorrar lneas como se ver ms adelante. [2]. MULTIPLEXORES: Multiplexar es pasar informacin de muchos canales o lneas a pocos canales o lneas. Un MULTIPLEXOR (MUX) es un circuito combinacional que selecciona una entrada y la transfiere a la salida. La seleccin de la entrada, o dato, se realiza segn un conjunto de valores de las variables de control. Poseen por tanto, n entradas de seleccin, para 2n entrada de datos, proporcionando dos salidas: una para el dato directo y otra para el dato negado. A continuacin se presenta la tabla de funcionamiento y el Smbolo lgico estndar para un multiplexor de 8 a 1 lneas. Se trata del circuito 74X151, con entrada de habilitacin activa a nivel bajo. [3]

Tabla de Verdad:

FIG. 3. [1]

DEMULTIPLEXORES En realidad no existen como tales, sino que vienen definidos por los decodificadores/demultiplexores. La funcin que debe realizar es la inversa de la que realiza el MUX, o sea, debemos seleccionar una salida por donde transmitir el dato de la entrada. Por tanto, el circuito constar de 1 entrada de datos, n entradas de seleccin de salida, y 2n salidas. El Decodificador/DEMUX 74138 que ya conocemos utiliza su entrada de habilitacin G1 para entrada de Datos:

FIG. 6. [4]

Un buffer triestado se disea normalmente de modo que el retardo de habilitacin de salida (de Hi-Z a Alto o Bajo) sea un poco ms largo que el retardo de des habilitacin de salida (de Alto o Bajo a Hi-Z). As, si un circuito de control activa la entrada de habilitacin de salida de un dispositivo al mismo tiempo que desactiva la entrada de habilitacin de un segundo dispositivo, al tener un retardo de des habilitacin de salida ms corto se puede asegurar que antes de que el primer dispositivo ponga un nivel Alto o Bajo en el bus, el segundo dispositivo se encontrar en estado de alta impedancia.[4]

IV. MATERIALES. Cantidad 7 8 1 1 1 1 1 1 1 1 1 Descripcin R 330 R 1K Comparador Mux Decodificador Displey Dip switch Triestado Protoboard Fuente Multmetro Total Precio 0.50 0.75 0.75 0.75 0.75 0.75 0.25 0.75 . . . 5,25

FIG. 4. [3]

Compuerta Triestado. En electrnica digital, la lgica triestado permite puertos de salida con valor 0,1 Hi-Z (High Impedancia).Es este ltimo estado el que proporciona los buffer triestado. El estado Hi-Z pone la salida en alta impedancia, haciendo que el pin ya no tenga relevancia en el circuito. Normalmente, la intencin de este estado es permitir a varios circuitos compartir el mismo bus o lnea de salida. O tambin, permitir a un dispositivo monitorizar seales sin afectar a la seal (en convertidores analgico/digital). Tri-state es una marca registrada de National Semiconductor pero normalmente se usa para describir dispositivos de este tipo hechos por cualquier fabricante.[4]

V. PROCEDIMIENTO. Disear un circuito de aplicacin a libre eleccin en el que se empleen al menos 3 elementos MSI.
VDD 5V R29 1k R28 1k R27 1k R26 1k
15 A3 1 B3 13 A2 14 B2 12 A1 11 B1 10 A0 9 B0 4 3 2 AGTB AEQB ALTB

VDD 5V J4 R5 330 R6 U23

OAGTB OAEQB OALTB 5 6 7 2 1A 5 2A 11 3A 14 4A 3 1B 6 2B 10 3B 13 4B
CA

U1
1Y 2Y 3Y 4Y 4 7 9 12 7 1 2 6 3 5 4 A B C D

U3
OA OB OC OD OE OF OG 13 12 11 10 9 15 14

330 R7 330 R8 330 R9 330 R10 330 R11 330

U10
A B C D E F G

~LT ~RBI ~BI/RBO

U15A 74LS04D U11A

1 ~A/B 15 ~G

74LS47D

7485N VDD 5V

74LS157D 5V

VDD

VDD 5V

74LS04D

FIG. 5. [4]

R4 1k R3 1k R2 1k R1 1k J1

FIG. 7.

VDD 5V

R29 1k R28 1k R27 1k R26 VDD 5V J4 R5 330 R6 U23

15 A3 1 B3 13 A2 14 B2 12 A1 11 B1 10 A0 9 B0 4 3 2 AGTB AEQB ALTB OAGTB OAEQB OALTB 5 6 7 2 1A 5 2A 11 3A 14 4A 3 1B 6 2B 10 3B 13 4B
CA

Al momento de ingresar un numero cualquiera, este solo visualizar el nmero mayor de entre los dos, y si se ingresan nmeros iguales, simplemente el display se apagar. Comprobar la tabla de verdad de una compuerta 3 estados.

1k

U1
1Y 2Y 3Y 4Y 4 7 9 12 7 1 2 6 3 5 4 A B C D

U3
OA OB OC OD OE OF OG 13 12 11 10 9 15 14

330 R7 330 R8 330 R9 330 R10 330 R11 330

U10
A B C D E F G

~LT ~RBI ~BI/RBO

U15A 74LS04D U11A

1 ~A/B 15 ~G

74LS47D

7485N VDD 5V

74LS157D 5V

VDD

VDD 5V

74LS04D

R4 1k R3 1k R2 1k R1 1k J1

FIG. 9.

Para una mejor apreciacin lo mostraremos en una hoja sola, como un anexo.

Compuerta triestado:
U4
+

R2 VCC 5V 1k R1 1k J1

4.999

DC 10MOhm U2
+ V

U1A 74LS126N

U3
+

4.998
A

R3 330

0.015

DC 10MOhm

FIG. 8.

DC 1e-009Ohm

C 1 1 0 0

Tabla de verdad. A 0 1 x x Valores Medidos. A 0.5mv 4.18v 4.15v 0

U5
+

Y 0 1 z z

4.999

DC 10MOhm

FIG. 10.

VI. CONCLUSIONES. La utilidad del tercer estado (Hi-Z) es borrar la influencia de un dispositivo del resto del circuito. Si ms de un dispositivo est conectado, pone una salida en Hi-Z se usa para que en un mismo bus no haya dos seales diferentes, es decir, una con valor 1 y otra con valor 0. Porque si ambas seales circularan por la misma lnea, no podramos determinar el valor que est circulando en la misma. Los buffer triestado tambin se usan para implementar multiplexores, especialmente aquellos con un gran nmero de entradas. VII. BIBLIOGRAFA. [1] Sistemas Digitales: Principios y Aplicaciones._ Ronald J. Tocci Neal S. Widmer [2] UNIVERSIDAD NACIONAL DE INGENIERIA. FACULTAD DE ELECTROTECNIA Y COMPUTACION FEC. AUTOR: MELANIA SOLIS. DISPONIBLE EN: http://es.slideshare.net/NelsonLupoli/106429902inflab5circuitosmsi [3] DISEO CON CIRCUITOS MSI. DISPONIBLE EN: https://lc.fie.umich.mx/~jrincon/elec3-cap7.pdf. [4] SISTEMAS COMBINACIONALES MSI: http://paginas.fisica.uson.mx/horacio.munguia/aula_virtua l/Recursos/Combinacionales%20MSI.pdf [5] BUFFER TRIESTADO. DISPONIBLE EN: 3

C 4.15 v 4.16v 0.8v 0

Y 138mv 2.66v 350mv 350mv

C 4.99 v 4.99 v 0.05nv 0.05nv

Valores Simulados. Y A Voltaje Corriente 0.05nv 0.7nv 2.32pA 4.99 v 4.99 v 0.015A 4.99v 0v 0A 0.05nv 0v 0A

Simulaciones: Circuito Aplicacin:

http://es.wikipedia.org/wiki/Buffer_triestado Autor
Estudiante de la Universidad Politcnica Salesiana en la Carrera de Ingeniera Electrnica cursando el Quinto nivel.