Sie sind auf Seite 1von 45

Chapitre 7 Dispositifs de Mmoires

76

Introduction et technologie

7-3.3.Timing d'une EPROM

7-1. ROM (Read-Only Memory) 7-3.4.EPROM UV ou OTP 7-2. PROM (Programmable ROM) 7-2.1.Principe de Fonctionnement 7-2.2.Ralisation pratique 7-3. EPROM (Erasable PROM) 7-3.1.Principe 7-3.2.Exemple 7-3.5.Les mmoires du commerce 7-4. Mmoires EEPROM et FLASH 7-4.1.Mmoires EEPROM Exemple : la mmoire X2816 7-4.2.Les mmoires Flash

77

78

Introduction, terminologie et principe technologie Introduction Dans le chapitre sur les bascules, nous avons abord le principe de mmorisation lectronique. Dans le traitement numrique de l'information, il est souvent intressant, voire mme ncessaire, de pouvoir stocker un grand nombre d'informations. Pour cela, il existe de nombreux types de dispositifs mmoire, du plus simple (bascule) au plus complexe (banque de donnes...). Dans ce chapitre, nous tudierons quelques types de dispositifs mmoire semi-conducteur. Terminologie Cellule mmoire : Dispositif permettant de stocker un seul bit (bascule; point aimentable) Mot mmoire : La plupart des dispositifs ne stockent pas les donnes une par une mais par "paquets" (gnralement de 4, 8, 12, 16,bits), un paquet reprsentant un mot
79

mmoire. On parle aussi de QUARTET (mot de 4 bits) ou, trs souvent, d'OCTET ou BYTE (mot de 8 bits). Capacit : Nombre correspondant la quantit de bits que l'on peut stocker dans un dispositif mmoire. Exemple: Un dispositif pouvant stocker 1024 mots de 2 bits aura une capacit de: 2x1024 = 2048 bits = 2Kbits Les dispositifs mmoire ayant des capacits de plus en plus importantes , on l'exprime souvent en octets ou bytes .Cette capacit est pratiquement toujours une puissance de 2. Pour l'exprimer, on l'arrondit la valeur remarquable la plus proche. 1024 = 1K 2048 = 2k 4096 = 4K

Adresse : Valeur numrique qui permet de reprer la localisation physique d'un mot en mmoire. Cette adresse est spcifie soit en binaire soit en hexadcimal.
80

Opration de lecture : Opration au cours de laquelle un mot stock dans un emplacement mmoire est localis puis copi dans un autre emplacement. Le mot reste stock en mmoire aprs cette opration. Opration dcriture : Opration au cours de laquelle un nouveau mot est stock dans un certain emplacement mmoire. Mmoire volatile : Mmoire qui ne conserve les informations stockes que si elle est sous tension. Mmoire rmanente: Mmoire qui conserve les informations stockes mme hors tension. Mmoire accs alatoire : Mmoire dans laquelle le temps d'adressage n'est pas fixe. C'est le type le plus courant. Mmoire accs slectif : Mmoire dans laquelle le temps d'adressage est fixe, quelle que soit l'adresse.
81

Mmoire accs squentiel : Mmoire dans laquel le temps d'adressage varie en fonction le l'adresse voulue. Mmoire vive : Mmoire dans laquelle il est ausi facile de lire que d'crire (oprations sous une unique tension d'alimentation; en gnral +5v). C'est le type le plus courant. Mmoire vive : Au dpart, mmoire lecture seule. Par extension, mmoire non volatile (ou rmanente) demandant une procdure d'criture particulire. Mmoire dynamique : Mmoire volatile dans laquelle les donnes stockes doivent tre rcrites priodiquement. Cette opration s'appelle le rafrachissement. Mmoire statique : Mmoire volatile ne ncessitant pas de rafrachissement. Mmoire de masse : On appelle mmoires de masse les dispositifs de trs grande capapcit tels que les disques souples (disquettes, zips, ), les disque durs, les CDROM, les bandes magntiques Bus : On appelle "BUS" un groupe de signaux logiques ayant la mme fonction.
82

Principe

L'information lmentaire, ou bit (binary digit), est mmorise dans une cellule ou point mmoire. Nous tudierons plus loin les deux principales technologies utilises pour raliser une cellule. Ces cellules sont groupes en mots de n bits, c'est--dire que les n bits sont traits (crits ou lus) simultanment. On ne peut pas modifier un seul bit, pour cela il faut transfrer le mot dans un registre, modifier le bit puis rcrire le mot en mmoire. Par ailleurs, les cellules sont arranges en bloc mmoire. Extrieurement, et en ne tenant compte que des signaux logiques, un bloc mmoire peut tre reprsent comme sur la figure 1. Pour pouvoir identifier individuellement k chaque mot on utilise k lignes d'adresse. La taille d'un bloc mmoire est donc 2 , le k premier mot se situant l'adresse 0 et le dernier l'adresse 2 - 1. Une ligne de commande (R/W) indique si la mmoire est accde en criture (l'information doit tre mmorise) ou en lecture (l'information doit tre restitue). Sur ce schma on distingue
83

deux canaux de n lignes en entre et en sortie, mais dans d'autres cas les accs en entre et en sortie peuvent tre confondus en un seul canal bidirectionnel. Nous verrons l'intrt de la ligne de validation ou de slection du bloc (CS) un peu plus loin.

84

Exemple

85

Vcc A3 A2 A1 A0

A0 A3: slection du mot

(adressage)

Pour slectionner un des 4 mots, on ferme un interrupteur, les diodes correspondantes seront passantes, et on aura un "1" logique sur leurs cathodes. Dans le cas prsent, A1 est ferm.
0 1 1 0

Si on veut "intgrer" un tel schma, il faudra videmment mot de sortie remplacer le systme d'adressage manuel par un systme d'adressage numrique (avec un dcodeur de lignes 2 vers 4)

A3 A'0 A'1 2 vers 4 A2 A1 A0

A'1 0 0 1 1

A'0 0 1 0 1

A3 0 0 0 1

A2 A1 A0 0 0 1 0 1 0 1 0 0 0 0 0

Le mme rseau peut se transformer en ROM fournissant 8 mots de 2 bits, en ajoutant un dcodeur de colonnes comme dans le schma suivant.
86

Adressage bidimensionnel ou matriciel L'organisation des cellules l'intrieur d'un bloc la plus simple imaginer correspond au schma suivant, chaque ligne correspond un mot de n bits :

87

88

association de botiers mmoire

Comment utiliser 8 botiers de 8k x 1 bit pour crer une mmoire de 8k x 8 bits ?

En fait, on envoie les signaux de commande et l'adresse aux 8 botiers. Ceux-ci, simultanment, traiteront les 8 bits du mot dsir. Les diffrents bits d'une mme mmoire ne sont donc pas physiquement situs au mme endroit.

89

Et avec 8 botiers de 1k x 8 bits ?

Ici, les 10 bits de poids faible de l'adresse dsire est transmise tous les botiers. Mais un seul est slectionn, suivant les 3 bits de poids fort de l'adresse. Les 8 bits de donnes de tous les botiers sont relis ensemble, on est sr qu'un seul sera slectionn la fois, via le d multiplexeur.

90

Mmoires Introduction Une mmoire est un ensemble d'lments mmoires binaires. Ces lments binaires (ou cases mmoires) sont de type non volatile (l'information crite l'intrieur de chacune des cases mmoire n'est pas affecte lors de l'ouverture du circuit d'alimentation), c'est le cas des ROM, PROM, EPROM et EEPROM ou volatile c'est le cas des RAM. 7-1 ROM (Read-Only Memory) Une mmoire morte (i.e. ROM) est une mmoire dont le contenu a t dfini et ralis une bonne fois pour toutes au moment de la fabrication. La fabrication de ROMs ne se conoit que pour des sries importantes (> 10.000 units). Cette programmation est faite directement sur le wafer (galette de silicium) l'aide des masques de programmation.
91

7-2 PROM (Programmable ROM) Les PROMs sont des mmoires non volatiles, dont le contenu comme dans le cas des ROMs, est dfini une fois pour toutes. Toutefois, contrairement aux ROMs, elles sont programmables (1 seule fois) par l'utilisateur. Il existe diffrents types de PROMs. Les noeuds de la matrice peuvent comprendre soit des fusibles soit des jonctions ayant une faible tension de claquage (anti-fusibles). Dans les deux cas, la programmation s'effectue en slectionnant l'adresse dsire, en prsentant la donne sur les lignes de sortie, et en alimentant pendant un bref instant (quelques centaines de ms) le circuit avec une tension leve (10 15 V suivant les cas), ce qui a pour effet de faire fondre le fusible (ouverture du circuit) ou de claquer la jonction (fermeture du circuit). Ce processus est videmment irrversible. 7-2.1 Principe

92

L'exemple le plus simple de mmoire morte fusibles 4x5 bits peut se schmatiser de la faon suivante : un dcodeur 2 vers 4 (74139) avec sorties actives l'tat bas permet de slectionner une ligne parmi 4. Exemple: l'adresse A1 A0 = 00, la ligne note 00 est force 0 et les autres lignes sont 1. Dans ce cas les 5 bits de sortie ont la valeur 0. Avant programmation toutes les sorties sont donc 0.

93

Figure 7- 1 : Schma dune PROM Aprs programmation, c'est dire aprs destruction de certains fusibles, on peut obtenir le schma suivant:
94

Fonctionnement Grce la rsistance de tirage une ligne de sortie vaut 1 en l'absence de diode (liaison dtruite) entre elle et le fil d'adresse slectionne. Si par contre, une diode est prsente, elle ramne le potentiel de la ligne sortie 0. Le contenu de cette mmoire 20 bits est alors :

95

PROM programme Remarque: Les liaisons entre les lignes de slection d'adresse (lignes horizontales de la matrice), et les lignes de donnes (lignes verticales de la matrice) ne peuvent tre de simples connexions, mais doivent tre ralises l'aide de diodes. Les diodes servent viter un retour de courant depuis la ligne slectionne vers une autre qui ne l'est pas (courtcircuit):

96

Liaisons entre les lignes de slection d'adresse et les lignes de donnes 7-2.2 Ralisation pratique Les PROM fusibles, qui ont t les premires mmoires non volatiles commercialiss, taient en technologie bipolaire (c'tait la seule matrise l'poque). Cette technologie est toujours utilise et malgr leur forte consommation, les PROM bipolaires fusibles sont encore utilises pour les circuits rapides. En effet les PROM bipolaires permettent des temps d'accs de l'ordre de 20 ns. 7-3 EPROM (Erasable PROM) Les EPROMs sont des mmoires non volatiles programmables lectriquement puis effaables par UV. Dans ce cas, les noeuds de la matrice sont constitus de transistors MOS grille isole. Cette grille peut tre charge par influence en appliquant une tension importante (10
97

15 V) entre le drain et le substrat. Une fois charge, elle peut conserver sa charge de manire quasiment indfinie, ce qui rend le transistor passant. Le processus est rversible en irradiant la puce aux rayons ultraviolets pendant plusieurs minutes, ce qui dcharge la grille par effet photolectrique. 7-3.1 Principe Chaque lment mmoire est compos d'un transistor MOS dont la grille est compltement isole dans une couche d'oxyde. Par application d'une tension suffisamment leve, qui est appele tension de programmation, on cre des lectrons chauds ou lectrons ayant une nergie suffisamment suffisante pour traverser la mince couche d'oxyde. Ces charges s'accumulent et se retrouvent piges dans la grille, la couche d'oxyde entre la grille et le silicium tant trop paisse pour que les lectrons puissent la traverser. La cellule mmoire est alors programme.
98

Si maintenant, on veut effacer la mmoire, on expose la puce aux rayonnements U.V. Les photons (ou particules d'nergie lumineuse) communiquent alors leur nergie aux lectrons et leur font franchir la barrire isolante dans l'autre sens. La cellule mmoire est efface.

Principe de lEPROM 7-3.2 Exemple La mmoire propose ci-dessous est une mmoire EPROM 16 bits. Cette mmoire est appele mmoire NMOS car les lments mmoires sont des transistors NMOS. Le problme de ces mmoires trs peu utiliss est la consommation d'nergie mme au
99

repos ( cause des rsistances de tirage). On leur prfrera les mmoires CMOS qui ne consomment que lorsqu'elles sont sollicites (on remplace alors les rsistances de tirage par des transistors PMOS).

Figure 7- 5 : Mmoire EPROM 4x4 bits aprs programmation


100

On utilise un dcodeur 2 vers 4 pour slectionner une ligne parmi quatre. Si /CS est 0 alors le dcodeur est actif et si par exemple A1 A0 = 0 0 alors la ligne 0 est force 0 (les autres lignes restent 1) on obtient donc sur le bus de donnes O3 O2 O1 O0 = 1 1 1 0. En effet seul le transistor de la ligne 0 bit O0 est programm (grille flottante charge). On utilise un buffer 3 tats pour dconnecter la mmoire du bus de donnes externe. Pour envoyer les donnes sur le bus de donnes il faudra donc activer ce buffer 3 tats (conditions /CS = 0 et /OE =0). 7-3.3 Timing d'une EPROM

101

Le temps d'accs en lecture tacs correspond au temps qu'il faut pour fournir la donne aprs activation du botier ( CS_L = 0 ) et des sorties (OE_L = 0 ). Il faut de plus que l'adresse soit stable pendant tout ce temps. Ce temps d'accs correspond aux diffrents temps de propagation des portes du circuit. 7-3.4 EPROM UV ou OTP
Les plus courantes sont les 27Cxxx

102

Le botier de cette mmoire doit tre muni d'une fentre translucide pour laisser passer les U.V. lors de la phase l'effacement, ce qui augmente fortement le cot de ces mmoires. Pour en rduire le prix, il existe les mmoires OTP (One Time Programmable) qui sont des mmoires EPROM sans fentre d'effacement.

Variantes EEPROM ou E2PROM : Prom effaable lectriquement adresse par adresse ( 10 20 mn ) . EPROM FLASH : Prom effaable lectriquement de toute la capacit de la mmoire ( plus rapide effacer que les EEPROM ).La tension de programmation de 12 Volts et un prix plus faible que les EEPROM en font un produit trs rpandu de nos jours .
Programmateur d'EPROM
103

Emulateur d'EPROM ( EconoROM II )

Afin de mettre fin au cycle 'remove-erase-program and re-install EPROMs' c'est dire enlever l'Eprom, l'effacer par UV, le programmer et enfin l'installer dans son socket, la seule alternative rside dans l'utilisation de l'mulateur d'EPROM.

Caractristique

Chargement rapide par le port parallle (i.e. un fichier de 512Kbit en 1.5 secondes ou moins). Fonction de Relecture, Vrification, et Self-test. Ports prvus pour opration sur plusieurs units
104

diteur plein cran, chargement par des fichiers Batch, usage des utilitaires. Temps d'accs rapide 90 et 45ns Taille mmoire et vitesse peuvent tre runies et adresses individuellement partir d'un port LPT Capacit EPROM slectionnable Accepte tous les standards de fichiers (Hex et binaires) Indication de tension cible Indicateur d'accs PC Modle 8 et 16 bits Cble standard DIP inclus Cble de tlchargement et adaptateur LPT inclus Adaptateur PLCC 32-pin et 44-pin disponibles en option Possibilit d'extension mmoire Connections Reset Active Niveau haut et bas Supporte DOS, Windows31/95/98/NT Supporte 3V (avec adaptateur ADP3V)

Effaceur d'EPROM Attention tout exposition aux UV est dangereux pour les yeux et la peau.

105

Tubes ultra-violet (longueur d'onde: 253,7 nm).marque PHILIPS ou SYLVANIA ...Version 4 W - Longueur: 136 mm 90 FTTC / 13,72 ...Version 6 W - Longueur: 212 mm 110 FTTC / 16,76 Douille pour tubes 4, 6 et 8 W 16 FTTC / 2,43 Ballast pour tubes 4 22 W 76 FTTC / 11,58 Starter pour tubes 4 22 W 8 FTTC / 1,21 Support pour starter 8 FTTC / 1,21 La dure d'exposition Minimum est de 20 MIN sous UV.

106

7-3.5 Les mmoires du commerce


107

Il existe diffrents types de mmoires EPROM dont la taille est comprise entre 64 kbits et 4 Mbits avec un bus de donnes de taille 1, 4 ou 8 bits. Quelle que soit la taille du bus de donnes, la capacit d'une mmoire est donne en kbits ou en Mbits, donc en nombre d'units mmoire.Les temps d'accs en lecture varient entre 50 ns et 100 ns selon les constructeurs. Le circuit donn ci-contre est une mmoire trs rpandue : la 27C64 (64 kbits rparties en 8ko ou 8kbytes). Cette mmoire possde un bus d'adresse de 13 bits (213 = 8192 ) et un bus de donnes de 8 bits. On retrouve les signaux de contrle actif l'tat bas CE (activation du botier) et OE (Output Enable : ouverture des sorties mmoires sur le bus de donnes).

Le cycle d'criture se fait avec un programmateur d'EPROM. L'criture dans la mmoire ne peut se faire qu'aprs avoir effac celle-ci dans une lampe UV (temps d'exposition entre 5 et 10 minutes). Lors de la phase d'criture (quelques secondes) la broche /PGM est force 0 et les tensions Vpp=12,7V et Vcc=6,25V sont appliques.
108

7-4 Mmoires EEPROM et FLASH Bien qu'en thorie semblables, les mmoires EEPROM et EPROM Flash ne s'utilisent pas de la mme faon et n'offrent pas les mmes possibilits en termes de capacit et de cot, les mmoires flash tant moins chres et offrant des capacits bien suprieures aux mmoires E2PROM. 7-4.1 Mmoires EEPROM Exemple : la mmoire X2816 Cette mmoire de 16kbits (211x8 bits) est comparable au niveau du brochage et du nom de chaque broche son quivalent SRAM 6216. Une mmoire EEPROM est donc comparable en terme fonctionnel une SRAM (on peut crire ou lire dans n'importe quelle case mmoire).La seule diffrence est la non-volatilit de la mmoire EEPROM.
109

On peut voir une EEPROM (ou E2PROM) de 2 faons : soit comme une EPROM effaable lectriquement, ayant donc les mmes caractristiques en lecture qu'une EPROM et pouvant mme tre programme par un programmateur d'EPROM (on remarquera que la broche /PGM de l'EPROM est remplace par la broche /WE). Pour programmer la mmoire EEPROM, le circuit gnre les tensions de programmation partir du 5 V de l'alimentation. Nul besoin donc de fournir une tension externe de programmation. soit comme une mmoire SRAM dont le temps de lecture trc = 100 ns et le temps d'criture twc=1 10 ms. On retrouve donc les mmes chronogrammes qu'une mmoire SRAM, avec comme seule diffrence le temps d'criture qui est lev. Remarque: On peut retrouver une compatibilit entre les brochages d'une SRAM 6264, d'une EPROM 2764 et d'une E2PROM 2864. Ces mmoires (64kbits) peuvent donc tre inter changes sur une carte, condition de respecter les chronogrammes de fonctionnement propres chacune des mmoires.
110

Les mmoires EEPROM sont moins utilises que les mmoires EPROM (OTP) car bien plus chres. En effet une cellule mmoire en technologie E2PROM prend plus de place qu'en technologie EPROM.

Schma interne de la mmoire X2816


111

7-4.2 Les mmoires Flash Les mmoires flash sont plus rapides que les mmoires E2PROM (en terme d'effacement et de programmation) mais ne permettent que l'effacement total de la mmoire. En outre, certaines utilisent encore une haute tension de programmation (Vpp) de 12V, cependant les versions monotension commencent se gnraliser, c'est un circuit pompe de charge interne la flash qui s'occupe de fabriquer la tension de programmation Vpp. Les EEPROM flash utilisent comme pour les mmoires EEPROM un seul transistor MOS par bit, ce qui explique les capacits mmoires comprises entre 128kbits et 64 Mbits. La dnomination des botiers suit le mme principe que les mmoires vues prcdemment. Ainsi le 28F256 peut remplacer un 62256 (mmoire SRAM) ou un 28256 (mmoire EPROM). Attention, ceci n'est vrai que pour une compatibilit broche broche et non au niveau des timing et des fonctions internes chaque technologie.
112

Les mmoires flash sont utilises dans les PC (BIOS), ou dans les systmes embarqus pour mmoriser les programmes importants. Les nouveaux appareils grand public (tlphones portables, cartes mmoire des appareils de photos et camscopes...) demandent de plus en plus de capacit mmoires pour les interfaces graphiques et nouvelles fonctions. Les mmoires flash sont donc en pleine expansions.
7.5 Les RAM ( Random Access Memory ) 7.5.1.Descriptions Les mmoires RAM sont volatiles (c'est un circuit dit mmoire dont son contenu peut tre modifier mais perd toutes ces informations lorsque l' alimentation est coup ) et accs direct. Dans cette catgorie de mmoires on trouve : Les mmoires RAM statiques (SRAM) dans lesquelles les informations sont mmorises par une bascule ( on utilise la mme disposition que pour la ROM, mais chaque intersection on place une bascule ) ,qui n' ont pas bessoin d' tre rafrachi rgulirement pour garder les donnes en mmoire, elles sont ralises en technologie MOS ou bipolaire.

113

Les mmoires RAM dynamiques (DRAM) qui utilisent un condensateur comme cellule mmoire (un bit mmoris) d'accs beaucoup plus rapide de l'information. Cette information tend se dgrader cause des courants de fuites, ce qui ncessite un rafrachissement (lire et rcrire) priodique (plusieurs fois par seconde).

7.5..2.Symboles Ram statiques

brochage

114

Un botier RAM comprend en gnral des entres A0 An permettant de dsigner la mmoire, R/W pour dire si lire ou crire, et D0 Dm pour les donnes (entre sortie) (ou D si c'est un botier de mmoires 1 bit). De plus, le composant ne fonctionnera que s'il est slectionn (entre CS : chip select). De plus, il faut entrer un signal de synchronisation (horloge) et videment l'alimenter. Chronogramme : en lecture, il faut donner l'adresse, CS, Read, on obtiendra le contenu D au prochain top d'horloge. En criture, on donne l'adresse, CS et Write, puis la donne au prochain top d'horloge.

Types de barrettes de mmoire vive Il existe de nombreux types de mmoires vives. Celles-ci se prsentent toutes sous la forme de barrettes de mmoire enfichables sur la carte-mre.

115

DRAM La DRAM (Dynamic RAM, RAM dynamique) est le type de mmoire le plus rpandu au dbut du millnaire. Il s'agit d'une mmoire dont les transistors sont rangs dans une matrice selon des lignes et des colonnes. Les mmoires DRAM possdent jusqu' 256 millions de transistors (c'est--dire que chaque barette de DRAM peut contenir jusqu 256Mo maximum). Ce sont des mmoires dont le temps d'accs est de 60ns. Pour acclrer les accs la DRAM, il existe une technique, appele pagination consistant accder aux diffrentes lignes d'une colonne en modifiant uniquement l'adresse de la ligne. On parle alors de DRAM FPM (Fast Page Mode). D'autre part, les accs mmoire se font gnralement sur des donnes ranges conscutivement en mmoire. Ainsi le mode d'accs en rafale (burst mode) permet d'accder aux trois donnes conscutives la premire sans temps de latence supplmentaire. Dans ce mode en rafales, le temps d'accs la premire donne est gale au temps de cycle auquel il faut ajouter le temps de latence, et le temps d'accs aux trois autres donnes est uniquement gal aux temps de cycle, on note donc sous la forme X-Y-Y-Y les quatre temps d'accs, par exemple 5-3-3-3 pour un bus dont la frquence est de 66Mhz. RAM EDO

116

La RAM EDO (Extended Data Out, soit Sortie des donnes amlior) est apparue en 1995. La technique utilise avec ce type de mmoire consiste adresser la colonne suivante pendant la lecture des donnes d'une colonne. Cela cre un chevauchement des accs permettant de gagner du temps sur chaque cycle. Ainsi, la RAM EDO, lorsqu'elle est utilise en mode rafale permet d'obtenir des cycles de la forme 5-2-2-2, soit un gain de 4 cycles sur l'accs 4 donnes. SIMM's (Single In-line Memory Modules) are,Plug-in memory expansion modules that,Use PC card edge connectors ...

117

SDRAM

La SDRAM (Synchronous DRAM, soit RAM synchrone) est un type de RAM apparu en 1997 permettant une lecture des donnes synchronises avec le bus. Celle-ci permet d'obtenir un cycle en mode rafale de la forme 51-1-1, c'est--dire un gain de 3 cycles par rapport la RAM EDO. De cette faon la SDRAM est capable de fonctionner avec une cadence de 100Mhz, lui permettant d'obtenir des temps d'accs d'environ 10ns. RDRAM (Rambus DRAM) La RDRAM (Rambus DRAM) est un type de mmoire permettant de transfrer les donnes sur un bus de 16 bits de largeur une cadence de 800Mhz. Comme la SDRAM, ce type de mmoire est synchronis avec l'horloge du bus pour amliorer les changes de donnes.
118

Utilisations Rle de la mmoire vive (RAM) La mmoire vive, gnralement appele RAM (Random Access Memory, traduisez mmoire accs alatoire, ce qui signifie que l'on peut accder instantanment n'importe quelle partie de la mmoire), est la mmoire principale du systme, cela indique qu'elle permet de stocker de manire temporaire des donnes lors de l'excution d'un programme. En effet ce stockage est temporaire, contrairement une mmoire de masse comme le disque dur (mmoire avec laquelle les novices la confondent gnralement), car elle permet de stocker des donnes tant qu'elle est alimente lectriquement, c'est--dire qu' chaque fois que l'ordinateur est teint, toutes les donnes prsentes en mmoire sont irrmdiablement effaces. Fonctionnement de la mmoire vive La mmoire vive est constitue de centaines de milliers de petits condensateurs emmagasinant des charges. Lorsqu'ils sont chargs, l'tat du condensateur est 1, dans le cas contraire il est 0, ce qui signifie que chaque condensateur reprsente un bit de la mmoire. Etant donn que les condensateurs se dchargent, il faut constamment les recharger (le terme exact est rafrachir) un intervalle de temps rgulier appel cycle de rafrachissement (d'une dure d'environ 15ms pour une mmoire DRAM). Chaque condensateur est coupl un transistor permettant de "rcuprer" l'tat du condensateur. Ces transistors sont rangs sous forme de tableau (matrice), c'est--dire que l'on accde une "case mmoire" par une ligne et une colonne. Or cet accs n'est pas
119

instantan et s'effecue pendant un dlai appel temps de latence. Par consquent l'accs une donne en mmoire dure un temps gal au temps de cycle auquel il faut ajouter le temps de latence. Ainsi, pour une mmoire de type DRAM, le temps d'accs est de 60 nanosecondes (35ns de dlai de cycle et 25ns de temps de latence). Sur un ordinateur le temps de cycle correspond l'inverse de la frquence de l'horloge, par exemple pour un ordinateur cadenc 200Mhz, le temps de cycle est de 5ns (1/(200.106)). Par consquent un ordinateur ayant une frquence leve et utilisant des mmoires dont le temps d'accs est beaucoup plus long que le temps de cycle du processeur doit effectuer des cycles d'attente (en anglais wait state) pour accder la mmoire. Dans le cas d'un ordinateur cadenc 200Mhz utilisant des mmoires de types DRAM (dont le temps d'accs est de 60ns), il y a 11 cycles d'attente pour un cycle de transfert. Les performances de l'ordinateur sont d'autant diminues qu'il y a de cycles d'attentes, il est donc conseill d'utiliser des mmoires plus rapides.

120