Regulador de Tenso com Comutador Eletrnico de Taps para a Compensao de Variaes de Tenso de Curta Durao

Mauricio Aredes, Lucas Frizera Encarnao, Joo Moor, Mauro do Sandro Reis, Lus Fernando C. Monteiro
Universidade Federal do Rio de Janeiro (UFRJ), Centro de Tecnologia, Bloco I, Sala I-156, Caixa Postal 68504, CEP 21941-972, Rio de Janeiro, RJ.

Maria Jovita Villela Siqueira

Bandeirantes Energia S/A, Rua Bandeira Paulista, n. 530, CEP 04532-001, Chcara Itaim, So Paulo, SP.

Celso Crespi Sanches

ITB Equipamentos Eltricos, Rua Devanir Terence, N161, CEP 16.206012 Birigui - SP

Resumo Os reguladores de tenso com comutadores eletromecnicos de taps vm sendo utilizados nos sistemas de distribuio para garantir que os consumidores disponham de uma tenso dentro dos limites adequados as suas necessidades. De fato, a qualidade da energia eltrica est diretamente ligada aos nveis de tenso entregues aos consumidores. Contudo, a grande maioria dos equipamentos presentes tanto em indstrias quando em residncias consistem em eletro-eletrnicos, os quais so sensveis s variaes de tenso de curta durao. Alm disso, os reguladores de tenso com taps eletromecnicos no tm capacidade de atuar sobre estas variaes de tenso de curta durao. Isso motivou a busca de novas tecnologias visando concepo de um compensador que apresenta um tempo de resposta mais rpido em relao ao circuito de comutao eletromecnico, presente nos reguladores de tenso convencionais. Nesse contexto, apresentada uma proposta de um Regulador de Tenso com Comutador Eletrnico de Taps (RECET). So apresentados resultados experimentais a partir de um prottipo laboratorial com objetivo de analisar a capacidade do RECET na compensao de Variaes de Tenso de Curta Durao (VTCD). Palavras-chaves Autotransformador Comutador Eletrnico de Taps, Regulador de Tenso, Tiristores e Variao de Tenso de Curta Durao.

I. INTRODUO Os problemas de qualidade de energia relacionados com as tenses da rede eltrica esto associados, em grande parte, a variaes de tenso ao longo do sistema eltrico. Nesse contexto, a utilizao de reguladores de tenso de grande importncia para a manuteno dos nveis de tenso dentro dos limites especificados pela resoluo 505/2001 da ANEEL [1]. Os reguladores de tenso so amplamente utilizados nos sistemas eltricos de distribuio. Estes equipamentos so baseados em comutadores eletromecnicos que possibilitam um bom desempenho na regulao da tenso em regime permanente [2] [3]. Alm destes reguladores de tenso com taps eletromecnicos, h outros mtodos que podem ser utilizados para regular a tenso da carga, dentre os quais podem ser citados os seguintes: Transferncia de cargas para novos alimentadores;

Aplicao de capacitores em subestaes e/ou em alimentadores de distribuio; Aumento da bitola dos condutores ou nmero de fases em sees dos alimentadores; Instalao de novas subestaes e alimentadores; Elevao do nvel da tenso primria; Alterar a disposio das cargas nos alimentadores de modo que a corrente consumida em cada uma das fases seja equilibrada; Utilizao de reguladores de tenso em subestaes ou ao longo de alimentadores da rede de distribuio. Entretanto, estes mtodos convencionais para a regulao da tenso apresentam uma dinmica de tempo lenta, no sendo capazes, portanto, de compensar uma Variao de Tenso de Curta Durao (VTCD). Nesse sentido, este artigo tem como objetivo apresentar um regulador de tenso com o circuito de comutao composto por dispositivos semicondutores do tipo tiristor. O tiristor pode realizar a mesma operao do comutador mecnico de forma mais rpida, e ainda comutar de forma no sequencial, saltando aleatoriamente de um nvel mais baixo de tenso para um nvel mais alto, ou vice-versa, de forma direta, sem necessidade de excursionar por todos os nveis intermedirios. Alm disto, o tiristor se caracteriza por apresentar uma dinmica de comutao de 1/2 ciclo de onda o que equivalente cerca de 8ms, muito inferior que a dinmica mecnica do comutador convencional. Com isso, este Regulador de Tenso com Comutador Eletrnico de Taps (RECET) tem a capacidade de compensar VTCDs. Os resultados experimentais so apresentados para analisar a capacidade do RECET na compensao de VTCDs. A realizao do prottipo laboratorial se fez necessria, pois consiste na base para a implementao do prottipo industrial do RECET para sistemas eltricos em mdia tenso, que est em desenvolvimento. II. DESCRIO DO RECET A Figura 1 (a) mostra o diagrama unifilar da rede eltrica com o RECET conectado, e a Figura 1 (b) a foto do prottipo laboratorial do RECET. Conforme ilustrado na Figura 1 (a), a rede eltrica apresenta tenso fase-neutro com valor eficaz de

RECET

127 V

Variac
VS

RECET

Carga
V 48,4 ohms 10 mH

SE

neutro

(a)

(b)
Figura 1 Diagrama unifilar da rede eltrica com o RECET conectado (a) e prottipo laboratorial do RECET (b).

127 V e a carga est representada por um circuito RL srie (R = 48,4 e L = 10 mH). Um Variac com potncia nominal de 4,4 kVA, para tenso de 220 V, est conectado entre a fonte de alimentao e o RECET. Este Variac, que foi utilizado para variar a amplitude da tenso vS, consiste na impedncia da rede eltrica em anlise. O circuito de potncia do RECET, que est mostrado na Figura 2, composto por 12 chaves estticas e por um circuito eletromagntico do autotransformador. importante comentar que na conexo das chaves estticas mostradas na Figura 2 no esto ilustrados os circuitos passivos de proteo (snubbers), que so utilizados para atenuar variaes de tenso elevadas (dv / dt) sobre os tiristores. Cada chave esttica corresponde a dois tiristores em antiparalelo, o que resulta em um total de 24 tiristores. Esta conexo possibilita uma variao de 41 (quarenta e um) nveis de tenso, sendo 20 (vinte) delas em degraus positivos (diminuio de tenso de carga), 20 (vinte) em degraus negativos (aumento de tenso de carga) e 1 (um) nvel zero, ou seja, sem compensao. Devido ao nmero mximo de degraus, positivo e negativo, serem de 20 (vinte), a relao de transformao das bobinas foi definida de forma a garantir que a excurso do menor nvel at o maior nvel de compensao ocorra gradualmente de acordo com o menor nvel permitido. Sendo assim a relao de transformao da primeira bobina (1s) obrigatoriamente ter que ser de 3,93% (5V), conforme estabelecido como degrau mximo permitido pelo padro do fabricante. As relaes de transformao das bobinas restantes so estabelecidas de forma a garantir que as variaes de tenso no ultrapassem o limite de 3,93% por degrau. Nesse sentido, as relaes das bobinas de taps foram definidas da seguinte forma: 1s (5 V), 2s (10 V), 5s (25 V) e 12s (60 V). Com este conjunto de bobinas, possvel obter

excurses de tenso do ponto mnimo (5 V) at o ponto mximo (100 V) de compensao, sempre garantindo que as mesmas ocorram em degraus de no mximo 5 V. O circuito eletromagntico do autotransformador composto no total por trs bobinas distintas. A bobina principal, normalmente denominada na literatura como bobina de excitao, est diretamente conectada a carga, enquanto as outras duas bobinas sero utilizadas pelo circuito comutador. O enrolamento de excitao localizado no lado da carga, para que a carga no seja submetida s variaes da tenso na fonte. Para este tipo de configurao, o regulador especificado como sendo de excitao constante. Em relao s duas bobinas conectadas ao comutador

1s (5v) 2s (10v)

5s (25v)

12s (60v)

Carga

V
neutro

Figura 2 Esquema eltrico do RECET.

Figura 3 Diagrama de blocos do algoritmo de controle.

eletrnico de taps, ressalta-se que ambas possuem 3 (trs) pontos de sadas, os quais so conectados as chaves estticas. Devido a essa configurao, cada uma destas bobinas pode ser considerada como uma associao de 2 (duas) bobinas distintas em srie, formando no total um conjunto de 4 (quatro) bobinas. Esta configurao possibilita a utilizao de somente 1 (uma) at o mximo de 4 (quatro) bobinas. importante comentar que esta topologia no permite que as bobinas conectadas em srie sejam utilizadas com as suas polaridades invertidas entre elas. De fato, as bobinas 1s / 2s ou 5s / 12s, por exemplo, no podero ser subtradas entre si, pois do contrrio as mesmas tero seus terminais externos curto-circuitados. III. ESTRATGIA DE CONTROLE A estratgia de controle do RECET baseada apenas duas medies, tenso e corrente de sada do autotransformador, que so obtidas internamente a estrutura do regulador, conforme mostrado na Figura 2. A Figura 3 apresenta o diagrama de blocos da lgica de controle, a Figura 4 mostra o diagrama de blocos do fluxograma do sistema de controle e a Figura 5 mostra uma foto da arquitetura do sistema de
Incio

Figura 5 Arquitetura do sistema de controle do prottipo laboratorial.

Leitura da tenso e corrente

Obteno da fase da corrente

Obteno da amplitude da tenso

Corrente passou por zero?

No

Sim Busca a configurao de tiristores para que a sada fique em 1 p.u.

Dispara tiristores

Fim

Figura 4 Diagrama de blocos do fluxograma do sistema de controle.

controle do prottipo laboratorial. A arquitetura do sistema de controle composta por placas para medio e condicionamento de grandezas eltricas (tenso VS e corrente IS), pelo microcontrolador do tipo DSP modelo TMS320LF2812 da Texas Instruments e pelo circuito de disparo. Este DSP, que apresenta a topologia Harvard modificada, tem como caractersticas bsicas uma frequncia de operao de 150 MHz (ciclo de mquina de 6,67 ns), conversor A/D com 16 entradas e resoluo e 12 bits, operaes matemticas com at 32 bits, 12 sadas PWM, 56 pinos de entrada/sada, entre outros aspectos. Outras informaes podem ser encontradas em [4]. O algoritmo de controle implementado no DSP consiste, basicamente, por dois circuitos de sincronismo do tipo E-PLL (Enhanced Phase Locked Loop) [5] [6] e por uma tabela prdeterminada de referncia (LUT Look Up Table). Um dos circuitos de sincronismo utilizado para determinar a componente fundamental da tenso monofsica (A1) a partir da tenso do sistema eltrico (VS), e o outro obtm o ngulo de fase da corrente (1t) a partir da corrente (IS) medida. O valor calculado da componente fundamental da tenso monofsica comparado com uma tabela prdeterminada de referncia (LUT), que determinar o grupo de 4 (quatro) chaves estticas mais adequado (Ik), entre as 12 (doze) chaves estticas possveis, que dever conduzir, durante o prximo semi-ciclo de onda, para garantir a melhor regulao da tenso. O ngulo de fase da corrente em conjunto com a informao do grupo de chaves estticas definido so utilizados pelo circuito de disparo para acionar os tiristores do circuito de potncia (Gk). A partir das medies da tenso e da corrente possvel identificar o sentido do fluxo de energia. Esta informao vlida, pois cabe ao RECET a regulao da tenso de carga, que dependendo do fluxo de energia pode ser ajusante (VS) ou a montante (V) ao regulador, conforme mostrado na Figura 1 (a). Caso haja uma manobra no sistema, que resulte

RECET Ligado

ton

VS
Figura 6 Tempo de execuo dos algoritmos do sistema de controle, representado numa base de tempo de 10 us por diviso.

na mudana do fluxo de energia, uma manipulao realizada na LUT capaz de mudar o ponto de tenso a ser regulado (V para VS ou vice-versa). A Figura 6, mostra o tempo para execuo destes algoritmos, que est representado por ton. A partir do resultado apresentado na Figura 6 observa-se que estes algoritmos so executados em 18 us, aproximadamente. Isto permite adquirir a tenso VS e a corrente IS com uma freqncia de amostragem elevada (at 50 kHz), o que contribui para um bom desempenho do sistema de controle. III. RESULTADOS EXPERIMENTAIS Nesta seo esto descritos os resultados experimentais obtidos com o prottipo laboratorial RECET, que est conectado ao sistema eltrico descrito na seo II. Estes ensaios foram feitos com o objetivo de observar o desempenho do equipamento proposto para a compensao de VTCDs. A anlise do RECET foi observada a partir de 3 ensaios. No primeiro ensaio, cujo resultado experimental est mostrado na Figura 7 e denominado por Ensaio 1, foi feito um ajuste no Variac de modo que a tenso VS tenha um valor eficaz de 105 V. Alm disso, a carga descrita na Figura 1 (a) no est conectada. Com o RECET desligado, a tenso montante V idntica tenso VS, conforme era esperado. No transitrio em que o RECET ligado, a tenso da carga (V) tem a sua amplitude elevada de 105 V para 127 V (valor eficaz), em menos de 1 ciclo. Pode ser observado que no ocorreu distrbio no sistema eltrico, no transitrio em que o RECET foi ligado. De fato, como no h carga conectada ao sistema eltrico, o tiristor tem condies de entrar em conduo a partir do instante em que o mesmo est diretamente polarizado. No segundo ensaio, cujo resultado experimental est mostrado na Figura 8 e denominado por Ensaio 2, no foram feitas alteraes no Variac. Com isso, a tenso VS teve uma pequena reduo do valor eficaz de 105 V para 102 V devido carga que est conectada ao sistema. Esta carga est descrita na Figura 1 (a). Com o RECET desligado, a tenso

Figura 7 Resultados experimentais obtidos com o RECET (Ensaio 1). As tenses apresentam uma escala de 50 V/div, e esto representadas numa base de tempo de 25 ms / div.

montante V idntica tenso VS, conforme era esperado. No transitrio em que o RECET ligado, a tenso da carga (V) tem a sua amplitude elevada de 102 V para 127 V (valor eficaz), em menos de 1 ciclo. importante comentar que neste ensaio, quando o RECET ligado, a tenso compensada apresenta uma variao de 80 V, aproximadamente, em menos de 1 ms. Esta variao de tenso (dv/dt) consiste num notch, que devido comutao da corrente da carga (I) entre os tiristores das chaves estticas. Neste ensaio, o notch de tenso ocorreu somente no transitrio em que o RECET foi ligado. De fato, como a tenso VS no teve variaes de amplitude durante este ensaio, a posio do tap manteve-se, no havendo, portanto, necessidade em alterar a combinao das chaves estticas que estavam em conduo. No terceiro e ltimo ensaio foi analisado o desempenho do

V
RECET Ligado

VS

Figura 8 Resultados experimentais obtidos com o RECET (Ensaio 2). As tenses apresentam uma escala de 50 V/div e a corrente uma escala de 10 A/div. Estes resultados esto representados numa base de tempo de 5 ms / div

RECET Ligado VS V

Figura 9 Resultados experimentais obtidos com o RECET (Ensaio 3). As tenses apresentam uma escala de 100 V/div, representados numa base de tempo de 25 ms / div.

RECET para a compensao de uma sobretenso. Este ensaio est ilustrado na Figura 9 e foi denominado por Ensaio 3. A sobretenso foi provocada mediante ao ajuste feito do Variac. Com o RECET desligado, tanto a tenso ajusante (VS) quanto a tenso da carga (V) apresentam um valor eficaz de 160 V, aproximadamente. No transitrio em que o RECET foi ligado, a tenso da carga teve a sua amplitude reduzida de 160 V para 126 V, em menos de 1 ciclo. IV. CONCLUSES Este artigo apresenta um prottipo laboratorial de um equipamento alternativo para a compensao de Variaes de Tenso de Curta Durao (VTCDs). Os resultados preliminares, obtidos a partir de um prottipo laboratorial, indicam a potencialidade do mesmo na compensao tanto de subtenses quanto de sobretenses. De fato, a utilizao de chaves estticas compostas por tiristores em anti-paralelo, proporciona a rpida atuao do mesmo, alm da sua simplicidade, robustez, e o baixo custo para implementao.

Contudo necessria a realizao de um maior nmero de testes e ensaios, principalmente a realizao de ensaios com a utilizao de cargas sensveis, que consumam uma energia maior em relao carga utilizada nestes ensaios preliminares. A utilizao de cargas sensveis se faz necessria, pois estas necessitam de uma tenso regulada a todo instante para que operem de forma adequada. Nos prximos ensaios devem ser utilizadas cargas conectadas em derivao ao sistema eltrico utilizado, ajusante ao RECET. De fato, nos ensaios realizados at o momento a tenso ajusante ao RECET foi alterada conforme ajustes feitos no Variac, de modo que antes do RECET ser ligado, a amplitude da tenso da carga j apresentava um valor abaixo do valor nominal. A realizao destes ensaios consiste numa das etapas para o desenvolvimento de um prottipo industrial deste equipamento para sistemas em mdia tenso. No momento, os esforos para o desenvolvimento deste prottipo esto direcionados para o desenvolvimento de uma chave esttica, para sistemas em mdia tenso, com uma tecnologia nacional. Os testes desta chave esttica esto sendo feitos no Fabricante ITB, que um dos parceiros para a implementao deste prottipo industrial. REFERNCIAS
[1] [2] ANEEL, Resoluo n 505, novembro de 2001, http://wwwaneel.gov.br/cedoc/res20011505.pdf. LESZCZYNSKI, J. T. Voltage Regulation Selection in Power Distribution Design. Textile Industry Technical Conference, IEEE/1998, Greenville, USA, 1998, pp. 10/1-10/6. LARSSON, T. & INNANEN, R. & NORSTRM, G. Static Electronic Tap-Changer for Fast Phase Voltage Control. IEEE Electric Machines and Drives Conference Record, Milwauke, USA, 1997, pp. TC3.4-1TC3.4-3. Manual do DSP (Digital Signal Processor) modelo TMS320F2812 Texas Instruments. Literature Number: SPRS174K. Abril de 2001 Revisado em Junho de 2004. KARIMI, G. & IRAVANI, M. R. A New Phase-Locked Loop (PLL) System. Proceedings of the 44th IEEE-2001 Midwest Symposium Circuits and Sytems MWCAS 2001, Vol.1, 2001, pp. 421-424. KARIMI, G. & IRAVANI, M. R. A Nonlinear Adaptive Filter OnLine Signal Analysis in Power Systems: Aplications. IEEE Transactions on Power Delivery, Vol. 17, No. 2, April 2002, pp. 617622.

[3]

[4]

[5]

[6]