Arquitectura Von Neumann

En esta arquitectura se basan por lo normal los sistemas con microprocesadores en la cual el CPU est conectada a una memoria principal (RAM) donde se guardan las instrucciones del programa y los datos. A esta memoria se accede a travs de un sistema de buses nico. En esta arquitectura el tamao de la unidad de datos o instrucciones est fijado por el ancho del bus que comunica la memoria con el CPU, de esta manera, un microprocesador de 8 bits con un bus de 8 bits, tendr que manejar datos e instrucciones de una o ms unidades de 8 bits de longitud. Si solo se tiene un bus entonces el microprocesador es ms lento en su respuesta ya que no puede buscar en la memoria una nueva instruccin mientras no termine de hacer las transferencias de datos que se le orden anteriormente. La arquitectura Von Neumann realiza los siguientes pasos (en este orden): 1. Enciende el ordenador y obtiene la siguiente instruccin desde la memoria en la direccin indicada por el contador de programa y la guarda en el registro de instruccin. 2. Aumenta el contador de programa en la longitud de la instruccin para apuntar a la siguiente. 3. Decodifica la instruccin mediante la unidad de control. sta se encarga de coordinar el resto de componentes del ordenador para realizar una funcin determinada. 4. Se ejecuta la instruccin. sta puede cambiar el valor del contador del programa, permitiendo as operaciones repetitivas. El contador puede cambiar tambin cuando se cumpla una cierta condicin aritmtica, haciendo que el ordenador pueda tomar decisiones, que pueden alcanzar cualquier grado de complejidad, mediante la aritmtica y lgica anteriores.

Arquitectura Harvard

Este es la arquitectura que usan los PIC, cuenta con un CPU y dos memorias (una RAM y otra ROM) por medio de diferentes buses. Ya que los buses son independientes, entonces, esto permite al CPU acceder a las memorias independiente y simultneamente lo que optimiza el uso de las memorias en general. Una ventaja de esta arquitectura es que el CPU puede acceder a los datos para completar la ejecucin de una instruccin y al mismo tiempo leer la siguiente instruccin a ejecutar. Las instrucciones y datos se almacenan en cachs separadas para mejorar el rendimiento. Un inconveniente es que tiene que dividir la cantidad de cach entre dos, por lo que funciona mejor slo cuando la frecuencia de lectura de instrucciones y de datos es aproximadamente la misma. Esta arquitectura por lo normal se usa en procesadores de seal digital (DSPs) que se usan en aparatos diseados para el procesamiento de audio y video.