REPBLICA BOLIVARIANA DE VENEZUELA MINISTERIO DEL PODER POPULAR PARA LA DEFENSA UNIVERSIDAD NACIONAL EXPERIMENTAL POLITCNICA DE LA FUERZA ARMADA

BOLIVARIANA UNEFA-NCLEO ANZOTEGUI CARRERA INGENIERA EN TELECOMUNICACIONES

SUMADOR RESTADOR

Profesor: Ing. Daniel Becerra

Bachilleres:

San Tom, junio de 2013. Introduccin

La electrnica es un rea de estudio o ciencia muy verstil ya que en esta secombinan tcnicas digitales y anlogas para determinar o transformarfenmenos fsicos a seales elctricas y de esta manera poder analizarlos. Espor ello que se han creado elementos de circuitos electrnicos que sirvan desensores y traductores de dichos fenmenos y adems que nos permitan teneruna visualizacin de estos. Es aqu donde nace la electrnica digitalEl circuito sumador restador de 4 bits con visualizacin dinmica es un sistemaelectrnico que consiste en hacer operaciones aritmticas de suma y resta apartir de codificacin binaria dando como resultado un nmero natural o conocido como DECIMAL.

Sumador- Restador: Es la construccin del circuito restador a partir de la tabla de la verdad, en el cual el mismo circuito pueda sumar y restar a la vez. Donde se calcula el complemento A2 del sustraendo y se le sumar al minuendo. Por este mtodo cada bit sustraendo del nmero se sustrae de su bit minuendo correspondiente significativo para formar un bit de diferencia. Si el bit minuendo es menor que el bit sustraendo se toma el 1 de la siguiente posicin significativa. El hecho que se ha tomado un 1 debe llevarse al siguiente par ms alto de bit mediante una seal binaria que llega de afuera (salida) de una etapa dada y va a (entrada) la siguiente etapa ms alta. DIAGRAMA DE FLUJO DE UN SUMADOR RESTADOR

Reglas bsicas para detectar el desbordamiento: Si se suman dos nmeros positivos cuyo resultado excede del rango se produce un nmero que " parece ser negativo ", por tener el primer bit igual a 1.

Si se suman dos nmeros negativos cuyo resultado excede del rango se produce un nmero que " parece ser positivo " por tener el primer bit igual a cero. Representacin de nmeros negativos. En la construccin de dispositivos digitales que realicen operaciones de resta se puede obtener un considerable ahorro si esta operacin es realizada mediante los mismos dispositivos que realizan la suma, de esta manera no es necesario construir dos tipos de dispositivos, y el problema se convierte ms bien en cmo manejar adecuadamente los nmeros negativos para realizar restas usando sumas.

Sistema de numeracin de complemento a la base (complemento A2) Un mtodo de representacin de cantidades negativas que permite realizar restas mediante sumas consiste en representar los nmeros negativos por su complemento, es decir, por lo que les falta para cierta cantidad tomada como base. En el sistema de numeracin de complemento a la base r, los nmeros negativos de n dgitos se representan por la cantidad que les falta para completar rn. Es decir, en este sistema, la cantidad Nr se representa por su complemento, es decir, como rn-N y en ocasiones se denota [N]r.

Bit de signo (S) En el sistema de numeracin de complemento a dos el MSB se denomina bit de signo y se usa para indicar el signo del nmero representado, de acuerdo a la siguiente convencin: S = 0 El nmero es positivo y el resto de los bits indica su magnitud directamente.

S = 1 El nmero es negativo y est en la forma complementada.

Obtencin de complementos binarios sin usar restas. La ventaja que provee el sistema de complementos al convertir una resta en una suma no sera tal si para obtener el complemento usamos la definicin, ya que esta requiere una resta. A continuacin se describen dos algoritmos que permiten obtener el complemento a 2 sin usar restas: Algoritmo 1 Se copian los bits del nmero de LSB a MSB hasta encontrar el primer bit 1. Se prosigue invirtiendo los bits restantes (es decir, cambiando 1s por 0s y 0s por 1s) hasta llegar al MSB. Ejemplo. Para obtener el complemento a 2 de N=10110100 Se copian los primeros bits hasta el primer 1: 100

Se invierten los bits restantes: 01001 Resultando finalmente: 01001100

Algoritmo 2

Se obtiene el complemento a 1 del nmero invirtiendo todos sus bits. Se suma 1 al resultado anterior. Ejemplo. Para obtener el complemento a 2 de N= 010110

Se invierten todos los bits (complemento a 1): 101001 Se suma 1 al resultado: +1 Resultando finalmente: 101011

Interpretacin complemento a 2

del

acarreo

en

el

resultado

de

sumas

en

Si los signos de los nmeros que se suman son diferentes, cualquier acarreo obtenido es falso y deber de ser ignorado. Si los signos de los nmeros que se suman son iguales, el acarreo es verdadero y acta como el bit signo. En ausencia de acarreo se considera que este es 0, as la respuesta es positiva. Sumador - Sustractor de 4 bits, donde se realiza la resta A-B usando la suma de A + complemento A2 de B podemos realizar un sumador/restador binario de cuatro bits como sigue:

Obsrvese que el bloque de cuatro puertas EXOR realiza el complemento a uno del dato B cuando el switch est en la posicin de restar y Co le suma 1 a este complemento a uno de B para obtener su complemento A2.

Sumador BCD: El problema de sumar dos datos BCD usando un sumador binario (como el 7483) ocurre cuando el resultado de la suma es mayor que 9, ya que entonces el sumador binario producir un resultado errneo en BCD. Por ejemplo, al sumar 4+7 el resultado binario ser 15= (1111)2 mientras que el resultado esperado en BCD es 15=(1 0101)BCD. Obsrvese que si al 15

producido por el sumador binario le sumramos un 6: 15+6=21 = (10101)2. El resultado sera correcto en BCD. Lo ilustrado en el caso de la suma 4+7 se cumple en general, de manera que para realizar una suma de dos datos BCD se proceder de la siguiente manera: Si el resultado es menor que 10 es correcto tanto en binario como en BCD. Si el resultado es mayor o igual que 10, el resultado correcto en BCD es el resultado en binario ms 6 Lo anterior se puede resolver usando un par de sumadores binarios: para realizar la primera suma y otro para realizar la correccin (sumar 6) en el caso necesario. Adems se requiere un circuito lgico comparador para que active un indicador de que el resultado es mayor o igual que 10. En la siguiente figura se muestra la implementacin del sumador de dos dgitos BCD

Materiales.

Regleta de prueba. 1 sumador ( 7483 ) 1 Compuertas AND (74LS08 ) 1 Compuertas NOT ( 74LS04 ) 2Compuertas OR exclusivas (74LS86 ) 6 Diodos Led. 9 Resistores. Cables.. Fuente de poder (5v) Kit de pinzas.

Anlisis de los resultados La finalidad de esta prctica es comprobar el funcionamiento del

integrado 74LS83, al ingresar bien sea la suma o resta de 2 nmeros de 4 bits en binario, se puede observar que el resultado va a estar representado por los leds los cuales encendern cuando de el resultado de la operacin. En el circuito se puede observar, al restar si el numero mayor es el que posee el signo negativo a este se le aplicara el complemento A2 y se le sumara al otro numero y a ese resultado se le aplicara tambin el complemento A2 y encender el led que representa el signo; si el signo negativo lo lleva el menor entonces se le aplica a este el complemento A2 y el resultado se dejara igual, es decir, no se le aplicara complemento A2. Al sumar 2 nmeros y su resultado es mayor que 9 entonces proceder a sumarle 6 cumpliendo as el proceso de BCD.

Conclusin El desarrollo del circuito fue una tarea compleja. Fue necesario redisear al menos tres veces la etapa de resta con resultados negativos. El circuito de base que se utiliz presentaba una falla de lgica poco perceptible y averiguarla tom un tiempo considerado. Esto prueba la complejidad que resulta de entender la lgica que usan distintas personas para disear un mismo sistema de conexiones. Debido a la limitacin de diseo, hay que recalcar que en la realidad se vale de microprocesadores y compuertas ms sofisticadas que ayudan a disear el circuito con los mismos fines de manera ms simplificada y prctica. Sin embargo armar el circuito con menores recursos, impulsa a los diseadores a valerse de las herramientas que proporciona el conocimiento terico y lgico de la electrnica digital. Por tanto un diseador capaz de resolver un problema de este tipo es aptamente reconocido como un dominador de la materia tanto en su parte conceptual como experimental. Los circuitos sumadores a pesar de resolver un problema simple de aritmtica, son un elemento muy til y base para programar subsiguientes circuitos de memorias y procesadores numricos de datos. Permiten determinar registros y por tanto el anlisis de procesos repetidos.

Diagrama del circuito.

Anexos

74LS08

74LS86

74ls83

74ls04