REPBLICA BOLIVARIANA DE VENEZUELA MINISTERIO DEL PODER POPULAR PARA LA DEFENSA UNIVERSIDAD NACIONAL EXPERIMENTAL POLITCNICA DE LA FUERZA ARMADA

BOLIVARIANA UNEFA-NCLEO ANZOTEGUI CARRERA INGENIERA EN TELECOMUNICACIONES

SUMADORES DE 4 BIT

Profesor: Ing. Daniel Becerra

Bachilleres:

San Tom, junio de 2013. INTRODUCCION

Los circuitos lgicos binarios que pueden implementar las operaciones de la aritmtica binaria, ya sea suma, resta, multiplicacin o divisin; las realizan con circuitos lgicos combinacionales, es decir, puertas lgicas conectadas. Los circuitos aritmticos bsicos, debido a su gran uso en multiples aplicaciones, se puede encontrar en forma de IC (cicuito integrado). Esta prctica realizaremos un sumador que es un circuito que realiza la suma de dos palabras binarias. Es distinta de la operacin OR, con la que no nos debemos confundir. La operacin suma de nmeros binarios tiene la misma mecnica que la de nmeros decimales. En la suma binaria de los dgitos 1 + 1, el resultado es 0 y me llevo 1, que debo sumar en la columna siguiente y pudindose escribir 10, solamente cuando sea la ltima columna a sumar. A este bit ms significativo de la operacin de sumar, se le conoce en ingls como carry (acarreo), equivalente al me llevo una de la suma decimal.

Objetivo General y Objetivos Especficos

Objetivo General: Implementar Sumadores con funciones Booleanas.

Objetivos Especficos: Disear un circuito aritmtico lgico que sume dos nmeros de cuatro bits. Realizar las sumatorias en binario y obtener los acarreos de salidas. Obtener en las salidas 1 y 0 lgicos representados en leds.

Materiales Utilizados

2 Integrados 74LS86 (XOR). 2 Integrados 74LS08 (AND). 1 Integrado 74LS32 (OR). 5 Resistencias de 220. Fuente de 5v. 2 Microswicht de 4 entradas. 5 leds.

Marco Terico

Circuitos Aritmticos Lgicos (Sumadores) Sumador es un circuito lgico que calcula la operacin suma. En

los computadores modernos se encuentra en lo que se denomina Unidad aritmtico lgica (ALU). Generalmente realizan las operaciones aritmticas en cdigo binario decimal o BCD exceso 3, por regla general los sumadores emplean el sistema binario. Los sistemas digitales poseen una gran potencia de clculo ya que permiten ejecutar con gran velocidad operaciones aritmticas y lgicas. La suma de nmeros binarios de n bits nos da un nmero binario de n+1 bits.

Tipos de Sumadores. Se distinguen fundamentalmente dos tipos de sumadores: A. Semisumador: Se trata del circuito que suma dos bits, y obtiene como salida el bit de suma y el acarreo.

A la salida A+B se le conoce tambin como media suma. Cout, indica el acarreo de salida. Esta salida se puede usar para conectar en cascada distintos sumadores, de manera que pueda sumar palabras de ms de un bit. Para ello se necesita que el circuito disponga de una entrada extra, por donde pueda informarse de la suma de los bits anteriores, es decir un acarreo de entrada. B. Sumador Completo: Permite realizar la suma de tres bits simultneamente, tiene adems de las entradas correspondientes a los bits que se pretenden sumar, una entrada de acarreo y obtiene como salida el bit de suma y el acarreo.

Sumador en paralelo de cuatro bits Sumador Paralelo de n bits Un sumador paralelo de n bits es un circuito combinacional capaz de realizar la suma aritmtica de 2 datos de n bits cada uno. Se implementa conectando en cascada n Sumadores Completos. En la Ilustracin 4 se muestra un Sumador Paralelo de 4 bits:

Los 4 bits de la palabra A se introducen por sus correspondientes entradas, similarmente, se introduce la palabra B por sus correspondientes entradas. El acarreo de entrada se lleva a tierra, ya que no se tiene ningn acarreo anterior. Por las salidas se obtiene el resultado de la suma en binario. Si el resultado llevase acarreo en el ltimo miembro, en el acarreo de salida saldra un 1 lgico.

Procedimiento Experimental

Luego de consultar el material necesario para saber cuales eran los integrados correspondientes a las compuertas necesarias para la aplicacin a desarrollar, se procedi a determinar la SOP y POS tanto cannica, como simplificada. Se monto el siguiente circuito para realizar el sumador:

Resultados

Tabla N1 de la verdad para el sumador completo de 1 bits. Entradas Cin 0 0 0 0 1 1 1 1 A 0 0 1 1 0 0 1 1 1 0 1 0 1 B 0 1 0 Salidas Cout 0 0 0 1 0 1 1 1 0 1 1 0 1 0 0 1

Simulador sumador de 2 bit con acarreo de entrada y acarreo de salida.

Simulador sumador de 4 bit con acarreo de entrada y acarreo de salida.

Mapa de Karnaugh del sumador 2 bit mostrando salida del sumador AB Cin 0 1 0 1 1 0 0 1 1 0 00 01 11 10

Mapa de Karnaugh del sumador 2 bit mostrando salida Cout del sumador AB Cin 0 1 0 0 0 1 1 1 0 1 00 01 11 10

Anlisis de los Resultados

En la Tabla N1 se observa la tabla de la verdad del sumador completo cuando suma dos nmeros de un bit, para el caso de la suma de los dos nmeros de cuatro bits se siguen los mismos parmetros, solo que ahora estar constituido el circuito por cuatro sumadores, donde el primer acarreo de entrada se lleva a tierra, porque no se tiene ningn acarreo anterior. Luego las salidas de las sumatorias se vern representadas a travs de los leds, en salidas lgicas, es decir 0 y 1, as como tambin la salida del ltimo acarreo de salida, que representa el bit ms significativo del nmero binario. Estos sumadores completos a su vez estn constituidos por semisumadores los cuales suman un solo bit de cada nmero generando, un bit de suma y un bit de acarreo cuando este se produce. Para realizar una suma binaria donde se tenga en cuenta un acarreo de entrada, se debe implementar el circuito de sumador completo que tenga presente esta variante, ya que sumara sus entradas A, B, y Cin, y tendr como salida y Cout.

Conclusiones

La suma de nmeros binarios con dos o ms bits, puede ocurrir el mismo caso que podemos encontrar en la suma de nmeros decimales con varias cifras: cuando al sumar los dos primeros dgitos se obtiene una cantidad mayor de 9, se da como resul tado el dgito de menor peso y me llevo" el anterior a la siguiente columna, para sumarlo all. Para que el circuito montado fue necesario la utilizacin de la compuerta XOR, AND y OR, dichas compuertas permiten que se realice la suma de los 2 nmeros binarios de 4 bits, permitiendo as el cumplimiento del objetivo de la prctica, ya que al realizar la suma de dichos nmeros obtuvo como resultados la sumatoria y el acarreo de salida.

Bibliografa

http://www.dte.us.es/tec_inf/itis/fund_comp/doc_web/fctema5.pdf http://www.uhu.es/rafael.lopezahumada/descargas/tema6_fund_045.pdf http://www.ing.unlp.edu.ar/islyd/Ej_res_4.pdf

Anexos

74LS08

74LS32 Function Table

74LS86