Compuerta AND

La compuerta AND o Y lgica es una de las compuertas ms simples dentro de la Electrnica Digital. Su representacin es la que se muestra en las siguientes figuras. La primera es la representacin de una compuerta AND de 2 entradas y la segunda de una compuerta AND de 3 entradas.

La compuerta Y lgica ms conocida tiene dos entradas A y B, aunque puede tener muchas ms (A,B, , etc.! y slo tiene una salida ". La compuerta AND de 2 entradas tiene la siguiente ta#la de $erdad.

Se puede $er claramente que la salida " solamente es %&% (& lgico, ni$el alto! cuando la entrada A como la entrada B estn en %&%. 'n otras pala#ras ...

La salida X es igual a 1 cuando la entrada A y la entrada B son 1

'sta situacin se representa en lge#ra #ooleana como(X = A*B o X = AB. )na compuerta AND de 3 entradas se puede implementar con interruptores, como se muestra en el siguiente diagrama. La ta la de !erdad se muestra al lado derecho donde( A * A#ierto y C * errado.

)na compuerta AND puede tener muchas entradas. )na compuerta AND de m+ltiples entradas puede ser creada conectando compuertas simples en serie. 'l pro#lema de poner compuertas en cascada, es que el tiempo de propagacin de la se,al desde la entrada hasta la salida, aumenta. Si se necesita una compuerta AND de " entradas y no una hay disponi#le, es fcil crearla con dos compuertas AND de 2 entradas en serie o cascada como se muestra en el siguiente diagrama.

Se o#ser$a que la ta la de !erdad correspondiente es similar a la mostrada anteriormente, donde se ultili-an interruptores. Se puede deducir que el tiempo de propagacin de la se,al de la entrada es menor que los de las entradas A y B ('stas +ltimas de#en propagarse por dos compuertas mientras que la entrada se propaga slo por una compuerta! .e igual manera, se puede implementar compuertas AND de / o ms entradas

ompuerta lgica 01 o compuerta 0

La compuerta # lgica o compuerta #$ es una de las compuertas mas simples dentro de la 'lectrnica .igital. La salida " de la compuerta #$ ser %&% cuando la entrada %A% o la entrada %B% est2n en %&%. '3presndolo en otras pala#ras( En una compuerta #$% la salida ser& '1'% cuando en cual(uiera de sus entradas )aya un '1'. La compuerta 01 se representa con la siguiente funcin #ooleana( X = A*B X = B*A

ompuerta 01 de dos entradas.

La representacin de la compuerta '#$' de 2 entradas y su ta#la de $erdad se muestran a continuacin.

La compuerta #$ tam#i2n se puede implementar con interruptores como se muestra en la figura de arri#a a la derecha, en donde se puede $er que( cerrando el interruptor A %0% el interruptor B se encender la lu%&% * cerrado , %4% * a#ierto, %&% * lu- encendida

ompuerta 01 de tres entradas

'n las siguientes figuras se muestran la representacin de la compuerta '#$' de tres entradas con su ta#la de $erdad y la implementacin con interruptores

La lmpara incandescente se iluminar cuando cualquiera de los interruptores (A o B o ! se cierre. Se puede $er que cuando cualquiera de ellos est2 cerrado la lampara estar alimentada y se encender. La funcin #ooleana es X = A * B * C

Compuerta lgica N#+ o Compuerta in!ersora

.entro de la electrnica digital, no se podr5an lograr muchas cosas si no e3istiera la compuerta N#+ o compuerta No, tam#i2n llamada compuerta in!ersora. La compuerta N#+ como la compuerta A6. y la compuerta 01 es muy importante. La compuerta N#+ entrega en su salida el in$erso (opuesto! de la entrada. 'l s5m#olo y la ta la de !erdad son los siguientes(

La salida de una compuerta N#+ tiene el $alor in$erso al de su entrada. 'n el caso del grfico anterior la salida X = A 'sto significa que( 7 Si a la entrada tenemos un %&% lgico, a la salida har un %4% lgico y ... 7 Si a la entrada tenemos un %4% lgico a la salida ha#r un %&% lgico. 6ota( 'l apstrofe en la siguiente e3presin significa %negado%. 'ntonces( X = A, es lo mismo (ue X = A Las compuertas N#+ se pueden conectar en cascada, logrando despu2s de dos compuertas, la entrada original. 8er el siguiente grfico y la ta#la de $erdad

)n moti$o para implementar un circuito que tenga en su salida, lo mismo que tiene en su entrada, es conseguir un retraso de la se,al original con un propsito especial

Compuerta lgica NAND o compuerta No Y

Compuerta NAND
)na compuerta NAND -N# Y. de dos entradas, se puede implementar con la concatenacin de una compuerta A6. o %9% de dos entradas y una compuerta 60: o %6o% o in$ersora. 8er la siguiente figura.

Al igual que en el caso de la compuerta AND, 2sta se puede encontrar en $ersiones de 2, 3 o ms entradas.

+a las de !erdad de la compuerta NAND/

omo se puede $er la salida " slo ser %4% cuando todas las entradas sean %&%. 6ota( )n caso interesante de este tipo de compuerta, al igual que la compuerta 601 o %60 0%, es que en la primera y +ltima l5nea de la ta#la de $erdad, la salida " es tiene un $alor opuesto al $alor de las entradas. 'n otras pala#ras( on una compuerta NAND se puede o#tener el comportamiento de una compuerta N#+ o %60%. Aunque la compuerta NAND parece ser la com#inacin de 2 compuertas (& A6. y & 60:!, 2sta es ms com+n que la compuerta A6. a la hora de hacer dise,os.

'n la realidad este tipo de compuertas no se construyen como si com#inramos los dos tipos de compuertas antes mencionadas, si no que tienen un dise,o independiente. 'n el siguiente diagrama se muestra la implementacin de una compuerta N#+ con una compuerta NAND. 'n la ta#la de $erdad se $e que slo se dan dos casos a la entrada( cuando ; * A = B = 0 cuando 1 = A = B =1

Compuerta lgica N#$ o compuerta N# #

)na compuerta lgica N#$ (6o 0! se puede implementar con la concatenacin de una compuerta 01 con una compuerta 60:, como se muestra en la siguiente figura.

Al igual que en el caso de la compuerta lgica #$, 2sta se puede encontrar en $ersiones de 2, 3 o ms entradas. Las ta#las de $erdad de estos tipos de compuertas son las siguientes(

omo se puede $er la salida " slo es %&%, cuando todas las entradas son %4%.

Compuerta lgica N#+ creada con una compuerta lgica N#$

)n caso interesante de este tipo de compuerta, al igual que la compuerta lgica 6A6., es que cuando 2stas (las entradas A y B A, B y ! se unen para formar una sola entrada, la salida ("! es e3actamente lo opuesto a la entrada, en la primera y la +ltima l5nea de la ta la de !erdad. 'n otras pala#ras( on una compuerta lgica N#$ se puede implementar el comportamiento de una compuerta lgica N#+. 8er el siguiente diagrama.

Compuerta NAND -No Y. $+L

La compuerta NAND con tecnolog5a $+L se implementa con una resistencia y un transistor para cada una de las entradas de esta compuerta como se muestra en la figura. 'n este caso (y tomando en cuenta que el $olta<e colector = emisor de un transistor saturado es de apro3imadamente 4.3 $oltios!, el $olta<e de salida en ni$el #a<o ser5a de 4.> $oltios.

?ay que recordar que si este ni$el de $olta<e (4.> $oltios! $a ha ser$ir de entrada a otro circuito $+L, faltar5a muy poco para que esta se,al (%4% lgico! haga conducir el transistor de entrada (4.@ $oltios en la unin #ase7emisor! de la siguiente compuerta, interpretndose errneamente esta entrada como un %&% lgico. La situacin anterior se presenta con una compuerta de 2 entradas. Si se implementara una compuerta con 3 entradas, la salida %4% lgico ser5a de 4.A $oltios y no se podr5a interpretar como ni$el #a<o por la compuerta que sigue (pro#lema, pues pondr5a en conduccin el transistor cuando no de#er5a hacerlo!. 'ste es uno de los pro#lemas con las compuertas $+L y se hace ms notorio con el aumento de la frecuencia de operacin.

0tra opcin ser5a utili-ar las compuertas N#$ y N#+ y el teorema De 2organ para implementar una compuerta AND y NAND B