Escuela Politcnica Nacional

Facultad de ingeniera elctrica y electrnica Laboratorio de sistemas digitales Prctica N9

PRCTICA N9 TEMA:Contadores OBJETIVO: Familiarizar al estudiante con el diseo de circuitos contadores TRABAJO PREPARATORIO: 1. Utilizando flip-flops J-K, disee un contador asincrnico descendente modulo 20 que pueda ser visualizado en displays de nodo comn, y el circuito de borrado manual que me permita empezar en 0 en cualquier momento.
1
U4
7 1 2 6 4 5 3
2 7 2 7 2

A B C D BI/RBO RBI LT 7447

QA QB QC QD QE QF QG

13 12 11 10 9 15 14

U1:A
Q 15 9 6 J CLK

U1:B
Q 11 4 1 J CLK

U2:A
Q 15 9 6 J CLK

U2:B
Q 11 4 1 J CLK

U3:A
Q 15

J CLK

4 1 16

8 7 6 5 4 3 2 R R R R R

14

12

10

16

14

12

10

16

14

RP1
3 8 3 8

7476

7476

7476

7476

7476

RESPACK-7

1
U5
7 1 2 6 4 5 3 A B C D BI/RBO RBI LT 7447 3 8 6 5 7432 7432 10 7408 2
8 7 6 5 4 3 2 1

U7:A
1 3 2

0
U7:C
9

U6:A
1

QA QB QC QD QE QF QG

13 12 11 10 9 15 14

U7:B 7432
4

RP2
RESPACK-7

2. Utilizando flip-flops J-K disee un contador asincrnico ascendente modulo 24 que pueda ser visualizado en displays de nodo comn, y el circuito de borrado manual que me permita empezar en 0 en cualquier momento.
U10

1
U3:B
Q 11 4 1
R

U8:A
Q 15 9 6 J CLK

U8:B
Q 11 4 1 J CLK

U9:A
Q 15 9 6 J CLK

U9:B
Q 11 4 1 J CLK

U12:A
Q 15

7 1 2 6 4 5 3

A B C D BI/RBO RBI LT 7447

QA QB QC QD QE QF QG

13 12 11 10 9 15 14

J CLK K

J CLK

6 12

10

16

14

12

10

16

14

12

10

16

14 7 1 2 6 4 5 3

U11
A B C D BI/RBO RBI LT 7447 QA QB QC QD QE QF QG 13 12 11 10 9 15 14

7476

7476

7476

7476

7476

7476

U16:A
1 3 2 7400 1 2 13

U15:A
12

U13:A
1 3 2 7400

8 7 6 5 4 3 2

8 7 6 5 4 3 2

7411

U14:A
1 3 2 7408

RP3
RESPACK-7

RP4
RESPACK-7

Escuela Politcnica Nacional

Facultad de ingeniera elctrica y electrnica Laboratorio de sistemas digitales Prctica N9

3. Disear un contador asincrnico ascendente modulo 68 utilizando el contador 7490 y 7493 que pueda ser visualizado en displays de nodo comn, y el circuito de borrado manual que me permita empezar en 0 en cualquier momento. 7490
U1
14 1 CKA CKB Q0 Q1 Q2 Q3 12 9 8 11 7 1 2 6 4 5 3

U3
A B C D BI/RBO RBI LT 74LS47 QA QB QC QD QE QF QG 13 12 11 10 9 15 14

2 3 6 7

R0(1) R0(2) R9(1) R9(2) 74LS90

U5:B
4 6 5 74LS08 3 1 74LS08
8 7 6 5 4 3 2

U5:A
2

RP2
RESPACK-7

1
U2
14 1 CKA CKB Q0 Q1 Q2 Q3 12 9 8 11 7 1 2 6 4 5 3

U4
A B C D BI/RBO RBI LT 74LS47
8 7 6 5 4 3 2 1

U5:C
9 8 10 74LS08

2 3 6 7

R0(1) R0(2) R9(1) R9(2) 74LS90

QA QB QC QD QE QF QG

13 12 11 10 9 15 14

RP1
RESPACK-7

7493
6

U15:B
7411

U18
3 2 R0(2) R0(1) QD QC QB QA
5 4 3

1
U20
11 8 9 12 7 1 2 6 4 5 3 A B C D BI/RBO RBI LT 7447
8 7 6 5 4 3 2

U26:B
4 6 5 7432
4

1 14

CKB CKA 7493

QA QB QC QD QE QF QG

13 12 11 10 9 15 14

U17:B
7404
3

U26:C
9 8 10 7432 3 2 RESPACK-7

U19
R0(2) R0(1) QD QC QB QA 11 8 9 12 7 1 2 6 4 5 3

U25
A B C D BI/RBO RBI LT 7447
4 5

RP7
QA QB QC QD QE QF QG 13 12 11 10 9 15 14
8 7 6 5 4 3 2 1

1 14

CKB CKA 7493

U6:B
7408

RP8
RESPACK-7

Escuela Politcnica Nacional

Facultad de ingeniera elctrica y electrnica Laboratorio de sistemas digitales Prctica N9

4. Utilizando flip-flops JK disee un contador asincrnico descendente modulo 22 que pueda ser visualizado en displays de nodo comn, y el circuito de borrado manual que me permita empezar en 0 en cualquier momento.

U7:A

1 3 2 5 74LS32 4

U7:B
6

74LS32

1
2 7 2 7 S S S S

J CLK

J CLK

J CLK

J CLK

J CLK

4 1 16

15

9 6

11

4 1

15

9 6

11

4 1

U1:A

U1:B

U2:A

U2:B

U3:A
Q 15

14

12

10

16

14

12

10

16

14

7476

7476

7476

7476

7476 8

U4:C
10 9

74LS08

0
U4:B
4 6 3 2 74LS08 74LS08 5

U4:A
1

U5:B
4 6 5 13 74LS32 12

U4:D
11

?
U5:C
9 8 10 74LS32

74LS08

U6:A
1 3 2 5 74LS08 4

U6:B
6

? ?

U6:C
9 8 10 12 74LS08 11 13 74LS32 11 13 74LS08

74LS08

U5:D

U6:D
12

5. Realice un circuito digital que permita dividir una seal cuadrada de 25 KHz para obtener una seal de 5 KHz.
A

U1
R1(1) 14 1 CKA CKB Q0 Q1 Q2 Q3 12 9 8 11

B C D

R1
330R

2 3 6 7

R0(1) R0(2) R9(1) R9(2) 7490

R2
330R

D1
LED-RED

D2
LED-RED

6. Disear un contador sincrnico ascendente y descendente modulo 08, utilizando flipflop JK que pueda ser visualizado en displays de nodo comn, y el circuito de borrado manual que me permita empezar en 0 en cualquier momento.

Escuela Politcnica Nacional

Facultad de ingeniera elctrica y electrnica Laboratorio de sistemas digitales Prctica N9

U38:A
1 7404 2
1

U38:B
3 7404 4 5
1

U38:C
6 7404
0

(COM)

U37:A
1 3 2 7408 2 3 5 6 11 10 14 13

U39
1A 1B 2A 2B 3A 3B 4A 4B A/B E 74157 1Y 2Y 3Y 4Y 4 7 9 12 U40(LT) 7 1 2 6 4 5 3

U40
A B C D BI/RBO RBI LT 7447 QA QB QC QD QE QF QG 13 12 11 10 9 15 14

U25:B(J)

J CLK

J CLK

4 1

15

J CLK

9 6

11

9 6

U25:B

U36:A

U36:B
Q 11

0
8 R

1 15

7476

U25:B(CLK)

12

10

16

14

12

10

7476

7476

BIBLIOGRAFA http://www.esi.uclm.es/www/isanchez/teco/pr6.doc SISTEMAS DIGITALES, Novillo Carlos. Libro Manual TEXAS INSTRUMENTS, Pocket Data Book. Fast and LS TTL data, manual TTL de MOTOROLA