PLDs

M.C. Jorge Carlos Ros

Dispositivos Lgicos Programables

La lgica programable requiere del hardware y del software.
Los dispositivos lgicos programables pueden programarse para que el fabricante o el usuario pueda llevar a cabo funciones lgicas especificas. Dentro de las ventajas esta el uso de menos espacio en las tarjetas de circuitos impresos que los dispositivos de lgica fija adems de que los diseos pueden modificarse sin tener que re-alambrar o reemplazar componentes.

Tambin, generalmente, un diseo lgico se puede implementar mas

rpidamente y con menor costo circuitos lgicos programables en lugar de CI de funcin fija.
Instituto Tecnolgico de Tijuana M.C. Jorge Carlos Ros 2013

Las ventajas que trae con respecto a los circuitos integrados de funciones fijas ( series 74XX y 40XX ) son variadas, entre ellas las que considero ms importantes son: Los PLDs representan menor costo para los fabricantes. Pueden reemplazar funciones de otros dispositivos lgicos. Reduccin de espacio en las tarjetas de circuito impreso. Simplificacin del alambrado entre unos chips y otros. Disminucin en los requerimientos de potencia ( por consiguiente menor consumo de energa ) Realizacin de aplicaciones especiales no encontradas en circuitos integrados de funciones fijas. Puede reflejarse menor costo para el usuario al ver las ventajas de tener menor cantidad de circuitos integrados; por consiguiente, procesos de ensamblado ms rpidos, menor probabilidad de que puedan ocurrir fallas, as como menores procedimientos en la deteccin de fallas cuando estas se presenten.
Instituto Tecnolgico de Tijuana M.C. Jorge Carlos Ros 2013

Un dispositivo lgico programable es aquel que inicialmente no tiene una funcin lgica fija pero que puede programarse para implementar cualquier diseo lgico.

Tipos de dispositivos lgicos programables

Dispositivos lgicos programables

PLD

FPGA

SPLD

CPLD
Instituto Tecnolgico de Tijuana M.C. Jorge Carlos Ros 2013

SPLD (Simple Programmable Logic Device) es el dispositivo lgico programable (PLD) original y todava esta disponible para aplicaciones de pequea escala. Generalmente un SPLD puede reemplazar a diez CI de funcin fija con sus interconexiones dependiendo del tipo de funciones y del SPLD especifico. La mayora de los SPLD caen en una de las dos categoras: PAL y GAL Un PAL (Programmable Array Logic, matriz lgica programable) es
un dispositivo que se puede programar una vez solamente. Consta de una matriz programable de compuertas AND y una matriz fija de compuertas OR.

Instituto Tecnolgico de Tijuana

Matriz OR fija y lgica de salida

Matriz AND programable

M.C. Jorge Carlos Ros 2013

Un GAL (Generic Array Logic, matriz lgica genrica) es un

dispositivo PAL que se puede programarse varias veces. Consta de una matriz reprogramable de compuertas AND y una matriz fija de compuertas OR con salidas programables.

Instituto Tecnolgico de Tijuana

Matriz OR fija y lgica de salida programable

Matriz AND re-programable

M.C. Jorge Carlos Ros 2013

CPLD (Complex Programmable Logic Device)

Un CPLD es un dispositivo que contiene varios SPLD y puede reemplazar a muchos CI de funcin fija.

Estructura de un Dispositivo de lgica programable compleja (CPLD).

Instituto Tecnolgico de Tijuana M.C. Jorge Carlos Ros 2013

En la figura anterior observamos cuatro bloques de matriz lgica programable(LAB-PAL) y un bloque de matriz de interconexin

programable (PIA) y cada bloque LAB-PAL es conectado a un sub

circuito denominado I/O block (bloque de entrada/salida).

Dependiendo del CPLD especifico, este puede contener desde dos hasta sesenta y cuatro bloques LAB.

Generalmente, decodificadores,

los

CPLD

pueden

utilizarse

para

implementar y

multiplexores,

codificadores,

demultiplexores

sumadores.

Instituto Tecnolgico de Tijuana

M.C. Jorge Carlos Ros 2013

Cada LAB, incluye 3 macroceldas (normalmente los CPLDs tienen cerca de 16 macroceldas en el bloque LAB), cada consiste de una compuerta OR de cuatro entradas y se conecta a una compuerta XOR y hacia un flip-flop tipo D

Seccin del CPLD, arreglo interno de un bloque LAB.

Instituto Tecnolgico de Tijuana M.C. Jorge Carlos Ros 2013

Un CPLD es programado transfiriendo la informacin programada y generada por un sistema de CAD a travs de un cable, desde la computadora hacia el CPLD. La circuitera en el CPLD que permite este tipo de programacin ha sido estandarizada por el IEEE y normalmente se le denomina puerto JTAG (Joint Test Action Group). Una vez que el CPLD es programado, retiene su estado de programacin aun cuando no este energizado, a esta propiedad se le denomina programacin no voltil. Los CPLD son empleados para implementacin de diversos tipos de circuitos digitales. En diseos industriales que utilizan algn tipo de dispositivo PLD, los CPLDs son normalmente utilizados, y en diversos campos de aplicacin.
Instituto Tecnolgico de Tijuana M.C. Jorge Carlos Ros 2013

FPGA (Field Programmable Gate Arrays)

Los CI de la serie 7400, SPLDs y CPLDs, son tiles para la implementacin de un amplio rango de circuitos lgicos. Excepto por los CPLDs, estos dispositivos son pequeos y se usan para aplicaciones relativamente sencillas. Aun para los CPLDs, solo algunos circuitos lgicos moderadamente grandes pueden realizarse en un solo dispositivo. Una forma de cuantificar el tamao de un circuito, es que el circuito que se realizara ser utilizando una compuerta y luego estimar cuantas de estas compuertas se necesitaran. Una medida comn es el numero total de compuertas NAND de dos entradas se requerirn para construir el circuito; esta medida normalmente se la denomina compuertas equivalentes. Utilizando la mtrica de la compuerta equivalente, el tamao de los CIs de la serie 7400 es simple debido a que el dispositivo contiene solo compuertas simples. Para los SPLDs y CPDLs la medida tpica utilizada es que cada macrocelda contiene cerca de 20 compuertas equivalentes. Por lo tanto un PAL tpicamente tiene 8 macroceldas y puede contener un circuito aproximadamente de 160 compuertas. Un CPLD grande tiene 500 macroceldas y puede implementar circuitos hasta de cerca de 10000 compuertas equivalentes.
Instituto Tecnolgico de Tijuana M.C. Jorge Carlos Ros 2013

Para los estndares modernos, un circuito lgico con 10,000 compuertas no es muy grande. Para implementar circuitos mas grandes, es conveniente emplear un circuito integrado diferente que tenga una mayor capacidad lgica.
El FPGA (field programmable gate array) es un dispositivo lgico programable que soporta la implementacin de circuitos lgicos relativamente grandes.

FPGAs son algo diferentes de los SPDLs y CPLDs, debido a que no tiene planos de ANDs o de ORs, en lugar de ello, los FPGAs proveen bloques lgicos para implementar la funciones requeridas. Los elementos bsicos de un FPGA son: bloques lgicos, las interconexiones programables y los bloques de entrada y salida (como se muestra en la figura siguiente).

Instituto Tecnolgico de Tijuana

M.C. Jorge Carlos Ros 2013

Estructura general de un FPGA

Los FPGA pueden contener decenas de miles de bloques lgicos adems de memoria y otros recursos.
Instituto Tecnolgico de Tijuana M.C. Jorge Carlos Ros 2013

Proceso de programacin
Los PLDs son como un protoboard sin componentes en el que se va a implementar un circuito o sistema especifico mediante un proceso determinado. EL proceso necesita de software de desarrollo mediante una computadora que permita implementar el diseo del circuito en el PLD programable. Esta computadora debe interaccionar con una tarjeta de desarrollo o con un dispositivo de programacin que contenga el dispositivo.

Instituto Tecnolgico de Tijuana

M.C. Jorge Carlos Ros 2013

En el proceso de implementar un diseo lgico digital en un dispositivo lgico programable son necesarios varios pasos, lo que se denomina diagrama de flujo del diseo.

Biblioteca de Diseo

Instituto Tecnolgico de Tijuana

M.C. Jorge Carlos Ros 2013