Sie sind auf Seite 1von 11

Anlisis en Frecuencia del Amplificador Emisor Comn Buelvas Crdenas Andrys Estela , Redondo Montero Andrs Alberto , Tehern

Ziga 1 2 Francisco Javier , Senior Elles David Eliecer .


1 1 1

Estudiantes de pregrado de ingeniera Elctrica y electrnica, Docente Electrnica II, primer periodo de 2014

ABSTRACT This document present the design and simulation of an amplifier with BJT in commonemitter configuration to operate in a certain frequency range. In this pre-report are included such calculations and dimensioning of the circuit elements to be implemented, in which the fundamental characteristics of the frequency response of the amplifier transistor BJT. RESUMEN En este documento se presentan el diseo y simulacin de un amplificador con BJT en configuracin de emisor comn para operar en un determinado rango de frecuencias. En este pre-informe son incluidos los respectivos clculos y dimensionamiento de los elementos del circuito a implementar; en este se analizaran las caractersticas fundamentales de la respuesta en frecuencia del amplificador con transistor BJT. 1. INTRODUCCIN El objetivo principal de esta prctica de laboratorio es realizar los clculos para el dimensionamiento de un amplificador con BJT en configuracin de emisor comn para operar en un determinado rango de frecuencias. Adems de lo anterior en este documento se presentan las simulaciones obtenidas en software Multisim Y PROTEUS. El amplificador con transistor bipolar en emisor comn es uno de los ms utilizados, debido a sus elevadas ganancias tanto de tensin como de corriente, como al hecho de tener unas impedancias de entrada y salida con valores intermedios, lo que le hace ideal para etapas intermedias. El punto de partida del amplificador en EC es el conocido circuito autopolarizado en emisor comn con resistencia de emisor que se puede apreciar en la figura siguiente, al que se aaden tres condensadores adicionales. Los datos obtenidos tericamente y en las simulaciones, sern comparados con el fin de obtener conclusiones acerca del diseo realizado.

2. DIMENSIONAMIENTO Premisas de diseo - Av>12 - Rl=5.1K -Vcc=20Vdc Circuito propuesto

Figura 2.1 Circuito propuesto. Para obtener una ganancia Av>12, hay que tener en cuenta los siguientes parmetros -Corriente de emisor de reposo: -Voltaje colector-emisor de reposo: -Voltaje de emisor de reposo: -Resistencia R2: ANLISIS DC 1.5 mA IEq 5 mA 0.4VCC VCEq 0.6Vcc 0.1VCC VCEq 0.2Vcc R2 << med(RE + R3)

Figura 2.2 Circuito para anlisis DC.

Se seleccionaron valores tpicos de R3 y RE:

Calculo de R2

Tenemos en cuenta la condicin:

Se selecciona un valor de Icq=10mA (=100), con este valor aseguramos la operacin del transistor en la zona ms lineal; Al reemplazar obtenemos lo siguiente:

Calculo de R1

La tensin aplicada en la base est dada por la siguiente ecuacin:

La tensin de base seleccionada es de 9Vdc; Despejando:

Resistencia de base

La resistencia de base est dada por el paralelo de R1 con R2:

Corriente de Emisor (Ie)

Figura 2.3 Circuito. Por ley de voltajes en la entrada:

Pero:

Se cumple con la premisa:

1.5 mA IEq 5 mA
Calculo de Vce Al aplicar LVK en la salida, se obtiene:

Pero:

Al reemplazar, se obtiene:

Se cumple con la premisa:

0.4VCC VCEq 0.6Vcc


Clculo de Rc De la ecuacin:

Clculo de re

ANLISIS AC Modelo pi

Figura 2.4 Circuito modelo pi para anlisis AC. Impedancia de entrada

La impedancia de entrada est dada por la siguiente ecuacin:

Impedancia de salida

Ganancia de tensin

La tensin en la entrada est dada por la siguiente ecuacin:

(
La tensin en la salida est dada por la siguiente ecuacin:

Reemplazando:

(
Pero

Se cumple con la premisa de diseo: >12 Calculo de Cb, Cc Y Ce Fcl=200 Hz Cb

Pero:

Despejando:

Cc

Pero:

Ce

Pero:

Despejando:

Clculo de la frecuencia fb - ft

Para el transistor 2n3904: Cbc=4pF y Cbe=35pF; La frecuencia Fb est dada por la siguiente ecuacin:

La frecuencia Ft est dada por la siguiente ecuacin:

Clculo de la frecuencia de corte en alta frecuencia

Figura 2.5 Circuito en alta frecuencia.

La frecuencia de corte Fhi est dada por la siguiente ecuacin:

Pero:

Las capacitancias parasitas se asumen de 6pF= Cwi; Reemplazando se tiene:

Entonces:

La frecuencia Fho est dada por la siguiente ecuacin:

Pero:

Entonces:

3. MATERIALES Para esta prctica sern usados los siguientes componentes: Resistencias

R1=15 k - 1/2w R2=12K - 1/2w R3=4 - 1/2w RE=2 k - 1/2w RC=2.8 k - 1/2w Rl=5.1k - 1/2w Rsl= 3 - 1w Capacitores

Cb=1uf/25v Ce=100uf/25v Cc=0.10uf Transistores:

Q1=2n3904 o Ficha tcnica 2n3904

Tabla 3.1 Seleccin del beta.

4. SIMULACIN El circuito utilizado para la simulacin es el siguiente:

Datos obtenidos en las simulaciones en Calculados 0,5V Simulado 0,75V Error % 50

Datos Voltaje colector emisor Vce Corriente de emisor de reposo IEq

4,01mA

3,88mA

3,24

Datos obtenidos en las simulaciones en AC. Calculados Simulado 152,2 Error % 4,93

Ganancia de voltaje en banda media. Frecuencia de corte inferior. Frecuencia de corte superior.

160.1

200Hz

280Hz

40

8,8MHz

7,4MHz

15,9

5. CONCLUSIONES En este segundo laboratorio, con la ayuda de un anlisis tanto prctico como terico de los transistores BJT, se pudo comprobar y analizar como se ve afectada la seal de salida cuando se supera la frecuencia de corte mxima o cuando se trabaja por debajo de la frecuencia de corte mnima, obteniendo una muy considerable atenuacin en la seal salida. El mayor error porcentual obtenido entre datos simulados y calculados, es el valor de voltaje colector-emisor siendo este error de 50%. El menor error se presenta en la corriente de emisor de reposo siendo este de 3,24%.

6. REFERENCIAS file:///C:/Users/Francisco/Downloads/93236812.ampli%20E.C..pdf

7. ANEXOS

Das könnte Ihnen auch gefallen