UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL Escola de Engenharia Departamento de Engenharia Eltrica ENG 04061 Circuitos Eletrnicos Integrados

s Prof. Hamilton Klimach

PROJETO 2: Amplificador Operacional em Tecnologia CMOS 0.80

1. Introduo Este trabalho deve ser desenvolvido como um primeiro contato com as ferramentas e estratgias de projeto, relacionadas ao projeto de circuitos integrados VLSI (very large scale integration), de modo ao aluno adquirir alguma experincia nesta rea. Para tanto, deve ser utilizada uma ferramenta de auxlio ao projeto de circuitos integrados. Este tipo de ferramenta geralmente referido como CAD (Computer-Aided Design) ou EDA (Electronic Design Automation). Neste projeto ser utilizada a ferramenta computacional Microwind, desenvolvida pelo Dr. Etienne Sicard (http://intranet-gei.insa-toulouse.fr/~sicard/), que professor e pesquisador no Institut National des Sciences Appliques de Toulouse (INSA). A licena que ser utilizada foi gentilmente cedida a mim pelo Prof. Sicard, para uso exclusivo em atividades acadmicas na UFRGS. Peo que vocs reportem sugestes e defeitos (bugs) para mim por email, de forma que eu possa repass-los ao Prof. Sicard, como forma de retribuio da gentileza. O Microwind permite realizar o leiaute e a simulao eltrica de um circuito de forma conjugada, sem a necessidade de elaborao do diagrama esquemtico. Antes do processo de simulao, a ferramenta extrai o netlist Spice do leiaute, incluindo nele diversos elementos parasitas do circuito, o que torna a simulao mais prxima do seu comportamento real. Esta ferramenta no tem apelo profissional, mas auxilia no entendimento da estrutura dos dispositivos em tecnologia MOS, sua geometria e distribuio sobre o silcio, alm de realizar simulaes com boa exatido, tudo em um nico ambiente. Ainda, a ferramenta permite a gerao automtica de diversas estruturas e visualizao 2D e 3D de partes do circuito. As etapas correspondentes concepo e ao dimensionamento dos transistores j foram realizadas, ficando para o aluno apenas a elaborao do leiaute e as simulaes eltricas, que incluiro efeitos parasitas. O trabalho deve ser desenvolvido em grupos de 2 alunos, ou individualmente. 2. Circuito O circuito a seguir corresponde a uma topologia usual de implementao de amplificadores operacionais (AmpOp) em tecnologia CMOS, conhecida como configurao Miller. Observa-se, nesta configurao, que o circuito pode ser dividido em trs ramos, da esquerda para a direita: ramo de polarizao: composto pelos transistores M8, M9, M10, M11, e por RB, responsvel pela definio das correntes que polarizam os dois estgios de amplificao; todos os transistores deste ramo esto na configurao auto-

polarizado, operando saturados, fazendo com que VDD fique dividido entre seus VGS e a queda em RB, definindo a corrente neste ramo; esta corrente replicada (espelho) em M5 e M6, proporcionalmente geometria destes transistores. estgio diferencial: composto pelos transistores M1 e M2, que formam o par diferencial, por M3 e M4, que servem de carga-ativa ao par, na forma de espelho de corrente, e por M5, que opera como fonte de corrente de polarizao do par, e controlado pelo ramo de polarizao; o estgio responsvel pelo ganho de tenso diferencial e pela rejeio s tenses modo-comum, e seu ganho dado aproximadamente por:

Av1 = V3 (V1 V2 ) = g m1, 2 ( g ds 2 + g ds 4 ) estgio fonte-comum: composto pelos transistores M7 e M6, que formam um amplificador fonte-comum, onde M7 opera como elemento de amplificao (atravs de seu ganho de transcondutncia gm) e M6 opera como carga-ativa (atravs de sua condutncia de sada gds); M6 tambm opera como fonte de corrente para a polarizao de M7, controlado pelo ramo de polarizao; o ganho de tenso aproximado deste estgio dado por:
Av 2 = VO V3 = g m 7 ( g ds 7 + g ds 6 )
+VDD M8 V6 RB M9 M10 M11 V7 M5 M6

V1 (-) M1

V5

V2 (+) M2

VO CL

V4

V3

M3

M4

M7

3. Projeto e leiaute Os transistores deste circuito j foram dimensionados para sua implementao em um processo padro CMOS 0.80 m, conforme a tabela abaixo. O comprimento de canal de todos os transistores L = 1,6 m. M1 W (m) Tipo 132 P M2 132 P M3 28 N M4 28 N M5 36 P M6 132 P M7 132 N M8 4,8 P M9 2,4 N M10 2,4 N M11 2,4 N

Observe ainda que:

em projetos analgicos, ao contrrio do que ocorre em projetos digitais, geralmente no se dimensiona transistores com o comprimento mnimo de canal permitido para a tecnologia, de forma a se evitar os efeitos de canal curto que

reduzem o ganho dos estgios amplificadores (atravs da reduo de gm e aumento de gds dos transistores);

os transistores PMOS tm seus poos N (substratos) polarizados em +VDD, a menos os que compem o par diferencial (M1 e M2), cujos poos so conectados aos terminais de fonte (S), fazendo com que VSB=0V; os transistores NMOS tm seus substratos polarizados em Ground (0V); os transistores com grande razo de aspecto (W/L) devem ser implementados seccionando-se o canal em n transistores iguais com largura W/n, que so colocados em paralelo, de forma que o transistor equivalente formado tenha uma razo de aspecto mais prxima a 1; o dimensionamento das regies de dreno e fonte dos transistores deve ser feito com os tamanhos mnimos, de modo a se ter as menores capacitncias parasitas possveis nestas junes; o leiaute do circuito completo deve ter razo de aspecto (largura/comprimento) no muito distante de 1; o uso da rea do silcio deve ser otimizado, evitando-se grandes reas vazias (lembre-se que o custo de fabricao depende da rea utilizada); o resistor RB responsvel pela definio das correntes de polarizao do circuito, e vale 100 k (use um resistor virtual); este tipo de amplificador geralmente ligado entrada de outros circuitos CMOS, assim pode-se considerar que sua carga ser predominantemente capacitiva, sendo aqui representada pelo capacitor CL, que vale 5 pF (use um capacitor virtual); o amplificador alimentado com fonte assimtrica, entre +5V e 0V (Vdd e ground), o que faz com que as fontes de sinal utilizadas nas medidas tenham de ter um off-set de +2,5V, e a sada (Vo) deva ser referenciada metade da faixa de excurso (+2,5V).
Para maiores detalhes sobre o projeto de um AmpOp desse tipo, consulte:

Adel Sedra, Kenneth Smith, Microeletrnica, Makron Books, 2007, 5 ed. Phillip Allen, Douglas Holberg, CMOS Analog Circuit Design, Oxford, 2002, 2 ed. Behzad Razavi, Design of Analog CMOS Integrated Circuits, McGraw-Hill, 2002. Paul Gray, Robert Meyer et alli, Analysis and Design of Analog integrated Circuits, John Wiley & Sons, 2001, 4 ed. Alan Hastings, The Art of Analog Layout, Prentice Hall, 2000.
4. Simulaes Devem ser realizadas simulaes eltricas atravs do MicroWind, na tecnologia CMOS 0.80m (arquivo de foundry cmos08.rul), utilizando-se o modelo BSim4, que o mais completo disponvel na ferramenta. As duas configuraes a seguir sero utilizadas para a realizao das simulaes.

Em todas as simulaes o AmpOp deve estar alimentado entre Vdd (+5V) e Ground (0V), e operando com a carga CL ligada sada. Antes de iniciar as simulaes, o funcionamento do circuito deve ser entendido, de forma que o aluno saiba o que esperar em cada etapa das simulaes. Caso contrrio, o aluno no saber identificar se houver alguma anomalia de comportamento no circuito. A) Lao aberto B) Lao fechado
V2 V2 A.O. V1 V1 R1 R2 VO A.O. VO

Estas simulaes visam:

Observar se o circuito funciona adequadamente (a corrente aproximada do ramo de polarizao ID8 deve ser da ordem de 6 a 7 A; use esta informao para verificao de funcionamento do seu circuito); Estimar as condies quiescentes dos transistores e do circuito em geral (faa as medidas aps o circuito se acomodar, evitando a interferncia do transitrio, e expanda as escalas de forma a observar o sinal com boa exatido); Estimar alguns parmetros eltricos estticos (ganhos de tenso diferencial Ad e modo-comum Ac, resistncia de sada Ro, tenso de off-set de entrada Vos, e faixa de excurso de sada sem distoro Vomax); Estimar alguns parmetros eltricos dinmicos (produto ganho-faixa GBW, slewrate de sada SR, resposta a transitrios sob realimentao, e taxa de rejeio fonte de alimentao PSRR).
4.1 Medidas a Lao Aberto Usando a configurao A, faa V1=Vdd/2. Aplique um pulso em V2 (pulse: 0V5V; ts=100ns; tr=tf=50ns; tp=200ns) e observe o comportamento do circuito atravs dos sinais V3 e Vo contra o tempo, verificando se ele opera adequadamente. Observe tambm o valor das correntes nos transistores. Mea as correntes e tenses quiescentes solicitadas, para os dois nveis de tenso de entrada V2, e preencha a tabela abaixo. PDD a potncia mdia consumida da fonte em cada situao (PDD = VDD x IDD). Verifique se todos os transistores esto operando como deveriam. Tenses quiescentes (V) V2 0V 5V V0 V3 V4 V5 V6 V7 Correntes quiescentes (A) ID1 ID2 ID5 ID6 ID8 mW PDD

Mea o slew-rate (SR=Vo/t) mdio da sada Vo no entorno de Vo=Vdd/2, para a subida e descida. Observe que so diferentes. Trace a curva Vo x V2 e mea o ganho diferencial Ad=Vo/V2, no entorno de Vo=Vdd/2. Use a funo slope para isso, expandindo a escala do eixo X e aumentando a preciso para 1mV. Mea tambm o ganho de cada um dos estgios: AV1=V3/V2 e AV2=VO/V3. O ganho total o produto dos ganhos parciais: Ad=AV1xAV2. Observe a curva Vo x V2 e estime a faixa de excurso de sada sem distoro Vomax. Esta faixa corresponde ao trecho da curva que tem comportamento aproximadamente linear. Observe a curva Vo x V2 e estime o valor de Vo, referenciado a Vdd/2 (ou seja, Vo=Vo-Vdd/2), que ocorre quando V2=Vdd/2V (ou seja, quando a tenso diferencial nula). Esta a tenso de off-set do amplificador na sada. Dividindo-se este valor pelo ganho diferencial, obtm-se a tenso de off-set referenciada entrada Vos=Vo/Ad. Pode-se tambm medir esta grandeza na curva Vo x t, fazendo-se V1 =V2=Vdd/2. Aplique um sinal senoidal em V2 (sinus: Ampl10mVpico; f=1MHz; offset=2,5V) e mea novamente o ganho diferencial atravs da razo entre as amplitudes de entrada e sada Ad=Vo/V2. Conecte um resistor sada do amplificador, com a outra extremidade ligada ao potencial Vdd/2, e que vai operar como uma carga resistiva RL. Observe a atenuao que houve em Vo (e no ganho diferencial Ad), resultante do carregamento provocado. Ajuste o valor de RL at que o sinal de sada Vo (ou o ganho Ad) seja atenuado em torno de 50%, em relao ao seu valor sem RL. Use este fator de atenuao e o valor de RL correspondente para estimar a resistncia de sada Ro do amplificador (lembre que Ro e RL formam um divisor de tenso). Esta medida pode tambm ser feita atravs da curva Vo x V2. O primeiro plo da resposta em freqncia de um amplificador de banda plana pode ser estimado identificando-se a freqncia onde o ganho do amplificador cai 3 dB, ou seja, fica dividido por 2 . Ento, calcule o valor do ganho diferencial medido anteriormente atenuado 3 dB (ou seja, Ad/ 2 ), e identifique a freqncia do primeiro plo (fo) deste amplificador, atravs de ajustes na freqncia da fonte de sinal senoidal (tentativa e erro). Calcule o produto ganho-faixa (GBW) do amplificador, que dado pelo produto do ganho Ad medido anteriormente pela freqncia do primeiro plo, quando a lao aberto (GBW=Adxfo). Faa V1 = V2 (una as entradas) e trace a curva Vo x V2. Mea o ganho modo comum Ac=Vo/V2, no entorno de Vo=Vdd/2. Use a funo slope para isso. Faa V1 = V2 = Vdd/2 (una as entradas). Aplique alimentao Vdd do amplificador um sinal senoidal (sinus: Ampl=0,5Vpico; f=1MHz; offset=5V), que ir polarizar o circuito com uma tenso mdia de 5V, acrescida de um sinal de 0,5Vpico. A princpio, um amplificador deveria ser imune a perturbaes advindas da alimentao. Mas na realidade, estas perturbaes transparecem sada, geralmente atenuadas. A taxa de rejeio fonte de alimentao, ou PSRR (power supply rejection ratio), o parmetro utilizado para se quantificar este efeito. Trace agora o grfico temporal de Vo e mea a amplitude de sua variao, em funo do sinal aplicado Vdd. O PSRR do amplificador dado por PSRR=20log10(Vo/Vdd) em dB. 4.2 Medidas a Lao Fechado Usando a configurao B, faa V1=Vdd/2, e use R1=1k e R2=100k.

Aplique um clock em V2 (clock: 2,48V2,52V; tL=tH=500ns; tr=tf=1ns) e observe o comportamento temporal do circuito atravs do sinal Vo. Estime o overshoot (OS) que ocorre em Vo nesta situao (overshoot o valor do pico mximo do transitrio, que ultrapassa o valor de regime permanente, dado em percentual). Como o amplificador no tem um SR simtrico, provavelmente o OS tambm no o ser. Trace a curva Vo x V2 e mea o ganho do amplificador realimentado AvR=Vo/V2, no entorno de Vo=Vdd/2. Use a funo slope para isso, expandindo a escala do eixo X e aumentando a preciso para 1mV. O ganho ideal de um amplificador deste tipo, com os valores de resistores dados, seria AvR=1+R2/R1=101. Entretanto, o ganho diferencial a lao aberto do AmpOp baixo (da ordem de 200), fazendo com que o ganho realimentado real esteja bem abaixo do ideal. O ganho real pode ser estimado pela expresso geral dos sistemas realimentados negativamente:

AvLF =

AvLA , 1 + AvLA

onde AVLF o ganho real resultante no amplificador realimentado, AVLA o ganho diferencial a lao aberto (calculado como Ad anteriormente) e o ganho da rede de R1 realimentao. Neste caso, = . R1 + R2 Verifique se o ganho realimentado medido est de acordo com esta anlise terica. Conecte sada do amplificador o mesmo resistor RL utilizado anteriormente, com a outra extremidade ligada ao potencial Vdd/2. Observe a reduo que houve no ganho realimentado Av, resultante do carregamento provocado. Use este fator de atenuao do ganho e o valor de RL correspondente para estimar a resistncia de sada RoR do amplificador realimentado. A teoria de realimentao nos permite estimar a resistncia de sada de um amplificador realimentado negativamente, com amostra em tenso, como:

RoLF =

Ro , 1 + AvLA

onde Ro a resistncia de sada a lao aberto do amplificador, AVLA o ganho diferencial a lao aberto (calculado como Ad anteriormente) e o ganho da rede de realimentao. Verifique se a resistncia de sada medida est de acordo com esta anlise terica.

4.3 Resultados Preencha a tabela abaixo com os resultados obtidos de sua simulao. Parmetro do AmpOp Ad ganho diferencial Ac ganho modo-comum Vos tenso de off-set Vo_max excurso de sada mxima Ro resistncia de sada GBW produto ganho-faixa SR slew-rate de subida SR slew-rate de descida PSRR power supply rejection ratio Parmetro Realimentado OS% Overshoot de subida OS% Overshoot de descida AvR ganho de tenso simulado AvLF ganho de tenso terico RoR resistncia de sada simulada RoLF resistncia de sada terica Valor Obtido Valor Obtido Unidade V/V V/V mV Vpp k MHz V/s V/s dB Unidade % % V/V V/V k k

O leiaute e os grficos de simulao devem ser impressos e anexados ao relatrio.