Conver Sore Sad

1
ConversoresAnalgico/ Digital
e Digital/ Analgico
Electrnica 3 2005/06
Jos Machado da Silva
Vtor Grade Tavares
Electrnica 3 2005/06 2
Sumrio
n Introduo
n Condicionamento de sinal
n Caracterstica de transferncia, terminologia
n Parmetros caractersticos
n Arquitecturas de conversores A/D
q Paralelo (Flash)
q Paralelo em dois passos (Two-step flash)
q Integrao
q Aproximaes sucessivas
q Sobreamostragem (Sigma-Delta)
n Aplicaes
Conversor Analgico/ Digital
Um dispositivo que converte um sinal de amplitude
contnua e tempo contnuo ou discreto x(t), compreendido
numa gama especificada V
FS
, num sinal de amplitude e
tempo discreto, de acordo com uma dada lei de
quantizao que representa todos os valores analgicos
de entrada num nmero limitado de cdigos digitais na
sada, cada um dos quais representa uma fraco da
gama analgica total de entrada.
n Diagrama de blocos
q Amostrador amostragem do sinal em tempo discreto
q Quantificador aproximao do valor de tenso amostrado a um dos
2
N
nveis possveis, por arredondamento e truncagem
q Codificao converso do valor amostrado num cdigo especfico
q Interface converso srie/paralelo e/ou latching
x(t) x(n) X(n)
Amostragem Quantificao Codificao
Sinal
amplitude cont nua
tempo contnuo
Sinal
amplitude cont nua
tempo discreto
Sinal
amplitude discreta
tempo discreto
01001110101
f
amostragem
V
referncia
Sinal
digital
srie ou paralelo
Condicionamentodo sinal - amostragem
n Tipos de amostragem
q Amostragem impulsional (terico no realizvel)
q Amostragem natural (terico interruptor ideal)
q Amostragem com reteno de ordem zero (amostragem e reteno ideal
amostragem instantnea impossvel)
q Track/hold amostragem e reteno real (resultado amostrado e retido em
memria)
x(t)
ya(t)
Ts
a)
x(t)
yb(t)
Ts
b)
x(t)
yd(t)
Ts
d)
x(t)
yc(t)
Ts
c)
Sample
Hold
n O S/H um dispositivo que amostra sinais analgicos. fundamental em
toda a cadeia de converso podendo limitar a preciso e largura de banda.
Slew-rate
Overshoot
Settling-time
Tempo de estabelecimento
Injeco de clock
Decaimento
Sample(ou Tracking)
Tempo de aquisio
Hold
Overshoot, Settling-time e slew-rate:
Elementos amplificadores do S/H
Injeco de clock: Devido s cargas de canal
e capacidades de sobreposio na porta dos
MOSFETs que compem os comutadores.
Decaimento: Causado por correntes de fugas
e impedncia off dos comutadores
Tempo de Abertura: Tempo necessrio a
desligar a capacidade do sinal que memoriza.
Este tempo depende de vrios factores, entre
eles o rudo e o sinal de entrada. A
consequncia uma incerteza neste tempo o
que origina erros de amostragem.
Todos estes factores limitam
a resoluo de converso.
n Desempenho e caractersticas temporais
+
-
C
v
i
(t)
v
o
(t)
impulso de curta durao
C v
i
(t)
+
-
v
o
(t)
1
S/H Elementar.
S/H com impedncia de entrada elevada.
Problemas: Amplificador satura quando o
transstor abre.
Demora algum tempo at que o amplificador
volte ao ponto de funcionamento correcto na
amostragem seguinte
C v
i
(t)
+
-
v
o
(t)
1
S/H com impedncia de entrada elevada.

Mesma funo que o ltimo, no entanto
os novos comutadores garantem que o
amplificador se encontra num ponto de
funcionamento adequado durante o
perodo de hold.
v
i
(t)
+
-
v
o
(t)
+
-
S/H com minimizao da injeco de clock.
Se o ganho dos amplificadores for muito elevado, ento o clock feed-through(CFT) devido
a M1 praticamente independente do sinal (de um lado tem um massa virtual, e do outro
um n vel de sinal de tenso baixo). O CFT resultar portanto em offset.
O tempo de amostragem tambm ser mais constante.
M
2
serve para manter o primeiro Opamp numa regio de funcionamento pr xima daquela
necessria no incio do pr ximo ciclo de amostragem (melhora a largura de banda).
M
1
M
2
S/H com minimizao da injeco de clock e atenuao de offset.
v
i
(t)
+
-
v
o
(t)
+
-
M
1
M
2
M
3
Condicionamentodo sinal - filtragem
n Filtro anti-imagem
q Necessrio para limitar a banda
do sinal amostrado (de acordo
com o teorema da amostragem)
q A ordemdo filtro depende da
proximidade da f
corte
da f
Nyquist
(Fs/2)
q A variao mxima na banda passante
deveser inferior a 1 LSB
q Para um filtro de 1 ordemButterworth
q Para
**
um ADC de 8-bit,
q LB < 1/10 da f
corte
!!
n Nota: Amostrar a uma frequncia to alta
quanto possvel. Mnimo 10x a LB do sinal.
N
2
1

( )
2
/ 1
1
) (
o
f f
f H
+
28 . 11
1
0886 . 0
o
f
f
1 ) ( * * f H
LB Fs/2
rudo
H(f)
0dB

0dB
CAD bipolar, zero no-verdadeiro,
linear, cdigo binrio
CAD unipolar,linear, cdigo binrio
Cdigo digital
de sada
000
001
010
111
0 1 2 7
Sinal de
entrada
2
N
V
FS
x
Linha de interpolao
ideal
Gama de fim-de-escala
Nvel de
transio 1, T[1]
Largura da
fraco 4, W[4]
(1 LSB)
100
8
Erro de quantizao
+1/2LSB
-1/2LSB Sinal de
entrada
2
N
V
FS
x
000
001
010
111
-1
1 2 3
-2 -3
Sinal de
entrada
Cdigo digital
de sada
2
N
V
FS
x
LSB k Y v
IN q
]. [
n Caracterstica de transferncia
000
001
010
111
0 1 2 7
Sinal de
entrada
[xLSB]
100
Desvio na origem
= 2/5 LSB
+1/2LSB
-1/2LSB
Erro de quantizao
Cdigo digital
de sada
2
N
V
FS
x
000
001
010
111
0 1 2 7
100
Erro de ganho
= -3/5LSB
Linha interpoladora
que melhor se aproxima
+1/2LSB
-1/2LSB
Sinal de
entrada
[xLSB]
Erro de quantizao
Cdigo digital
de sada
2
N
V
FS
x
n Erros de ganho e de desvio na origem (tipica/ ocorrem simultanea/)
No-linearidade Integral No-linearidade diferencial
Erro de quantizao
+1/2LSB
-1/2LSB
000
001
010
111
0 1 2 7
100
DNL[3]=
=(W[3]-Q)/Q x 1LSB
=+1/3LSB
Q
W[3]
Cdigo digital
de sada
Sinal de
entrada
[xLSB]
2
N
-2 valores
2
N
V
FS
x
000
001
010
111
0 1 2 7
100
INL[3]=
=-2/3LSB
Cdigo digital
de sada
Sinal de
entrada
[xLSB]
2
N
-1 valores
2
N
V
FS
x
n No-linearidade
000
001
010
111
0 1 2 7
100
No-monotonicidade
Falha de
cdigo
+1/2LSB
-1/2LSB
Erro de quantizao
Cdigo digital
de sada
Sinal de
entrada
[xLSB]
DNL=-1
2
N
V
FS
x
n No-monotonicidade e falha de cdigos
n Incerteza dos nveis de transio
n Gama dinmica relao entre a mxima e a mnima (distinguivel
entre o rudo) amplitudes mensurveis
n No caso de um conversor linear e sem rudo, a gama dinmica o
prprio n de bits (resoluo)
q Um conversor de 8 bits tem uma gama dinmica de 256
n Um conversor de 8-bit de resoluo numa gama dinmica de 12-
bit, adquire um sinal numa gama equivalente a 1-4000 com uma
resoluo de 0.39%
n Erro de quantizao
n Progresso linear dos degraus
de quantizao com largura
uniforme
n Tenso de entrada mxima = V
ref
n Largura de quantizao, Q,
identifica a variao mnima da
entrada detectvel na sada:
n Os parmetros de caracterizao
esttica so obtidos da funo de
transferncia
N
ref
V
Q
2
Q/2
-Q/2
111
100
13Q/2 9Q/2
Q/2
n O erro de quantizao depende
da gama dinmica do sinal de
entrada e do nmero de nveis de
quantizao
n Com um elevado nmero de
nveis de quantizao, o sinal de
erro pode ser modelado como um
rudo aditivo com uma densidade
de probabilidade de distribuio
uniforme
n A potncia do sinal de erro de
quantizao dada pela sua
varincia

,
_

2 /
2 /
2
2
2 /
2 /
2 2
12
1
) (
Q
Q
Q
Q
e
Q
de
Q
e de e p e
e
-Q/2 Q/2
1/Q
p
e
(e)
Parmetrosde caracterizaodinmica
n Relao sinal-rudo
SNR(dB) = 6.02N + 1.76
SNR =
sinal
rms
rudo
rms
=
A/2
1/2
=
Q2
N-1
/2
1/2
Q/12
1/2
=
2
N-1
.6
1/2
Ideal
Para um sinal sinusoidal na
entrada, o rudo de quantizao :
2
eq
= + J
o
(2
N
k)Q
2 1 Q
2
1
12
2
k
2 k=1
0.075
0.08
0.085
0.09
0.095
456789
1
0
1
1
1/12
n Nmero efectivo de bits
n Relao sinal rudo + distoro (SINAD)
02 , 6
log 20 76 , 1
02 , 6
76 , 1
,
_
V
V
SNR
N
SNR
N
FS
ef
ef
Se o sinal de entrada varre toda a
gama de converso.
Se o sinal de entrada tem amplitude
V<V
FS
onde fh= so todas as frequncias da gama considerada,
excluindo a fundamental e componenteDC.
,
_

h
fh Yn
SINAD
2
20
] [
10 log 20
n Distoro harmnica
l Fundamenta
nicos Total_Harm
P
P
THD
,
_
+ + +
2
2
4
2
3
2
2
...
log 10
f
h h h
dB
V
V V V
THD
100
...
2
4
2
3
2
2
%

+ + +
f
h h h
V
V V V
THD
Spurious Free Dynamic Range
SFDR
0dB
t
n Distoro harmnica total (THD)
Usando amplitudes absolutas
Usando amplitudes dos harmnicos
Y
n
[f
h
] em dBc (relativas fundamental)
,
_
m
h
f Y
m
h
h
h
THD
f Y
f Y
THD
2
2
20
] [
1
2
2
10 log 20
] [
] [
log 20
Exemplo - 12 bit AS ADC, amostragemcoerente(fs/ fo=123)
Harmonics
Spurious
tone
3
4
5 7
Fundamental
Noise
floor
Incerteza no instante de amostragem - Jitter
1LSB
t
HDTV
N = 10 bits
f = 30 MHz
t = 10 ps
udio
N = 14 bits
f = 20 kHz
t = 970 ps
N
N
mx
f
t
A
LSB fA
fA
dt
dv
ft Asen v
2
1
2
2
1 2
2 ) 2 (

<

ConversoresAnalgico/ Digital - Arquitecturas
n
DAC: Conversor digital-analgico
ADC: Conversor analgico-digital
Conversores de Nyquist: Conversores que
operam entre 1,5 e 10 vezes a frequncia de
Nyquist (i.e. 3 a 20 vezes a LB do sinal de
entrada): flash, aproximaoes sucessivas,
pipeline, ...
Conversores Sobreamostrados: Conversores que
operam a frequncias muito superiores
frequncia de Nyquist (tipicamente de 20 a 512
vezes maior). So conversores que conseguem
aumentar a SNR por intermdio de uma
filtragem do rudo de quantificao fora da
banda do sinal: sigma-delta
Arquitecturas- Paralelo(Flash)
n 2
N
-1 comparadores
D
+
-
+
-
+
-
+
-
:
:
R
R
R
R
R
2
N
-1 para N
Codificador
/ registo
V
ref
V
in
2
N
-1
comparadores
Em geral um conversor Flash
converte num nico ciclo de relgio
com duas fases. Na primeira fase o
sinal amostrado e aplicado entrada
dos 2
N
-1 comparadores. Na segunda
fase a sada dos comparadores
codificada numa palavra digital de N
bits e guardada num registo.
So complexos, ocupam um
grande rea, apresentam grande
capacidade de entrada, e
consomem elevada potncia.
Arquitecturas- Paralelo(Flash)
R
n
C1
Vrefn + V
Vin
S3 ,
S1,
S2, /
Comparador baseado em inversor e capacidades comutadas
Latch A Vout
Vin1
Vin2
/
Arquitectura bsica
comparador
Modo amostragem S1, S3 on; S2 off
Modo comparao S1, S3 off; S2 on
Arquitecturas Paralelode 2 passoscom refinamento
de escala(subranging)
2
N
-1 comparadores -> 2
N1
-1 + 2
N2
-1
Amostragem
e reteno
Q
u
a
n
t
i
f
i
c
a
d
o
r

d
e

N
1
-
b
i
t
s

e
m

1

p
a
s
s
o
X[T0]
X[T2
N
]
C
o
n
v
e
r
s
o
r

D
/
A
X[Ti2
N2
]
X[T(i +1)2
N2
]
b
N
, ---- , b
N2+2
, b
N2+1 b
N2
, ---- , b
2
, b
1
Q
u
a
n
t
i
f
i
c
a
d
o
r

d
e

N
2
-
b
i
t
s

e
m

1

p
a
s
s
o
00
01
10
11
1 passo MSBs
X[T0]
X[T4]
X[T8]
X[T12]
X[T16]
X[T9]
X[T11]
00
01
10
11
V
in
2 passo LSBs
Paraleloem2 passosc/ amplificaode resduo
(Two step flash ouparallel feed-forward)
2
N
-1 comparadores -> 2
N/2
-1 + 2
N/2
-1
S/H
ADC
MSB (N/2 bits)
DAC
+
2
N/2
-
+
b
1
; b
2
;... ...; b
N-1
; b
N
0
V
ref
v
in
v
in
MSBs
0
V
ref
LSBs
ADC
LSB (N/2 bits)
2
N/2
O ADC de dois passos
primeiro efectua uma
converso grosseira com
N/2 bits, correspondentes
aos MSBs. Este resultado
subtrado entrada do que
resulta o 1 erro de
quantizao. Este depois
refinado num 2 ADC de N/2
bits.
Amplificador do resduo
Paraleloem2 passosc/ amplificaode resduo
(Two step flash ouparallel feed-forward)
Fig.6.31 do data conversion system design
n Cada conversor um conversor flash.
n O nmero de comparadores bastante reduzido relativamente a um ADC
puramente flash (reduz-se de (2
N
-1) para 2(2
N/2
-1)).
n Precisa de dois passos para determinar a palavra final (menor l argura de banda).
n Cada ADC tem de possuir a resoluo correspondente aos N bits (caso contrrio
o DNL e/ou INL no estariam dentro de tLSB.
n H uma grande exigncia sobre o amplificador do res duo: tem de ser capaz de
descriminar sinais de tLSB.
SHA1:hold
SHA2:sample
Converso grosseira
Converso D/A, subtraco
SHA1:sample
SHA2:hold
Converso fina
clock
SHA1
ADC1 DAC + SHA2 ADC2
t
Vin
-
+
clk /clk
MSB LSB
Cascatade conversoresde 1 bit (pipeline)
ADC de N-passos com conversores de um bit cada. Aps um atraso
inicial de N ciclos de relgio, obtem-se uma converso por cada ciclo
de relgio. Os erros propagam-se ao longo da cadeia, pelo que a
exactido condicionada pelas caractersticas dos primeiros andares.
S/H
V
ref
/2
+
2
1 0
+
-
v
i
S/H
V
ref
/2
+
2
1 0
+
-
b
1
b
2
...
...
1bit
+
-
+
-
-
+
+ -
C1
C2
Vin
Vout=0
-
+
+ -
C1
C2
Vref
Vout=2Vin-Vref
Amostragem
C1=C2
Amplificao e
comparao
A polaridade desta tenso determina
se V
in
>V
ref
/2 ou V
in
<V
ref
/2. Se V
in
<V
ref
V
ref
adicionada ao resduo.
n Latncia atraso entre o instante de amostragem do
sinal e o instante em que o cdigo disponibilizado
sada
N
N+1
N+2
N+3
N+4
N+5
Sinal
entrada
Relgio
converso
Dados
sada
N-3 N-2 N-1 N N+1 N+2
Integraode duplarampa
n Conversor muito popular pelo seus baixos offset e erro de ganho, e
elevada linearidade.
n Exige circuitos de baixa complexidade.
n vocacionado para sinais bastante lentos sendo adequada para
aparelhos de medida (corrente e tenso).
n Baixo custo, boa resoluo, baixa taxa de converso (dependente de
v
IN
).
n Converso realizada em duas fases.
Fase I
Fase II
T
1
(Fixo)
T
2
(Depende de V
in
)
(Declive fixo=V
ref
/K)
-V
in1
-V
in2
-V
in3
Durante a fase I gerada uma rampa
de declive varivel, directamente
proporcional ao valor da tenso de
entrada a converter. Durante a fase II
decresce-se do valor V
i
atingido no final
da fase I at 0 com declive constante.
Este tempo varivel e directamente
proporcional ao valor da rampa no fim
da fase I.
V
V
1
V
2
V
3
ref
in
ref i
i in
i
V
V
T T
V
K
T
V
T
K
V
V

1 2
2
1
_
(Declive varivel= -Vin/K)
Como T
I
fixo ento T
2
directamente
proporcional entrada. Se T
2
controlar o
tempo de contagem de um contador binrio,
a sada digital do contador directamente
proporcional a V
in
.
+
-
R -V
in
V
ref
C
+
-
Lgica de
Controlo
Contador
:
b
1
b
2
b
3
b
N
Comparador
Integrador
S
1
S
2
S
1
ligado a -V
in
durante T
1
segundos e a V
ref
durante T
2
. S
2
fecha com um
impulso no fim de T
2
, curto-circuitando o condensador.
V
i
T
Ck
( )
ref
in
Ck
N
ref
i
in
i
Ck
N
V
V
T T
RCV
V
T
V RC
V
T T
2
2
2
2
1

O contador conta durante T
2
segundos, ento a
sada digital indica o nmero de perodos T
ck
contados em T
2
segundos.
( )
N
N
Ck
N
b b b D
T
T
D

+ + + 2 ... 2 2 ; 2
2
2
1
1
2
ref
in
V
V
D
A dupla rampa permite eliminar a
sensibilidade a variaes de R e C
n A converso independente do factor de ganho RC e portanto os
erros de ganho so muito baixos.
n RC deve ser escolhido por forma a maximizar V
in
para garantir
boas relaes sinal rudo.
n Os erros de offset podem ser compensados recorrendo-se a um
conversor de quadrupla rampa. Uma converso faz-se com Vin=0
(amostrar o offset). A segunda converso corresponde a Vin. O
valor final ser este subtrado do primeiro.
n Os conversores de dupla rampa so muito lentos. No pior dos
casos T
T
=T
1
+T
2
|
T1=T2
=2
N+1
TCk
Aproximaessucessivas
n A determinao da converso efectuada por aproximaes
sucessivas dos bits, comeando-se pelo mais significativo.
n O nmero de iteraes reduz-se neste conversor a NTCk
000
001
010
011
100
101
110
111
t
N passos
b
1
=1
b
1
=0
b
2
=1
b
2
=0
b
2
=1
b
2
=0
b
3
=1
b
3
=0
b
3
=1
b
3
=0
b
3
=1
b
3
=0
b
3
=1
b
3
=0
Aproximaessucessivas
n Alta taxa de converso, boa resoluo, relativamente pequena rea.
n O DAC aplica recursivamente N tenses de
referncia ao comparador
q Um conversor de 16 bits realiza 16 comparaes
por ciclo de converso
n necessrio um Track/Hold na entrada (para
manter Vin constante durante a converso)
1 2 3 4 5 6
Cdigo de sada:
101011
Sada D/A
3/4 FS
1/2 FS
1/4FS
DIGITAL
OUTPUT
DATA
REF
Clock
Registo
Aproximaes
sucessivas
D/A
Conversor
Comparador
V
IN
-
+
Aproximaessucessivaspor redistribuiode carga
n
n Topologia preferida para os
conversores SAR
n A malha de resistncias de
converso D/A substituda por
um conversor D/A capacitivo
n Porqu??
q O emparelhamento de
condensadores emtecnologia
CMOS mais f cil de obter do
que o de resistncias de preciso
q Apresenta por inerncia uma
funo de S/H
V
in
S
p
C
M C
M-1 C
0
V
REF
Registo deciso
Lgica deciso
Apontador
Clk
n Distribuio de carga 4 bits
1. Modo amostragem
q Vx reposta a 0
q Condensadores executam amostragem
n Todos os condensadores carregados com Vin
q Carga nos Cs = 16CVin
2. Modo reteno
q S2 aberto (comparador activado)
q Todos os Cs ligados massa
n Preservando a carga, Vx-Vin
V
in
S
2
8C 4C C
V
REF
C 2C
S
1
Modo
amostragem
V
in
S
2
8C 4C C
V
REF
C 2C
S
1
Modo
reteno
V
x
0
V
x
-Vin
n Distribuio de carga 4 bits
3. Modo redistribuio de carga (processo
de aproximaes sucessivas)
q O C de maior valor (8C) ligado a Vref
q Como 8C = C
tot
, Vx -Vin + Vref /2
n Se Vx permanece negativa Vin > Vref/2, e
o condensador MSB deixado ligado a Vref
(valor do MSB = 1)
n Se Vx passa a positivoVin< Vref/2, e o
condensador MSB ligado massa (MSB
value = 0)
q O processo repetido N vezes, com um
condensador de menor valor a ser ligado de
cada uma das vezes, at que se conclua a
converso
q Equivalente a um divisor capacitivo
n Aspectos crticos
q Transitrios de comutao
V
in
S
2
8C 4C C
V
REF
C 2C
S
1
Modo
Comparao
bit a bit
V
x
Conversores Sobreamostrados
n O que um conversor sigma-delta (delta-sigma)
q Um conversor de 1-bit (tb. pode ser multi-bit) que tira partido da sobreamostragem
q Delta = comparao com DAC 1-bit
q Sigma = integrao dos erros (sequncia de valores Delta)
n Quais as vantagens de um sigma-delta?
q Realizado com essencialmente circuitos digitais o que permite baixo custo
q Grande resoluo
n Quais as desvantagens?
q Resposta emfrequncia limitada (tem tendncia a deixar de ser!)
q Mais efectivo com entradas contnuas
q Latncia
n A vantagem da sobreamostragemreside no facto de a gama dinmica do conversor
aumentar, i.e., a relao sinal rudo na banda do sinal aumenta com o aumento da
frequncia de amostragem. Isto acontece pelo facto do rudo de quantificao se
estender numa banda maior.
n Filtro de mdia
0V
Fim de escala
Modulador
Sigma-Delta Tenses
contnuas
1-bit
1-bit stream
Entrada a 1/2 escala 1/4 do fim de escala 3/4 do fim de escala
1 1 1
0 mdia 0 mdia 1 mdia
1 = 0.5 0 = 0.25 1 = 0.75
0 0 0
1 1 1
0 0 1
1 0 1
0 0 0
n A sobreamostragem permite a utilizao de circuitos anal gicos com
especificaes menos restritivas.
n Permite tambm a utilizao de filtros de anti-aliasing com especificaes
menos rigorosas na banda de transio.
f
B
f
s
/2
f
s
f
s
f
B
f
s
/2
Sinal
Banda de
transio
n
Signal i nput,
X
1
X
2
X
3
X
4
X
5
Difference
Amp
Integrator
Comparator
(1-bit ADC)
1-bit DAC
To Digital
Fi lter
+
-
+
-
VMax
X
1
X
2
X
3
X
5
Vmax
0V
+Vmax
-Vmax
L
a
t
c
h
X
4
+Vmax
-Vmax
1
0
Vmax
0V
1000100010001
integrador
Comparador
ADC de 1 bit Relgio
do modulador
Entrada do
Filtro digital
Somador
DAC 1 bit
n
Frequncia
F
S
/ 2
F
S
Amplitude da fundamental
Rudo de quantizao
SNR = 6.02N + 1.76dB ;
(paraum conversor
de N bits e entrada sinusoidal)
Nvel mdio do r udo
P
o
t
n
c
i
a
Frequncia
k F
S
/ 2 k F
S
Nvel mdio do r udo
Sobreamostragemde kx
P
o
t
n
c
i
a
O mesmoru do total mas
espalhadopor uma bandamaior
SNR = 6.02N + 1.76dB ;
n
Frequncia
k F
S
/ 2
k F
S
Rudo removido
Filtroideal
BW
P
o
t
n
c
i
a
SNR = 6.02N + 1.76dB + 10 log(kFs/2*BW)
10log(4) 6
Frequncia
k F
S
/ 2 k F
S
Amplitude da fundamental
O integrador um passa-
alto para o ru do.
Como resultado obtm-se
umaformatao do ru do
(noise shaping)
P
o
t
n
c
i
a
SNR = 6.02N + 1.76dB
Q
Quantificador
Potncia do rudo
-f
s
/2
f
s
/2
K
2
rea= Q
2
/12
s
f
Q
K
1
12
A rea ao quadrado tem de ser constante pois como observamos o rudo de quantificao
independente da frequncia de amostragem. Para o mesmo quantificador se fs
aumenta ento K diminui.
-f
s
/2
f
s
/2
-f
s
/2
f
s
/2
reas iguais
K
2
K
2
s
f
Q
K
'
1
12
'
n
B
s
f
f
O
2
Razo de sobreamostragem
Aps a filtragem (ideal) verificamos que na banda base resta-nos um rudo total
(potncia igual s reas rectangulares com K e K quadrado) de:
( )
O
Q
f
f Q
f K Area
s
B
B
1
12
2
12
2
2 2
2

A relao sinal rudo para um conversor de N bits:
( ) O
Q
V
O
Q
V
V
V
SNR
inRMS inRMS
Q
inRMS
log 10
12
log 10
12
log 10 log 10
2
2
2
2
2
2
+
,
_
,
_
,
_
Se a entrada for uma sinus ide: ( ) O N SNR log 10 76 . 1 02 . 6 + +

n Sobreamostragem e filtragem permitem melhorar a SNR
q Cada aumento da sobreamostragem por um factor de 4, permite melhorar a
SNR em 6 dB (1-bit)
n Com um conversor de 1-bit a sobreamostragem e a filtagem permitem obter:
q 2-bits para uma sobreamostragem de 4x
q .. .. .. ..
q 24-bits para umasobreamostragem de 70.368.744.177.664x
n Com uma frequncia de 40kHz levar-se-iam 56 anos a obter a mdia l
sobreamostragem no tudo
n Os conversores sigma-delta tiram partido da tcnica de noise shaping para se
obterem mais do que 6dB de gama dinmica por cada incremento de 4x da taxa
de sobreamostragem
A SNR cresce a 10dB/dec com a razo de sobreamostragem
A sobreamostragem apenas aumenta o SNR diminuindo o efeito de
quantificao na banda base do sinal. No entanto no melhora a linearidade
do conversor utilizado. Se se quiser obter um conversor de M bits com M>N
apenas por sobreamostragem, ento o conversor de M bits dever
apresentar medidas de linearidade equivalentes a um conversor de M bits,
i.e., em termos de linearidade o conversor original dever ter uma resoluo
equivalente a M bits.
Isto pode ser conseguido usando um conversor de 1 bit (comparador) pois
este inerentemente linear, i.e., como s apresenta dois valores possveis a
curva que os une sempre um segmento de recta.
V
i
Filtro
S/H
modulador
Filtro
Passa-Baixo
Digital
O
Filtro de decimao
Q
Quantificador
H(z)
+
-
+
A funo do modulador a de
moldar (modelar) o rudo na banda
base do sinal sem atenuar o
prprio sinal a converter.
Y(z)=X(z)+Q(z)
U(z)
X(z)
( )
( )
( )
( )
( ) z Q
z H
z U
z H
z H
z Y
+
+
+
1
1
1
) (
+
Q
H(z)
Y(z)
1/s
DAC
Digital
Analgico
Exemplo de primeira ordem (consideremos
conversor de 1 bit)
+ Z
-1
+ ADC
DAC
u(nT)
-
x(nT)
Rudo de quantificao
y(n)
-
1
1
) (
z
z H
y(n)+q(t)
( ) ) ( 1 ) ( ) (
1 1
z Q z z X z z Y

+
FIR passa-alto
n
0 100 200 300 400 500
1st-order
2nd-order
3rd-order
4th-order
Modulator noise densities
Hz
-
+
1-bit
DAC
?
1-BIT ADC INTEGRADOR
Sada 1-BIT
-
+
1-bit
DAC
?
1-BIT ADC INTEGRADOR
Sada 1-BIT
-
+
?
INTEGRADOR
0 1 2 3 4 5 6 7
1st-order
2nd-order
3rd-order
4th-order
Modulator noise densities
Hz
Conditioning Sensor Signals For Data Converter Applications
Joe DiBartolomeo,,Dennis Cecic, IEEE IMS Toronto)
20
40
60
80
100
120
[dB]
3
6.4
9.7
13
16.3
19.6
bits
4 8 16 32 64 128 256 512 k
Taxa de
sobreamostragem
2 4 6 8 oitavas
21dB/oitava
3,5 bit/ oitava
15dB/oitava
2,5 bit /oitava
9dB/oitava
1,5 bit /oitava
3ordem
2ordem
1ordem
modulador do ordem - n ) (
1 2 12
) 2 1 ( +
+
n
n
rms
O
n
Q
e

ConversoresAnalgico/ Digital - especificaes
n Especificaes de amostragem:
q Tempo de converso, tempo de aquisio, taxa de converso,
atraso de amostragem (aperture delay)
q Incerteza de amostragem (aperture jitter), reposta ao degrau
n Parmetros de caracterizao esttica:
q Obtidos por testes realizados com estmulos DC ou de baixa
frequncia
n Erro de ganho, desvio na origem (offset error), INL, DNL
n Parmetros de caracterizao dinmica:
q Obtidos por testes realizados com estmulos sinusoidais
frequncia de operao
q SNR, SINAD, THD, N
ef
n
Taxa de converso (a/s)
1K 100 10 10K 100K 1M 10M 100M
24
20
16
12
8
Pipeline AS
sobreamostragem
R
e
s
o
l
u
o
-
b
i
t
s
Aumento da taxade converso
n
Jerry Horn
http://www.chipcenter.com/eexpert/jhorn/jhorn015.html
N
ef
Mas em tecnologia
nada deve ser tomado
como definitivo !
n Classificao de diferentes ADC de acordo com a
rapidez e resoluo
Baixa ou mdia velocidade
Elevada resoluo
Velocidade moderada
Resoluo mdia
Elevada velocidade
Baixa ou mdia resoluo
Dupla Rampa
Sobre-amostragem
Aproximaes sucessivas
Algor tmica
Flash
Dois-passos
Interpolao
Folding
Pipelined
Time-interleaved
n Exemplos de aplicaes
10 40 MA/s
30 50 MA/s
8 12
8 12
Half-flash ( videoprofissional)
Pipeline
Video, TV digital
320 kA/s
800 1500 kA/s
100 kA/s
30-140 MA/s
10
8-12
8
6
Half-flash
Pipeline
AS
Flash
Controlo de disco duro
8 kA/s modems
80-160 kA/s ISDN
2,2 MAs ADSL
40 MA/s VDSL
12-16 modems
13-16 ISDN
12 ADSL
12 VDSL
, 4 ordem
Pipeline
Transmisso de dados
780 A/s
20-2000 kA/s
100-2000 A/s
24
8-18
18-20
AS
Rampa (integrador)
Controlo automtico
Sensores
48-50 kA/s
48-96 kAs
85-500 kA/s
14-18 consumidor
18-24 profissional
10-16
, 4-7 ordem
AS
udio
Taxa de converso N de bits Arquitectura Aplicao

Conver Sore Sad

Hochgeladen von

Dokumentinformationen

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

Conver Sore Sad

Hochgeladen von

Copyright:

Verfügbare Formate

1

S/H com impedncia de entrada elevada.

Se a entrada for uma sinus ide: ( ) O N SNR log 10 76 . 1 02 . 6 + +

Das könnte Ihnen auch gefallen