UNIVERSIDAD DE EL SALVADOR FACULTAD DE INGENIERA Y ARQUITECTURA ESCUELA DE INGENIERA ELCTRICA ELECTRONICA II CICLO I - 2014

LABORATORIO #1: POLARIZACION Y ETAPAS AMPLIFICADORAS JFET

Presentado por: Vsquez Lpez, Nstor Gabriel Zecea Landaverde, Juan Carlos VL10008 ZL09002

Catedrtico: Ing. Jos Roberto Ramos

Grupo de Laboratorio: Martes 10:00 am 12:00pm

Ciudad Universitaria, Lunes 07 de abril de 2014

RESUMEN Este laboratorio se desarrolla con el fin de observar cmo puede llegar a ser el comportamiento de los transistor JFET, cuando estemos trabajando con el como un amplificador, del como estos varan en su funcionamiento, dependiendo del tipo de transistor que estemos usando y de acuerdo al el voltaje correcto que se debe utilizar, para obtener un ptimo funcionamiento o un funcionamiento ideal. Como asignaciones de la prctica se han calculado IDSS y VGS (off). Sabemos que IDSS es la corriente que pasa por el transistor cuando VGS es cero; este procedimiento se ha realizado de manera experimental y por medio de simulacin con la ayuda del software TINA. Adems se ha diseado un amplificador con una ganancia mayor que 50 utilizando un 2N4339, as como tambin un seguidor de fuente y se han obtenido los resultados bajo el programa de simulacin.
INTRODUCCION

El JFET es un dispositivo electrnico, esto es, un circuito que, segn unos valores elctricos de entrada, reacciona dando unos valores de salida. En el caso de los JFET, al ser transistores de efecto de campo elctrico, estos valores de entrada son las tensiones elctricas, en concreto la tensin entre los terminales S (fuente) y G (puerta), VGS. Segn este valor, la salida del transistor presentar una curva caracterstica que se simplifica definiendo en ella tres zonas con ecuaciones definidas: corte, hmica y saturacin. Fsicamente, un JFET de los denominados "canal P" est formado por una pastilla de semiconductor tipo P en cuyos extremos se sitan dos patillas de salida (drenador y fuente) flanqueada por dos regiones con dopaje de tipo N en las que se conectan dos terminales conectados entre s (puerta). Al aplicar una tensin positiva VGS entre puerta y fuente, las zonas N crean a su alrededor sendas zonas en las que el paso de electrones (corriente ID) queda cortado, llamadas zonas de exclusin. Cuando esta VGS sobrepasa un valor determinado, las zonas de exclusin se extienden hasta tal punto que el paso de electrones ID entre fuente y drenador queda completamente cortado. A ese valor de VGS se le denomina Vp. Para un JFET "canal N" las zonas p y n se invierten, y las VGS y Vp son negativas, cortndose la corriente para tensiones menores que Vp.

ASIGNACIN LISTA DE EQUIPO Y MATERIAL 1 Multmetro 1 Breadboard 1 Fuente DC 1 Transistor 2N4338 Resistencias Practica 1. Investigar cmo medir IDSS y VGS (OFF): Para la obtencin de IDSS se muestra en la figura 1 el circuito.

Figura 1

Para medir VGS (OFF) se muestra el circuito en la figura 2.

Figura 2

RESULTADOS EXPERIMENTALES 2N4339 IDSS=1.255 mA VGS=-902 mV VO=-1.339 mV

Tabla 1.

Valores obtenidos por todos los dems grupos del laboratorio (2N4339): IDSS [mA] 1.22 1.024 1.225 0.629 0.626 1.25 1.03 1.27 VP = VO [V] -1.34 -1.272 -1.339 -0.97 -0.915 -1.27 -1.4 -1.379
Tabla 2.

Para el 2N4339: IDSSMax= 1.27 mA IDSSMin= 0.626 mA Resultados Obtenidos:

VOMax= -1.379 V VOMin= -0.915 V

Grafica 1. Comportamiento de Id vrs VGS

Grafica 2. Comportamiento de Gm vrs VGS:

Simulacin de los circuitos de la figura 1 y 2:

Imagen 1: Resultados de la Simulacin en Tina de los CKTO de la Figura 1 y 2.

PRACTICA 2 SIMULACIN Disear un amplificador con ganancia mayor que 50, usando un 2N4338/2N4339. Usar las tcnicas discutidas en el laboratorio. Parmetros de Diseo: Av VPMAX IDMAX R2 VPMIN IDMIN Gm = 52 V/V = -1.379 V = 1.27 mA = 120 K = -0.915 V = 0.626 mA = 0.001 A/ V (De la curva gm vs. ID)

Solucin: 2 = ( ) [1 ] 2 = + 2 = (0.001 /) (1.379 )2 1.379 2(1.27 )

= .

2 = + 2 (0.001 /) (0.915 )2 = 0.915 2(0.626 )

= . 2 = [1 ] = [1 2 ]

0.6303 2 = (1.27 ) [1 ] 1.379

= . 2 = [1 ] 0.2463 2 = (0.626 ) [1 ] 0.915

= . | | 0.384 = 40.1 = . = 52 / = 0.001 / = = Para el clculo de divisor de tensin: = + | | = ( 0.3744 )(9.6 ) + |0.6303 | = .

Sabemos que: R2=120 k 2 = 2 + 1 2 + 1 = 2 1 = 2 2 2 2 (120 )(30 ) 1 = 120 4.2245 = 1 = Datos Obtenidos: VGSMAX = -0.6303 V VGSMIN = -0.2463 v IDMAX = 0.3744 mA IDMIN = 0.3343 mA RS = 9.6 k RD = 52 k VGG = 4.2245 V R1 = 732 k El diagrama del circuito es el mostrado en la Figura 3.

Figura 3

El resultado de la simulacin del circuito de la Figura 3 se muestra en la Imagen 2 y 3.

Imagen 2. Resultado de la simulacin en DC del CKTO de la Figura 3.

Imagen 3. Amplificador con Av = 49.1 V/V. Resultado del CKTO de la Figura 3.

PRACTICA 3 SIMULACIN Disear un seguidor de fuente con impedancia de entrada mayor que 1M. Usando transistores de la misma familia. Usar las tcnicas discutidas en el laboratorio utilizando el mismo valor de Gm que se utiliz para el diseo del amplificador: Gm = 0.001 mA/ V (De la curva gm vs. ID) Una de las claves para disear un buen seguidor de fuente es que tenga una gran impedancia de entrada, ya que esto ayuda a la hora de tomar mediciones, para esta asignacin se recomend una impedancia mayor a 1M. Por lo cual seleccionamos RG = 1.5 M De las grficas se obtienen los siguientes parmetros de ID y VGS. IDMAX = 0.022mA IDMIN = 0.01739mA ID = 0.022mA 0.01739mA = 0.00461 mA VGSMAX = 1.25V VGSMIN = 0.7788V VGS = 1.25V 0.7788V = 0.124324V Con estos datos calculamos la resistencia de fuente del circuito seguidor de fuente: ID / VGS = 0.00461mA / 0.124324V = 37 *10 6 RS = 1 / ID / VGS = 27.2K RS = 27.2K Por lo que el circuito se muestra en la Figura 4.

Figura 4

De la simulacin obtenemos las siguientes grficas, mostradas en la Imagen 4.

Imagen 4. Seguidor de fuente con una ganancia Av = 0.8857 V/V

CONCLUSIONES El transistor de efecto campo es en realidad una familia de transistores que se basan en el campo elctrico para controlar la conductividad de un "canal" en un material semiconductor. Los JFET pueden plantearse como resistencias controladas por diferencia de potencial. Algunas caractersticas de estos transistores son: Tiene una resistencia de entrada extremadamente alta (casi 100M). No tiene un voltaje de unin cuando se utiliza como conmutador (interruptor). Hasta cierto punto es inmune a la radiacin. Es menos ruidoso. Puede operarse para proporcionar una mayor estabilidad trmica. El factor de ganancia depende mucho de la resistencia del drenaje. Se puede decir que para que las mediciones de esta prctica sean aceptables y tengan el menor nmero de errores en las mismas con respecto a los clculos se debera tomar en cuenta los valores reales de los elementos a utilizar si se llegase a implementar el diseo planteado aqu.

BIBLIOGRAFIA Microcircuitos Electrnicos, ADELS. SEDRA. KENNETH C.SMITH, 5 Edicin, Mc. Graw-Hill, 2006. Electronica, 2da Edicin, Allan R. Hambley. Ing. Jos Roberto Ramos. Notas de Clase de Electrnica II. 2013

ANEXOS

Data Sheet 2N4338/39/40/41

Equipo Utilizado. Midiendo VGS (OFF) e IDSS