Escola Secundria Emdio Navarro Curso Profissional de Electrnica, Automao e Computadores Disciplina de Automao e Computadores

Mdulo Aquisio de Dados

Conversores A/D e D/A

Sempre que for necessrio armazenar numa memria, dados provenientes de sensores como, por exemplo, de transdutores de temperatura ou de presso, os dados tm que ser previamente convertidos da sua forma analgica para uma forma digital de uns" e "zeros", forma essa que a memria aceita. Os conversores analgico-digitais (A/D) so utilizados para esse fim. Uma grandeza diz-se analgica quando pode tomar todos os valores dentro de determinados limites. Pelo contrrio, uma representao digital de uma grandeza possui apenas um nmero fixo de valores possveis. Na vida diria, uma rampa um sistema analgico, porque existem infinitas posies possveis para colocar os ps, entre a base e o topo da rampa. Pelo contrrio, uma escada um sistema digital porque existe um nmero limitado de posies possveis para colocar os ps. O inverso de um conversor A/D o conversor digital-analgico (D/A). Um conversor D/A produz uma corrente ou tenso de sada proporcional grandeza de uma palavra binria aplicada na sua entrada. Iremos comear pelo conversor D/A pois mais simples que o conversor A/D e porque muitos tipos de conversores A/D utilizam conversores D/A como partes do seu circuito.

CONVERSORES DIGITAIS-ANALGICOS Conversor D/A com resistncias de peso binrio O tipo mais simples de conversor D/A utiliza resistncias de peso binrio e um amplificador operacional (ampop) para efectuar a converso de sinais lgicos binrios para uma tenso proporcional. Considere o esquema da figura 1.Vamos ver o que acontece quando o interruptor D0 fechado. A resistncia R1 de valor 100k apresenta 5V num terminal e O V (terra virtual) no outro. Temos assim uma resistncia de 100k com 5V aos seus terminais, pelo que a corrente que a atravessa, pela lei de Ohm, de 0,05 mA. Como esta corrente no pode entrar no ampop, devido sua elevada impedncia de entrada, vai circular pela resistncia de realimentao de 10k. Vem ento para tenso de sada do ampop 10 k. x (- 0,05) mA = - 0,5 V

Fig.1 Conversor D/A de resistncias de peso binrio

Abrindo DO, vamos agora fechar D1. Como R2 apenas metade do valor de Rl, circular o dobro da corrente por RF. Vem ento para tenso de sada, um valor duplo do anterior, isto - 1 V. O passo seguinte consiste em fechar DO e D1 simultaneamente e determinar a tenso de sada. Com ambos os interruptores fechados, circular 0,05 mA por R1 e 0,1 mA por R2. As duas correntes adicionam-se na terra virtual e vo circular por RF. Como circula agora por RF uma corrente de 0,15 mA, a tenso de sada do ampop de - 1,5 V. Pode-se proceder de modo idntico para as outras combinaes de entradas. As resistncias produzem correntes pesadas binariamente, de acordo com a palavra digital programada pelos interruptores DO-D3. Estas correntes so adicionadas na terra virtual e convertidas numa tenso 2

de sada proporcional pelo ampop e por RF. Pode-se experimentar este circuito em laboratrio, substituindo os interruptores DO a D3 pela sada de um contador binrio de 4 bits. A sada vir ento na forma de uma escada com 15 degraus de - 0,5 V cada. O valor de cada degrau pode ser alterado atravs de RF. Contudo, se RF for muito grande, o degrau do topo levar o ampop saturao em - 14 V, aproximadamente. Conversor D/A em escada R/2R

Fig.2 Conversor D/A R/2R em escada. (a) Esquema completo. (b) Circuito equivalente para o interruptor MSB ligado. (c) Circuito equivalente para o interruptor MSB seguinte ligado. Para um conversor D/A com mais de 4 bits, um circuito como o da fig.l apresenta um problema - necessita de muitos valores diferentes de resistncias. Um outro circuito que produz correntes pesadas binariamente com apenas dois valores de resistncias o da fig.2. Como no caso anterior as correntes so convertidas numa tenso proporcional pelo ampop e por RF A escada R/2 R pode parecer primeira vista um pesadelo de leis de Kirchoff, mas devido s relaes simples existentes entre as resistncias, calcula-se muito facilmente. Considere-se em primeiro lugar que o interruptor D3, 0 interruptor do bit mais significativo ligado a uma tenso de referncia + 5 V e os outros interruptores ligados massa. R1 e R2 esto ento em paralelo e como cada uma delas vale 2R, a

resistncia equivalente R. Esta resistncia adiciona-se a R4 para formar uma outra, de valor 2R em paralelo com R3 e ligada massa. A combinao de R3 e das resistncias anteriores reduz-se a uma resistncia R em srie com R6.

Utilizando a mesma tcnica para o resto do circuito, vem o circuito equivalente simplificado da fig.2 b). Como a terra virtual do ampop est a 0 V, no existe corrente atravs da resistncia para a terra. Podemos assim desprezar o efeito desta resistncia. Os 5 V aos terminais dos 20 k de R7 produzem uma corrente de 0,25 mA que atravessa RF. A tenso de sada produzida pelo bit mais significativo - 5 V Para determinar a tenso produzida pelo bit mais significativo seguinte, basta ligar o interruptor D2 a +5 V e o interruptor D3 massa. As resistncias esquerda de R5 na fig.2 a) reduzem-se a uma resistncia nica de valor 2R ligada massa. O circuito pode ainda ser mais simplificado, determinando-se o circuito equivalente de Thvenin do divisor de tenso formado por R5 e pela resistncia 2R massa, como se mostra na fig.2 c). A tenso de Thvenin a tenso na juno, isto , 2,5 V. A resistncia equivalente de Thvenin igual ao valor do paralelo das duas resistncias, isto , R. Tudo o que fica esquerda de R8 pode representar-se por uma nica resistncia de valor R, ligada a 2,5 V. Podemos ignorar R7, pois ambos os terminais esto massa. A resistncia total entre o terminal somador e a tenso equivalente de Thvenin de 2,5 V 2R, isto , 20 k. A corrente que entra no terminal somador ento 2,5 V / 20 k, isto , 0,125 mA. Esta corrente, ao atravessar RF, produz uma tenso de sada de - 2,5 V. Por uma anlise semelhante pode determinar-se que o bit mais significativo seguinte produz uma tenso de sa1da de-0,625 V. A tenso de sa1da de plena escala, para todos os interruptores ligados, a soma das quatro tenses, isto , -9,375 V. Muito embora o conversor D/A em escada R/2R seja mais dif1cil de analisar que o conversor com resistncias pesadas mais fcil de construir com preciso, visto que apenas so necessrios dois valores de resistncias de preciso de filme metlico. O nmero de bits pode ser ampliado, incluindo mais seces com os mesmos valores R/2R. Podemos ligar um contador binrio de 4 bits, em lugar dos interruptores da fig.2 a), produzindo-se assim uma forma de onda em escada.

Conversores D/A monolticos e hbridos

Quando referido a circuitos integrados, o termo 'monoltico" significa num bloco nico e indicanos que todo o circuito est contido num nico chip de si1cio. Um circuito diz-se 4

"hbrido,quando contem um ou mais "chips de si1cio e malhas resistivas ou outros componentes miniaturizados num mesmo invlucro de circuito integrado. O MC1408L um conversar D/A monoltico de 8 bits muito utilizado, cujo diagrama de blocos est representado na fig.3a. O MC1408L apresentado numa cpsula standard DIP de 16 pinos e necessita das alimentaes +5 V (VCC) e - 5 V(VEE). Neste conversor, uma rede resistiva em escada R/2R divide a corrente de referncia do amplificador de corrente em oito correntes com peso binrio. Utilizam-se transistores bipolares para comutarem as correntes para uma linha de sada de acordo com a palavra binria presente nas entradas TTL Al-A8.

Fig.3 Conversor MOTOROLA MC1408 (D/A) a) Diagrama de blocos b) Esquema de aplicao e tenso de sada. Note-se que as referncias do MSB e do LSB esto invertidas em relao ao modo como os contadores so normalmente referenciados. Alguns conversores D/A so referenciados deste modo e outros no, pelo que sempre necessrio ler cuidadosamente os datasheets. O 1408L apresenta uma corrente de sada que pode ser convertida numa tenso por meio de um ampop e uma resistncia como se indica na fig.3b. VREF A A A A A A A A R0 1 + 2 + 3 + 4 + 5 + 6 + 7 + 8 R14 4 8 16 32 64 128 256 2 5

VOUT =

Para os valores indicados, a tenso de sada a plena escala

2V 5k 255 = 9,961V 1k 256

Este conversar designado por 10 V de plena escala. Uma aplicao interessante dos conversares D/A baratos como o 1408L a de criar sons udio e formas de onda especiais. As sadas de um contador binrio de 8 bits podem ser ligadas s entradas do D/A. medida que o contador avana na contagem o conversar D/A fornece sinais em dente-de-serra com 255 degraus. A frequncia de sada igual frequncia do relgio de entrada dividida por 256. Formas de onda mais elaboradas podem ser criadas ligando o conversar D/A sada de uma memria ROM ou RAM de 8 bits. A memria programada com os nmeros binrios desejados numa base ponto-a-ponto. A memria lida sequencialmente para o conversar D/A por meio de um contador ligado s suas entradas de endereo. O nmero de sons possveis apenas limitado pela nossa imaginao, pela capacidade de memria de que se dispe e pela pacincia na programao desta. Para aplicaes que requeiram uma resoluo com mais bits, so utilizados conversores hbridos D/A, como por exemplo o DATEL DAC - HZ 12 BCG , que fornecido num DIP de 24 pinos. A fig.4.b, apresenta o seu diagrama de blocos. Trata-se de um conversor de 12 bits, e necessita das alimentaes de + 15 V e - 15 V No invlucro esto includas resistncias e um ampop, pelo que se dispe de sadas de corrente e de tenso. A tenso de salda de plena escala pode ser alterada, utilizando diferentes resistncias de realimentao no ampop. O dispositivo inclui ainda uma tenso referncia de preciso, para alimentar a rede de resistncias que define as correntes. Com o objectivo de obter a preciso necessria a um conversor de 12 bits, as resistncias de filme metlico so ajustadas individualmente para o valor desejado por um laser. Como cada uma das resistncias tem que ser ajustada, torna-se desejvel reduzir o nmero de resistncias necessrias para o conversor. O conversor em escada R / 2R precisa de duas resistncias por bit e o conversor de peso binrio utiliza apenas uma resistncia por bit. O principal problema do conversor de peso binrio a gama elevada de resistncias necessrias para conversores com mais de quatro bits. Este problema resolvido pela utilizao de trs seces do tipo resistncias de peso binrio com quatro bits, como se apresenta na figo 4.b. As resistncias em srie com as seces menos significativas atenuam a sada destas seces pelo que podem ser usados os mesmos valores de resistncias nas fontes de corrente. Como se indica na fig.4.b, as fontes de corrente de preciso esto todas na conduo. O circuito de comutao, no apresentado na figura, liga as fontes de corrente desejadas, colocando os emissores no estado ALTO. Existem muitos esquemas de circuitos de comutao, pelo que no necessrio nem possvel discuti-los todos aqui. O que se torna importante reter so as especificaes gerais, mais do que quais os modos de comutao utilizados internamente. 6

Fig.4 Conversor hbrido DATEL (a) diagrama de blocos. (b) Fontes de corrente de peso binrio. Caractersticas e Especificaes dos conversores D/A A principal caracterstica de um conversor D/A a considerar a resoluo. Esta determinada pelo nmero de bits na palavra de entrada. Um conversor de 8 bits, por exemplo, possui 28, isto , 256 nveis de sada possveis, pelo que a sua resoluo de uma parte em 256. Um conversor de 12 bits possui uma resoluo de uma parte em 212, isto , 1 em 4096. A resoluo normalmente expressa em percentagem. Uma parte em 4 096 cerca de 0,024 por cento. O ponto seguinte a considerar a preciso do conversor. A preciso compara a sada real com a sada esperada. especificada em percentagem do final de escala, ou da mxima tenso de sada. Se um conversor tem uma sada a plena escala de 10 V e 0,2 % de preciso, ento o mximo erro para qualquer sada ser 0,002 x 10 V, isto : 20 mV. No caso ideal, a preciso de um conversor D/A dever ser, pelo menos, 1 / 2 do bit menos significativo. Um conversor de 10 bits possui uma resoluo de 1 parte em 1024, isto , cerca de 0,1 %. Para ser consistente com este valor, a preciso deveria ser 0,05 %. Existem muitas razes para o aparecimento deste erro (falta de linearidade, off-set, erros nos valores das resistncias, etc.). 7

A preciso de um conversor D/A pode ser menor que a sua resoluo. O MC1408L, por exemplo, possui uma resoluo de uma parte em 256, isto 0,39 %. O datasheet do MC1408L-8 indica a preciso de 0,19 %, isto , 1 / 2 do bit menos significativo, o que est de acordo com a resoluo. Contudo, a Motorola comercializa tambm o MC 1408L-6 que um conversor de 8 bits com uma preciso de apenas 0,78 %, o que iguala a resoluo de um conversor de 6 bits. O conversor mais barato pode ser utilizado onde a gama de 8 bits necessria mas a preciso no o . Outro termo utilizado em referncia aos conversores D/A o de monotonia. Um conversor diz-se montono se no lhe falta nenhum degrau, nem apresenta retrocessos, quando varrido na sua gama total por um contador. O tempo de converso (output settling time ) outra especificao importante num conversar D/A O tempo de converso normalmente definido como o tempo necessrio para que a sada do conversor chegue a - 1/2 LSB do valor final, contado a partir da entrada da palavra digital. O funcionamento de um conversar a uma frequncia muito elevada, pode ocasionar que este no tenha tempo para atingir o valor correcto antes de receber o valor seguinte, provocando assim a falsificao dos resultados. CONVERSORES ANALGICO - DIGITAIS A seco anterior mostrou o modo como uma palavra digital pode ser convertida na corrente ou tenso proporcional. Esta seco discutir o processo inverso, de converso de uma tenso analgica numa palavra digital que melhor represente a tenso. Como no caso do conversor D/A, tambm a resoluo do conversor A / D vai depender do nmero de bits. Um conversor de 8 bits, por exemplo, e capaz de representar uma tenso de entrada por uma de 256 palavras possveis. A resoluo diz-se ento ser de uma parte em 256. Existem muitos tipos de conversores A/D. Discutiremos aqui alguns dos tipos mais comuns. Conversor A/D paralelo ou simultneo O conversar mais simples em concepo e tambm o mais rpido o paralelo ou simultneo, representado na fig.5.a. Um divisor potenciomtrico estabelece nveis de tenso em trs comparadores. Comparadores so, no essencial, ampops, funcionando em malha aberta. A sada de um comparador ficar ALTA se a tenso de entrada na sua entrada positiva for maior que a tenso de referncia na sua entrada negativa.

O sinal analgico a ser digitalizado aplicado a todos os comparadores em paralelo. A figura 5.b apresenta um quadro com as sadas do circuito da figura 5.a para vrias tenses de entrada. Se a tenso de entrada for menor que 1 V, nenhum comparador ficar no estado ALTO. Uma tenso entre 1 V e 2 V produzir no comparador A1 um estado ALTO na sada. Uma tenso entre 2 V e 3 V, produzir estados ALTOS nas sadas dos comparadores A1 e A2 e uma tenso acima de 3 V produzir estados ALTOS nos 3 comparadores. O conversor reduzir qualquer tenso de entrada a um de quatro nveis de tenso. Isto equivale a 2 bits de resoluo. Podem ser utilizados mais comparadores, de modo a elevar a resoluo do conversor. Para uma resoluo de 3 bits so necessrios sete comparadores e para uma resoluo de 4 bits so necessrios 15 comparadores. Um conversor de N bits necessita de 2N-1 comparadores, pelo que para um conversor de 8 bits, so necessrios 255 comparadores. Este excessivo nmero de comparadores a maior desvantagem do conversor A/D paralelo. Outra desvantagem deste tipo de conversor que o cdigo de sada no binrio. portanto necessrio convert-lo atravs de circuitos combinatrios. A maior vantagem do conversor A / D paralelo a sua velocidade. A palavra digital est presente na sada, logo aps o tempo de propagao dos comparadores e das portas lgicas dos descodificadores. Da tambm a designao de conversor flash que certos autores lhe do.

Fig.5 Conversor A/D paralelo. (a) Esquema. (b) Sadas para vrias tenses de entrada.

Conversor A/D de rampa simples A figura 6.a apresenta um conversor A / D que utiliza um gerador de rampa, um comparador e contadores BCD ou binrios. No inicio do ciclo de converso, a rampa e os contadores so colocados a zero ( feito RESET ) A tenso analgica ento aplicada entrada no inversora do comparador (+) Como esta entrada est mais positiva que a entrada inversora do comparador, a sada deste colocada no estado ALTO. Isso permite que a porta LWD deixe passar os impulsos do relgio para os contadores e dispara o gerador de rampa.

Fig.,6 Conversor A / D de rampa simples. (a) Diagrama de blocos (b) Inclinao da rampa. A tenso da rampa sobe ate exceder a tenso de entrada. Quando isso acontece, a sada do comparador comuta para o nvel BAIXO e corta a porta. O sinal de relgio para o contador cortado. O circuito de controlo d ento ordem de passagem da contagem para os n latches, faz o reset dos contadores e do gerador de sinal de rampa. Para compreender melhor o funcionamento do circuito, considere-se uma frequncia de relgio de 1 I1Hz, quatro contadores BCD e uma tenso analgica de entrada de 2 V Considere ainda que a rampa tem uma inclinao de um Volt por ms, como se indica na figura 6.b. Desde o incio do ciclo de converso ta rampa levar 2 ms a atingir 2 V e cortar o sinal de relgio para os contadores. Nestes 2 ms, chegaro aos contadores 2 000 impulsos de relgio que sero contados. A sada do comparador ao comutar para o nvel ALTO, dispara os latches e envia a contagem para os displays. Colocando o ponto decimal no local adequado do display de sete segmentos, ficaremos com uma leitura de 2.000, o que corresponde ao valor da tenso analgica de entrada de 2,000 V. Qualquer outra tenso positiva de entrada at 9,999 V, pode ser convertida no BCD equivalente e apresentada no mostrador do mesmo modo. 10

Este circuito constitui um simples voltmetro digital. Para aplicaes tais como voltmetros digitais que podem necessitar de uma resoluo de uma parte em 20 000 ou mais, o conversor A/D de rampa simples no possui a necessria estabilidade. As variaes no gerador de rampa so provocadas pelo tempo, pela temperatura ou pela sensibilidade da tenso de entrada. No conversor de dupla rampa, que discutiremos a seguir, muitos desses efeitos so cancelados. Conversor A/D de dupla rampa A figura 7.a representa o digrama de blocos de um conversor A/D de dupla rampa. O circuito muito semelhante ao circuito de rampa simples excepto no que respeita ao interruptor na entrada que permite a seleco da tenso de entrada ou da tenso de referncia e s ligaes invertidas nas entradas do comparador.

Fig. 7 Conversor A/D de dupla rampa. (a) Diagrama de blocos. (b) Sada do integrador em funo do tempo.

11

A primeira parte deste circuito a discutir, o gerador de rampa ou integrador, como tambm chamado. A entrada inversora do ampop est colocada terra virtual. A aplicao de uma tenso de 2 V, por exemplo, ao terminal da resistncia de 10 k, provoca uma corrente constante de 0,2 mA que circula pela resistncia para a entrada no inversora. Como essa corrente no pode circular na entrada de alta-impedncia do ampop circula por uma das placas do condensador. Para manter a entrada inversora do ampop terra virtual, o

ampop deve "puxar" a mesma corrente da outra placa do condensador. medida que o condensador carrega, a tenso de sada do ampop deve tornar-se cada vez mais negativa, de modo a manter constante a corrente. A tenso aos terminais de um condensador carregado por uma corrente constante uma rampa linear. Para uma tenso de entrada positiva, a sada do integrador apresenta uma rampa negativa, como se v na figura 7.b. Uma tenso negativa produz uma sada em rampa linear positiva. A inclinao da rampa pode ser facilmente calculada utilizando a relao q = C V para os condensadores e a relao q = I t. Igualando as duas relaes e diferenciando vem V / t = I/C. Como a corrente igual a VIN / R , vem V / t = V IN / RC. Fica assim demonstrado que, para uma dada VIN a inclinao da rampa de sada V / t constante. Para os valores indicados na figura e uma tenso de entrada de + 2 V, a inclinao da rampa de sada de - 2 V / ms. Agora que o funcionamento do gerador de rampa j foi explicado, podemos descrever um ciclo de trabalho do conversor. Um ciclo inicia-se com a rampa a zero, os contadores postos a zero e o interruptor de entrada ligado para a tenso a medir. A tenso positiva aplicada ao integrador leva a que a tenso de sada do integrador avance em rampa negativa. Logo que a entrada inversora do comparador fica negativa, a sada deste fica positiva e desbloqueia a porta AND, ligando o sinal de relgio aos contadores. A sada do integrador vai crescer em rampa negativa durante um nmero determinado de impulsos. Esta situao est representada na figura 7.b, para dois valores diferentes de tenso de entrada (perodo t1) Quando o contador atinge o nmero fixado, o circuito de controlo faz o reset dos contadores e liga a entrada do integrador tenso fixa de referncia negativa. Uma tenso de entrada negativa leva a que a tenso de salda do integrador suba em rampa positiva, como se indica na figura 7.b, (perodo t2). Quando a tenso de sada do integrador se anula, novamente a tenso de sada do comparador passa ao estado BAIXO. O circuito de controlo detecta esta transio e d ordem de transmisso do valor da contagem dos contadores para os latches Faz ento o reset do contador e liga a entrada do integrador de novo tenso a medir. Desse
12

modo se inicia um novo ciclo de converso. A contagem armazenada nos latches proporcional tenso de entrada VIN Vejamos porqu. A tenso de sada do integrador no intervalo de tempo t1 desce em rampa at tenso V, igual a (V IN/RC) x t1. Para regressar a zero, o integrador dever subir em rampa a mesma tenso. Para o perodo t2 de integrao da tenso de referncia, a tenso V igual a (VREF / RC)x t2. Igualando as duas expresses de V, vem
V IN V t1 = REF t 2 RC RC

VIN t1 = VREF t 2

t 2 = VIN

t1 V REF

Como o termo RC aparece em ambos os membros da equao, podemos cancel-lo. O significado prtico disso que, como so utilizados a mesma resistncia e condensador quer para o perodo de integrao do sinal a medir, quer para o perodo de integrao da tenso de referncia, as variaes em R e em C no tero qualquer efeito na preciso de leitura. Esta a grande vantagem deste tipo de conversor sobre o de rampa simples. O resultado final da equao tratada atrs, mostra que a sada do contador, t2 directamente proporcional apenas a VIN pois que VREF e t1 so constantes. Para o circuito apresentado na figura 7.a, t1 de 1000 impulsos de relgio de 1 MHz , isto , 1 ms. VREF -1 V Para um sinal de entrada de 2 V , t2 ser (2 V/1 V ) x 1000 impulsos , isto , 2 000 impulsos. A colocao do ponto decimal no stio adequado, faz com que essa contagem represente 2.000 V A figura 7.b representa ainda a sada do integrador para uma tenso de entrada mais pequena, por ex. 0,8 V. Para este caso, t2 vem (0,8 V/1 V) x 1 000=800 impulsos. A leitura ser ento 0.800 V. Como o conversor A/D de dupla rampa utilizado em muitos voltmetros digitais e outros instrumentos de medida, convm compreender bem o funcionamento deste conversor. O seu funcionamento o seguinte, em resumo: a tenso de entrada que se quer medir aplicada a um integrador durante um nmero determinado de impulsos, t1. O contador posto a zero e a entrada do integrador ligada tenso de referncia. O nmero de impulsos necessrio, ao integrador para regressar a zero directamente proporcional tenso de entrada. As vantagens do conversor de dupla-rampa so a sua preciso o seu baixo custo e a sua imunidade a variaes em R e C provocadas pela temperatura. A principal desvantagem deste conversor a sua pequena velocidade. Um conversor com uma resoluo de uma parte em 20 000 pode levar 100 ms ou mais por ciclo de converso.
13

Conversores A/D utilizando contadores e conversores D/A Conversor tipo contador simples J foi discutido atrs o processo pelo qual pode ser produzida uma rampa linear, ligando as sadas de um contador s entradas de um conversor D/A. A rampa , na realidade, constituda por pequenos degraus. A altura de dos degraus determinada pelo nmero de bits de resoluo do conversor. A figura 8 mostra-nos como a tenso de sada de um conversor D/A e um contador podem ser utilizados em vez do integrador, para produzir um conversor A/D tipo rampa simples. No incio de um ciclo de converso, os contadores so postos a zero e a sada do conversor D/A zero. Quando se aplica uma tenso entrada do comparador, a sua sada fica ALTA e liga o sinal de relgio aos contadores. Cada impulso de relgio avana o contador de uma unidade e aumenta a tenso de sada do conversor D/A de um degrau. Quando a sada do conversor D/A se torna maior que a tenso de entrada, a sada do comparador passa ao estado BAIXO, cortando os impulsos de relgio para o contador. O circuito de controlo ordena ento o armazenamento da contagem nos latches e faz o reset dos contadores, para dar incio a um novo ciclo de medida.

Fig.8 Contador binrio crescente e conversor D/A utilizados na realizao de um conversor A/D de rampa-simples.

14

Este conversor mais rpido do que o de dupla-rampa, mas possui a desvantagem de necessitar de um conversor D/A de preciso. Outra desvantagem que para cada ciclo de converso, a contagem tem que se iniciar em zero e continuar at que a sada D/A seja igual a VIN. Conversor A / D de seguimento ( tracking ) o conversar A/D de seguimento (tracking) bastante mais rpido para a digitalizao de sinais como os de udio, que variam pouco de uma amostragem para outra. Como se mostra na figura 9, o conversor A/D de seguimento utiliza um contador up-down em vez do contador crescente usado no tipo anterior. O sinal de relgio encaminhado ora para a entrada de contagem crescente ora para a entrada decrescente pelas portas NAND ligadas sada do comparador. No incio da converso de uma dada tenso de entrada, a sada do D/A zero, pelo que a sada do comparador fica no estado ALTO. Desse modo o sinal de relgio encaminhado para a entrada de contagem crescente do contador. Os contadores fazem a contagem crescente at que a sada do conversor D/A seja maior que VIN

Fig. 9 Contador up-down e conversar D/A, utilizados para produzir um conversor A/D de seguimento O comparador muda ento para o estado BAIXO encaminhando o sinal de relgio para a entrada de contagem decrescente do contador. Contudo, se VIN no tiver mudado um impulso decrescente levar a salda do D/A abaixo de VIN O comparador comutar para o estado ALTO, encaminhando novamente os impulsos de relgio para a entrada de contagem crescente. Um impulso de contagem crescente comutar a
15

sada do comparador novamente para o estado BAIXO, repetindo-se o ciclo. O bit de sada menos significativo, deste tipo de conversor oscila assim, para uma tenso VIN constante. Esta portanto uma desvantagem. medida que o sinal de entrada muda, o contador conta de modo crescente ou decrescente de forma a segui-Io, da a designao deste tipo de conversor. A vantagem deste tipo de conversor que para digitalizar sinais sinusoidais tem que contar de modo crescente ou decrescente apenas alguns impulsos, de uma amostragem para outra, em vez de contar de modo crescente desde zero em cada converso. O conversor tipo aproximaes-sucessivas descrito na seco seguinte mais rpido que qualquer destes e no oscila. Conversor A/D de Aproximaes Sucessivas A grande vantagem do conversor A/D de aproximaes-sucessivas que N bits de resoluo podem ser produzidos com apenas N impulsos de relgio. Por exemplo, um conversor de 8 bits precisa apenas de 8 impulsos de relgio, em comparao com os 256 impulsos necessrios para um conversor de contador. A figura 10 apresenta um circuito conversor A / D de aproximaes sucessivas O corao deste circuito o registo de aproximaes sucessivas (RAS) que funciona do modo seguinte. No inicio de um ciclo de converso, ao primeiro impulso, o RAS comuta o seu bit de sada mais significativo para o nvel ALTO, enviando-o ao D/A.

Fig.10 Conversor A / D de aproximaes-sucessivas

16

O RAS espera ento pelo sinal do comparador indicando se a sada do D/A maior ou menor que a tenso de entrada. Se a sada do comparador estiver no estado ALTO, ento a sada D/A menor que VIN e o RAS considera o bit mais significativo como definitivo. Se a sada do comparador estiver no estado BAIXO, ento a sada do D/A maior que VIN e o RAS ir colocar a zero (reset) o MSB. Em qualquer dos casos, o RAS por ALTO o bit mais significativo seguinte, ao prximo impulso. Esse bit ser mantido ALTO ou far-se- o reset, conforme a sada do comparador. O RAS vai prosseguir at ao bit menos significativo, testando bit a bit. Um bit ficar ALTO se a sada D/A for menor que VIN e ficar BAIXO se a salda D/A for maior que VIN. necessrio apenas um impulso por cada bit. Logo que todos os bits tenham sido testados, o RAS envia um sinal de " fim-de-converso" que indica que as linhas de sada (paralelo) contm uma palavra vlida. Se o sinal de fim-de-converso for ligado entrada de incio de converso, os ciclos de converso continuaro. O MC14649 possui tambm uma sada srie que envia a palavra digital, bit a bit , medida que o RAS a define. O mtodo de converso A / D por aproximaes sucessivas idntico ao da determinao da altura de uma mesa, empilhando blocos de peso-binrio, de 128,64, 32,16, 8 ,4 ,2 e 1 cm de altura. O bloco mais significativo de 128 cm de altura testado primeiro. Se for demasiado alto, rejeitado e registado um zero" para esse bit. O bloco mais significativo seguinte ento testado, sobrepondo-se pilha. Sempre que a colocao de um bloco torne a pilha mais alta que a mesa, esse bloco rejeitado e colocado um zero nesse bit. Se a adio de um bloco no torna a pilha maior que a mesa, ento esse bit tem o valor um. Cada bloco precisa apenas de uma tentativa. O circuito da figura 10 utiliza componentes de fcil aquisio e poder ser facilmente construdo. A tenso mxima de entrada de 5 V Pode ainda construirse um conversor D/A utilizando o MC1408L-8 e o LM318, com os mesmos valores de componentes indicados na figura 10. Este conversor D/A ligado s sadas dos latches. Um sinal de entrada sinusoidal de 5 V de pico e 1 kHz, aplicado ao conversor A/D poder assim ser comparado com a sada do conversor D/A. Convir ainda fazer variar a frequncia do sinal de relgio do conversor A/D desde 1 kHz a 1 MHz e observar o efeito no sinal de sada. A malha RC na entrada do relgio serve para proteger o MC14549 de avaria, em caso da alimentao do conversor A/D ser acidentalmente desligada antes do gerador de impulsos. Note-se ainda que a entrada no inversora do ampop est ligada a - 5 V em vez de estar massa. Isso leva a que a gama de tenso de entrada seja de - 5 V a + 5 V em vez de ser de 0 a + 10 V. Desse modo ,os sinais sinusoidais podem ser directamente ligados entrada do conversar A/D.
17

O conversor A/D de aproximaessucessivas apresenta a desvantagem de necessitar de um conversor D/A, mas tem a vantagem de possuir uma grande velocidade com uma ptima resoluo. Especificaes dos conversores A/D As especificaes j apresentadas para os conversores D/A, como so os casos da resoluo, preciso (accuracy), linearidade, etc. so tambm utilizadas para os conversores A/D. Outro termo frequentemente utilizado nos conversores A/D o de erro de quantificao (quantizing error). O "erro de quantificao o erro entre o valor analgico e a sua representao digital. Teoricamente, o erro de quantificao mximo 1/2 do bit menos significativo, pelo que isto corresponde a outro modo de nos referirmos a resoluo. Outro importante parmetro do conversor A/D o tempo de converso", isto , o tempo de digitalizao de cada amostra: Este tempo varia de nanosegundos a milisegundos, dependendo do tipo de converso e do nmero de bits. Para aplicaes de elevada resoluo e baixa velocidade usa-se no normalmente o conversor de dupla rampa. Para aplicaes de elevada velocidade e mdia resoluo, utiliza-se conversores de aproximaes sucessivas e nas aplicaes de muito elevada velocidade -se obrigado a utilizar conversores tipo flash.

18