Captulo 1:Arquitectura de Computadores: Introduccin y Clasificacin

Captulo 1- 1

1










1.2. Fundamentos de la arquitectura de computadores .............................................
1.2.1.- La arquitectura y el arquitecto de computadores .............................................
1.2.2.- Problemtica en la arquitectura de computadores ...........................................

1.3. Arquitectura clsica y moderna .................................................................................
1.3.1.- Arquitectura clsica (1950-1990) ........................................................................
1.3.2.- Arquitectura moderna ( 1990-hoy) .....................................................................

1.4. Influencia de la tecnologa en la evolucin de la arquitectura de los
computadores ...........................................................................................................................
1.4.1 - Primera etapa .........................................................................................................
1.4.2 - Segunda etapa ........................................................................................................
1.4.3 - Tercera etapa .........................................................................................................
1.4.4 - Cuarta etapa ...........................................................................................................

1.5. Taxonomas o clasificaciones de computadores segn suarquitectura........
1.5.1 - Taxonoma de Flynn ............................................................................................
1.5.1.1 - Computadores SISD ..............................................................................
1.5.1.2 - Computadores MISD ............................................................................
1.5.1.3 - Computadores SIMD ............................................................................
1.5.1.4 - Computadores MIMD ...........................................................................
1.5.1.5 - Computadores MTMD..........................................................................
1.5.2. - Otras taxonomas .................................................................................................




















ARQUITECTURA DE COMPUTADORES:
INTRODUCCIN Y CLASIFICACIN

Captulo 1 - 2



1.2-FUNDAMENTOS DE LA ARQUITECTURA DE COMPUTADORES.

1.2.1- La arquitectura y el arquitecto de computadores

Actualmente el uso de computadoras esta muy extendido en nuestras actividades cotidianas, nos
proporcionan mayor rapidez en nuestras tareas as como la posibilidad de manejar gran cantidad de
datos. As podemos percibir como de un tiempo a esta parte las computadoras ganan terreno en las
actividades humanas, su capacidad de clculo, de procesar datos, generar informacin e incluso
simular procesos las convierten en herramientas indispensables nicamente limitadas por su propia
capacidad.

Debemos tener en cuenta que el uso de computadores esta muy extendido en actividades que
requieren el manejo de gran cantidad de datos a una gran velocidad como, por ejemplo, en
diagnsticos mdicos, investigaciones nucleares y de energa, inteligencia artificial, etc... Es en estos
casos, que demandan mayor capacidad y rapidez, cuando se sobrepasan las caractersticas de los
computadores actuales. La solucin pasa entonces por la construccin de mejores computadores
que logren avances substanciales en su rendimiento.
Para lograr un aumento en el rendimiento se necesita mejorar la arquitectura de los
computadores y desarrollar nuevas tcnicas de procesamiento. El concepto de arquitectura de un
computador se refiere a la integracin de su estructura fsica con su estructura lgica. Se utiliza el
trmino "arquitectura" para enfatizar la sntesis de elementos de ingeniera y ciencias exactas con
elementos estticos y de funcionalidad prctica, de la misma manera en que un arquitecto
combinar las tcnicas y conocimientos de la Ingeniera con la apreciacin artstica e integracin de
su obra con su entorno.
Esta arquitectura de computadores abarca las siguientes fases:

Definicin de las necesidades que pretende cubrir el computador.
Planificacin general del computador.
Diseo del computador y sus componentes.
Anlisis del sistema obtenido.
Especificacin del sistema: caractersticas del sistema, de sus componentes y de las
instrucciones ejecutables.

As el arquitecto de computadores deber tener un gran conocimiento del equipo fsico y del
equipo lgico, para poder obtener un buen rendimiento de la mquina, el cual depende
principalmente del:

Lenguaje de programacin.
Compilador.
Sistema operativo.
Arquitectura de la mquina.

Cada una de estas reas depender de s misma y de las siguientes, por lo que hay una gran
incidencia en el buen desarrollo de unas sobre las otras. As, el arquitecto tendr que realizar las
siguientes funciones:
Captulo 1 - 3

1. Seleccionar y organizar el hardware: Implementacin, estructura e interconexin
de la CPU, subsistema de memoria, subsistema de entradas o salidas y redes de
conexin.
2. Seleccionar y estructurar el software: Diseo del repertorio de instrucciones a
nivel del lenguaje mquina, sistema operativo y compiladores.
3. Elegir el lenguaje de programacin de alto nivel que mayor rendimiento pueda
obtener del sistema diseado.

Con todo lo expuesto hasta ahora podemos decir que para obtener el mximo provecho del
computador, tan importante es conocer su estructura lgica como la fsica slo de esta manera
podremos obtener las mximas prestaciones de la estructura fsica aprovechando los recursos de la
lgica.


1.2.2- Problemtica en la arquitectura de computadores

El desarrollo de los computadores y en concreto de la Informtica, est ligada al desarrollo de la
electrnica. El avance de las tecnologas y el uso de los computadores ha conseguido que su diseo
pase de un arte, en los primeros computadores, a una disciplina de Ingeniera que plantea gran
dificultad, pero se basa en una metodologa.

Al principio, las dos causas principales de la problemtica en la arquitectura de computadores
fueron:

1. La independencia entre el hardware y el software, y la falta de definicin de las
funciones de cada uno de ellos. Hasta hace pocos aos, los arquitectos de
computadores procedan del campo de la Ingeniera Electrnica, y potenciaban el
equipo fsico aplicando los constantes avances de la Microelectrnica, sin tener en
consideracin las prestaciones del sistema lgico.
2. El seguimiento a ultranza de la arquitectura de Von Neumann, no diseada para
soportar los nuevos sistemas operativos, lenguajes y aplicaciones.

Captulo 1 - 4
Pero hoy en da, los inconvenientes ante los que nos enfrentamos son entre otros:

El factor tiempo. En el diseo del equipo fsico, el tiempo es un factor de gran
relevancia. Se cita como ejemplo que cada tres aos por el mismo precio y calidad
obtenemos el doble del nmero de transistores contenidos en un chip, frecuencia de
trabajo y densidad de discos magnticos y la cuatriplicidad de la densidad de la
memoria RAM.
La miniaturizacin es la constante en la evolucin de los dispositivos electrnicos.




















Figura 1.9 Microcomputador de IBM.

Este fenmeno de desarrollo acelerado conduce a la ley de Moore (1964), que
asegura que el nmero de transistores que incorpora un circuito integrado se
multiplica por cuatro cada aproximadamente ao y medio. Se piensa que esta ley,
vigente durante 40 aos, todava tiene por lo menos otros 10 20 aos de vida. Los
ltimos chips fabricados tienen ms de 1.000 millones de transistores en poco ms
de un centmetro cuadrado.


El alcance de lmites difcilmente superables de la tecnologa hardware. La
bsqueda de mayor rendimiento, se basar en nuevas arquitecturas que exploten en
mayor grado las posibilidades del hardware. Un ejemplo es la utilizacin de
computadores paralelos.
Lmite de coste y ventas. El aprovechamiento de la compatibilidad con equipos
anteriores disminuye la potencia en los nuevos equipos fsicos. Un caso es la
arquitectura de la familia de los procesadores 80x86 de Intel, en la que los nuevos
modelos son compatibles con los anteriores. El rendimiento conseguido es mucho
menor que aprovechando todos los recursos del nuevo sistema (Ejemplo: Pentium
trabajando con un sistema operativo MS-DOS de 16 bits), pero el decremento de
rendimiento se ve subsanado por los bajos costes de los equipos lgicos.

En conclusin, el alto nivel de conocimiento requerido del equipo fsico y lgico, el factor
tiempo, la tecnologa hardware insuperable y las limitaciones de coste-ventas, hacen que la labor del
arquitecto de computadores adquiera un alto grado de complejidad.

Captulo 1 - 5
1.3- ARQUITECTURA CLSICA Y MODERNA.

1.3.1- Arquitectura clsica (1950 - 1990).

La arquitectura de un computador es la que fu definida por uno de los mejores matemticos de la
historia John Von Neumann, que propuso es una arquitectura en la cual la CPU (Unidad Central de
proceso) est conectada a una nica memoria donde se guardan conjuntamente instrucciones
(programas) y datos (con los cuales operan estos programas). Adems existe un mdulo de entradas
y salidas para permitir la comunicacin de la mquina con los perifricos extremos que maneja el
usuario.


















Figura 1.10. Arquitectura de J. Von Neumann.


Si se dispone de un microprocesador que maneja palabras de 8 bits, conectado a un bus de 8
bits de ancho, que lo conecta con la memoria, deber manejar instrucciones de una o ms unidades
de 8 bits (1 byte), con lo que se obliga a la memoria a estar internamente dividida en unidades de 8
bits. En esta arquitectura si debemos acceder a una instruccin y/o dato de mas de 8 bits
deberemos hacer de dos a mas accesos a memoria seguidos.

Esta arquitectura se denomina de tipo CISC Computador de Juego de Instrucciones
Complejas. Las instrucciones complejas exigen mucho tiempo de CPU para ejecutarlas y slo un
acceso a la memoria que era lenta.

Tambin destaca el hecho de que compartir el bus ralentiza los tiempos de operacin ya que no
se puede hacer la bsqueda de un nueva instruccin antes terminar de realizar la transferencia de
datos resultante de los resultados obtenidos por la operacin anterior.

Por tanto, esta arquitectura tiene dos principales desventajas:

La longitud de las instrucciones est limitada por la longitud de los datos, por lo tanto el
procesador se ve obligado a hacer varios accesos a memoria para buscar instrucciones
complejas.

La velocidad de operacin est limitada por el efecto cuello de botella, que significa que un
bus nico para datos e instrucciones impide superponer ambos tipos de acceso.
INSTRUCCIONES

+

DATOS
UNIDAD DE
MEMORIA

UNIDAD
ARITMTICO-
LGICA
UNIDAD CENTRAL
DE PROCESO

UNIDAD
DE
CONTROL
CAMINO
DE
DATOS


ENTRADAS

Y

SALIDAS
BUSES DE
COMUNICACIN
Captulo 1 - 6

1.3.2- Arquitectura moderna (1990 - hoy).

Propone modificaciones en la arquitectura del equipo fsico y mejoras y nuevas prestaciones en
el tiempo lgico. Un ejemplo en el primer aspecto es la arquitectura Harvard, que est
especialmente diseada para atacar las debilidades de la arquitectura Von Neumann, la solucin,
conceptualmente, es harto sencilla, se construye un procesador que est unido a dos tipos de
memoria diferentes por medio de dos buses independientes.



















Figura 1.11. Arquitectura Harvard.


La memoria de datos y la memoria de instrucciones son independientes, almacenndose en ellas
los datos y el programa, respectivamente.

Para un procesador de tipo RISC Computador de Juego de Instrucciones
Reducido, el conjunto de instrucciones y el bus de la memoria de programa pueden disearse de
manera tal que todas las instrucciones tengan la misma longitud que la posicin de la memoria y lo
mismo con los datos. Adems, como los buses de ambas memorias son independientes, la CPU
puede estar accediendo a los datos para completar la ejecucin de una instruccin, y al mismo
tiempo estar leyendo la prxima instruccin a ejecutar.


Una forma de potenciar el aislamiento entre las instrucciones y los datos es la incorporacin de
memorias cach ultrarpidas, que como sucede en los ltimos modelos Pentium, una se encarga de
guardar los datos que va a precisar la CPU y otra las instrucciones.


BUS DE
DIRECCIONES
BUS DE
INSTRUCCIONES
BUS DE
DATOS
BUS DE
DIRECCIONES
8 bits
UNIDAD
ARITM
UNIDAD CENTRAL
DE PROCESO

UNIDAD
DE
CONTROL
CAMINO
DE
DATOS

ENTRADAS

Y

SALIDAS

INSTRUCCIONES
32 bits
MEMORIA DE
PROGRAMA

DATOS
Captulo 1 - 7















Figura 1.11. Arquitectura actuales Pentium.


1.4- INFLUENCIA DE LA TECNOLOGA EN LA EVOLUCIN DE LA
ARQUITECTURA DE COMPUTADORES.

Desde los tiempos en que se estableci la arquitectura de von Neumann, el desarrollo de los
computadores se ha realizado a un ritmo inimaginable, la causa del crecimiento de los
computadores se debe fundamentalmente a la mejora en la tecnologa. Esta evolucin de la
arquitectura de los computadores puede contemplarse en cuatro etapas sucesivas en las que se
aprecia su relacin con la tecnologa.

1.4.1- Primera etapa

Esta primera etapa contempla la poca situada en la mitad del siglo XX. La tecnologa en
aquellos momentos se basaba en las vlvulas de vaco. Los computadores seguan plenamente el
modelo de von Neumann, con un mdulo de proceso (CPU), un mdulo de E / S y una memoria





















Figura 1.12. Diagrama general por bloques de los computadores de la primera etapa.
UNIDAD DE
CONTROL
CAMINO DE
DATOS
INSTRUCCIONES
DATOS





DATOS
+
INSTRUCCIONES
CACH
CACH
CPU
MEMORIA PRINCIPAL
INSTRUCCIONES
UNIDAD CENTRAL DE PROCESO
UNIDAD DE
CONTROL
CAMINO
DE DATOS

INSTRUCCIONES

+

DATOS

MDULO DE E / S
DATOS
UNIDAD DE MEMORIA
Captulo 1 - 8

Tanto la CPU (Unidad Central de Procesos) como la memoria estaban construidas con vlvulas
de vaco con lo que la velocidad de funcionamiento en ambos bloques era igual, aprovechando por
tanto el rendimiento de ambos por igual.

La sencillez de la CPU y el pequeo tamao de la memoria obligaban a utilizar un conjunto
reducido y elemental de instrucciones. La CPU tena que acceder frecuentemente a memoria, pero
al poseer ambos mdulos la misma tecnologa el rendimiento conjunto era aceptable. A este tipo de
computadores se les denomin RISC (Computadores de Set de Instrucciones Reducidos).
1.4.2- Segunda etapa

En esta etapa aparecen los primeros circuitos integrados de pequea y media escala de
integracin (SSI y MSI), que se aplican a la construccin de la CPU, mientras que la memoria
principal es construida con ncleos de ferrita, cuyos tiempos de accesos son elevados.

La velocidad de la memoria principal es 10 veces menor que la CPU, lo que provoca largos
perodos de inactividad de la CPU. A este fenmeno se le conoce como el Cuello de Botella de
Von Neumann.

Para solucionar esta prdida de rendimiento de la CPU, se utilizan juegos de instrucciones
complejos, en los que cada instruccin equivale a varias operaciones elementales, evitndose as
accesos a memoria principal. A este tipo de computadores se les denomina CISC (Computadores
de Set de Instrucciones Complejo). La CPU contendr una Memoria de Control, que se trata de
una memoria rpida en la que se almacenan las operaciones elementales (microinstrucciones)
correspondientes a cada instruccin compleja (macroinstruccin).


























Figura 1.13. Diagrama general por bloques de la segunda etapa.



INSTRUCCIONES
UNIDAD CENTRAL DE PROCESO
UNIDAD DE
CONTROL
UNIDAD DE MEMORIA

INSTRUCCIONES

+

DATOS

MDULO DE E / S
DATOS
CAMINO
DE DATOS

SECUENCIADOR
Captulo 1 - 9

Como conclusin, se incrementa el proceso de decodificacin de la macroinstruccin pero se
reduce el nmero de accesos a memoria principal, solucionndose el problema de las diferentes
velocidades de la memoria y la CPU, y acercndonos al modo de programar de los lenguajes de alto
nivel, que comienzan a desarrollarse por esta poca.

1.4.3- Tercera etapa

La tecnologa de circuitos integrados sigui evolucionando, alcanzando la alta escala de
integracin (LSI), que permita la fabricacin de memorias rpidas, pero que seguan siendo lentas
con respecto a la CPU.

La decodificacin de instrucciones complejas requera ms tiempo que el acceso a estas
memorias, por lo que los computadores CISC disminuyen la complejidad de las instrucciones,
reducindose as el nmero de microinstrucciones correspondientes a cada instruccin. Este nuevo
tipo de computadores entre RISC y CISC obtiene el mayor rendimiento posible de la CPU y estas
memorias.

Aparece la memoria cach que se encarga de guardar la informacin de uso ms frecuente de la
memoria principal, para disminuir el nmero de accesos a esta ltima. Estas memorias son ms
rpidas, ms caras y se usan con pequeas capacidades. Como se ve en la figura 1.14 la Unidad de
Control accede a la memoria cach, y slo cuando no est la informacin que necesita en ella, a la
memoria principal. El contenido de la cach est optimizado para que sea el de ms uso,
obteniendo de 5 a 10 veces velocidades mayores que la memoria principal.

























Figura 1.14. Diagrama general por bloques de la tercera etapa.
MEMORIA
CACH
INSTRUCCIONES
INSTRUCCIONES
UNIDAD CENTRAL DE PROCESO
UNIDAD DE
CONTROL
CAMINO DE
DATOS
UNIDAD DE MEMORIA

INSTRUCCIONES

+

DATOS

MODULO DE E / S
DATOS

UNIDAD DE
MEMORIA
Captulo 1 - 10

1.4.4- Cuarta etapa

Se desarrolla la tecnologa VLSI (Muy alta escala de integracin) que se aplica tanto a la CPU
como a la memoria cach, por lo que se vuelve a los computadores RISC.

Las instrucciones vuelven a ser pocas y bsicas, desapareciendo as la Memoria de Control.






















Figura 1.15. Diagrama general por bloques de la cuarta etapa.

En esta etapa el acceso a memoria se har siempre a la cach, que contendr la parte de la memoria
principal a utilizar en la mayora de los accesos.


1.5-TAXONOMAS O CLASIFICACIONES DE COMPUTADORES SEGN
SU ARQUITECTURA

Segn las diferentes arquitecturas desarrolladas pueden clasificarse los computadores de
diferentes puntos de vista. Una de las clasificaciones ms extendida es la denominada taxonoma de
Flynn (1966), que se detalla a continuacin.
1.5.1- Taxonoma de Flynn

Esta taxonoma se basa en el nmero de flujos de instrucciones y flujos de datos que posee cada
sistema computador.

El proceso computacional consiste en la ejecucin de una secuencia de instrucciones sobre
un conjunto de datos. Flujo de instrucciones es la secuencia sobre la que opera un procesador, y el
flujo de datos comprende la secuencia de datos de entrada y los resultados parciales y totales.

Las arquitecturas de computadores se caracterizan por el hardware que destinan a atender a
los flujos de instrucciones y datos.

MEMORIA
CACH
DATOS
DATOS
INSTRUCCIONES
UNIDAD CENTRAL DE PROCESO
UNIDAD
ARITMTICO-LOGICA
UNIDAD DE MEMORIA

INSTRUCCIONES

+

DATOS

MODULO DE E / S
UNIDAD DE
CONTROL
INSTRUCCIONES
INSTRUCCIONES
+
DATOS
Captulo 1 - 11
Flynn propuso 4 categorias:
SISD: Simple flujo de instrucciones, simple flujo de datos.
MISD: Mltiple flujo de instrucciones, simple flujo de datos.
SIMD: Simple flujo de instrucciones, mltiple flujo de datos.
MIMD: Mltiple flujo de instrucciones, mltiple flujo de datos.
Despus introdujo una quinta clasificacin separada un poco de las cuatro anteriores:
MTMD: Mltiple tareas, mltiple flujo de datos.

1.5.1.1- Computadores SISD

Responden a los monoprocesadores convencionales (tipo Von Neumann) que ms se usan. Al
disponer de una nica Unidad de Proceso (Camino de Datos) slo existe un Flujo de Instrucciones
y un Flujo de Datos.









Figura 1.16. Estructura bsica de los ordenadores SISD.

1.5.1.2- Computadores MISD

Existen n Unidades de Proceso, cada una con su propia Unidad de Control y sus propias
instrucciones, pero operando sobre el mismo flujo de datos, de forma que la salida de un
procesador pasa a ser la entrada (operandos) del siguiente en el macrocauce de los datos. Se hacen
diferentes operaciones con los mismos datos.
























Figura 1.17. Arquitectura de los computadores MISD.
FLUJO DE
INSTRUCCIONES
FLUJO DE
INSTRUCCIONES
FLUJO DE
DATOS
MEMORIA
UNIDAD DE
PROCESO
UNIDAD DE
CONTROL
FLUJO DE DATOS

FLUJO DE DATOS

FLUJO DE DATOS

FLUJO
INSTRUCCIONES
n
FLUJO
INSTRUCCIONES
2
FLUJO
INSTRUCCIONES
n
FLUJO
INSTRUCCIONES
2
FLUJO
INSTRUCCIONES
1







.
.
.
FLUJO
INSTRUCCIONES
1 UNIDAD
DE
CONTROL
1
UNIDAD
DE
PROCESO
1
MEMORIA 1
MEMORIA 2
MEMORIA n
UNIDAD
DE
CONTROL
2
UNIDAD
DE
CONTROL
n
UP1
UNIDAD
DE
PROCESO
n
UNIDAD
DE
PROCESO
2
Captulo 1 - 12

Los arquitectos de computadores han menospreciado esta organizacin y de hecho no existe
ninguna materializacin real de este tipo.
1.5.1.3- Computadores SIMD

Flujo nico de instrucciones y Flujo mltiple de Datos. Slo hay una Unidad de Control que
controla las diferentes Unidades de Proceso. Todas la Unidades de Proceso reciben la misma
instruccin, pero operan sobre los diferentes datos procedentes de la memoria compartida.

























Figura 1.18. Arquitectura de los computadores SIMD.

La misma instruccin la reciben todas las Unidades de Proceso, pero a veces no todas la realizan
porque la instruccin lleva codificado los procesadores que intervienen y los que estn inactivos.

La mayora de los computadores SIMD necesitan que exista intercomunicacin entre las
Unidades de Proceso, para compartir datos y resultados intermedios. Hay dos formas de lograrlo:

1. Memoria Compartida: Todas las Unidades de Proceso utilizan una memoria
comn y cuando una quiere enviar un dato a otra, primero lo escribe en una
posicin que la otra conoce y luego sta lee dicha posicin. Es como un tabln de
anuncios que puede usar todo el mundo.

2. Red de Interconexin: Las M posiciones de la memoria se reparten entre los N
procesadores a razn de M/N posiciones de memoria local para cada uno, adems
cada procesador se une con los dems mediante una lnea Full-Duplex de forma que
en un momento determinado un procesador puede recibir datos de otro y al mismo
tiempo mandar otros datos a un tercer procesador. Ver Figura 1.19.

FLUJO DE
DATOS
1
FLUJO DE INSTRUCCIONES

FLUJO DE
DATOS
n
FLUJO DE
DATOS
2
FLUJO
INSTRUCCIONES









.
.
.
UNIDAD
DE
CONTROL

UNIDAD
DE
PROCESO
1
MEMORIA 1
MEMORIA 2
MEMORIA n
UNIDAD
DE
PROCESO
2
UNIDAD
DE
PROCESO
n
Captulo 1 - 13



















Figura 1.19. Arquitectura con red de interconexin.




En este caso particular los 5 procesadores se reparten las M posiciones de memoria. Permite la
comunicacin instantnea entre cualquier pareja de procesadores y de varias parejas entre s (slo
un procesador se comunica con otro). Adems existen varios tipos de interconexin de redes como
la conexin serie o lineal, bidimensional o malla, en rbol, etc...

Los SIMD son mucho ms tiles y comerciales en el mercado que los MISD y tambin ms
flexibles. Adems, es ms fcil hacer algoritmos para los SIMD que para los MISD.

El caso ideal de los SIMD es cuando un problema se puede dividir en subproblemas idnticos y
adems stos tienen las mismas instrucciones.

Algunos ejemplos de esta arquitectura fueron: Thinking Machines CM-2, MassPar computers ,
Procesador MMX




1.5.1.4- Computadores MIMD

Este tipo de computadora se basa en el paralelismo como las SIMD, la diferencia es que la
arquitectura MIMD es asncrona. No tiene un reloj central. Cada procesador en un sistema MIMD
puede ejecutar su propia secuencia de instrucciones y tener sus propios datos. Esta caracterstica es
la ms general y poderosa de esta clasificacin.

Es una agrupacin de monoprocesadores convencionales, cada uno con su Unidad de Control,
su Unidad de Proceso y su memoria local. Cada uno dispone de su Flujo de Instrucciones y de su
Flujo de Datos, trabajan en paralelo y de forma asncrona y estn comunicados entre ellos igual que
los SIMD. Usan la memoria compartida o bien la red de interconexin.

U
P

1
UP 1
5
M
UP 2
5
M
UP 3
5
M
UP 4
5
M
UP 5
5
M
Captulo 1 - 14























Figura 1.21. Arquitectura de los computadores MIMD.


Se supone que son los sistemas ms perfectamente paralelos, ya que el paralelismo es total, pero
tambin son los ms caros.

Los algoritmos para los MIMD deben tener un factor claro de paralelismo, aunque pueden ser
totalmente asncronos, y adems se necesita intercomunicacin. Normalmente comienzan cargando
una tarea bsica a uno cualquiera de los procesadores, y ste va descomponiendo tareas y
lanzndolas a los dems, as como creando dos colas, una de proceso y otra de procesadores. En
la primera se van introduciendo los procesos pendientes de ejecutar, y en la segunda se van
metiendo los procesadores que van quedando libres despus de terminar su tarea.

Ejemplos de computadores con arquitectura MIMD son BURR D-85, Cmmp, CRAY/2,
CRAY-MP y IBM 370/168MP..




1.5.1.5- Computadores MTMD

Estos computadores surgen como una extensin a la clasificacin de Flynn, algo restringida al
contemplar la ejecucin slo a nivel de instrucciones. Mltiples Tareas con Mltiples Flujos de
Datos.

Son como los computadores MIMD, la nica diferencia es la tarea que se aplica a cada Unidad
de Proceso. Estos computadores son capaces de ejecutar concurrentemente un nmero
determinado de tareas, cada una con su propio conjunto de datos.

FLUJO
INSTRUCCIONES
1
FLUJO
INSTRUCCIONES
1
FLUJO
INSTRUCCIONES
2
FLUJO DE DATOS
1

FLUJO DE DATOS
n

FLUJO DE DATOS
2

FLUJO
INSTRUCCIONES
n
FLUJO
INSTRUCCIONES
2
FLUJO
INSTRUCCIONES
n








.
.
.
UNIDAD
DE
CONTROL
1
UP1
UNIDAD
DE
PROCESO
1
MEMORIA 1
MEMORIA 2
MEMORIA n
UNIDAD
DE
CONTROL
2
UNIDAD
DE
CONTROL
n
UNIDAD
DE
PROCESO
2
UNIDAD
DE
PROCESO
n
Captulo 1 - 15
1.5.2- Otras taxonomas


Existen otras taxonomas que no son tan populares como la de Flynn entre las que destaca la
taxonoma de Shore que al igual que la de Flynn, clasifica los computadores en funcin del nmero
de elementos; pero mientras que la taxonoma de Flynn pretende clasificarlos por la organizacin
del software (Instrucciones y Datos), la clasificacin de Shore lo hace por la estructura del hardware
(Unidad de Control, Unidad de Proceso y Memoria de Datos e Instrucciones).Por lo tanto la
aparicin de paralelismo dentro de cada uno de estos componentes no se valora.
La arquitectura Shore se representa seis tipos:
1. Tipo 1: Formada por una UC (Unidad de Control) conectada a una UP (Unidad de
Proceso) y a una Memoria de Instrucciones.
2. Tipo 2: Similar a la anterior, con la salvedad de que las lecturas de memoria se
realizan de forma paralela, es decir, un bit de cada palabra por cada acceso. As la
unidad de proceso est preparada para realizar operaciones con los datos ledos de
esta forma.
3. Tipo 3: Es una combinacin de las arquitecturas anteriores; est formada por una
memoria bidimensional a la que acceden dos UP que operan en consecuencia a la
lectura que realizan, horizontal o vertical. La UC supervisa las dos UP.
4. Tipo 4: Existen mltiples UP conectadas a una sola UC, que recibe rdenes de una
Memoria de Instrucciones. Cada UP trabaja con una Memoria local de Datos. No
existe ninguna comunicacin entre ellas.
5. Tipo 5: Es similar a la anterior, pero las UP se encuentran interconectadas entre
ellas, pudiendo as la misma UP acceder a varios mdulos de memoria.
6. Tipo 6: En esta arquitectura se integran la UP y la Memoria local en un solo
componente, que lgicamente estar conectado a una UC.

Esta clasificacin es bastante incompleta, y queda poco determinado el tipo de paralelismo que
se puede encontrar en un sistema. Adems, tampoco diferencia, por ejemplo, sistemas que
implementen la segmentacin dentro de la Unidad de Proceso y/o Unidad de Control, de los que
no las utilicen.

Otra taxonoma es la Estructural que no se basan slo en el paralelismo para clasificar los
computadores, sino que estudian tambin el modo de tratar los datos, la existencia de segmentacin
y su tipo. Es una aproximacin a la clasificacin global y en la que intervienen varios criterios,
incluyendo la aplicacin o no de tcnicas de paralelismo en distintos niveles.