1

PROGRAMA INSTITUCIONAL DE INICIAO CIENTFICA

RELATRIO FINAL DE ATIVIDADES
(07/2009 A 07/2010)


Projeto e Implementao de Algoritmo para Controle de Nvel
mdio de Tenso em um Inversor Senoidal controlado por
Processador digital de Sinais



Carlos Eduardo Ferreira Pimentel
Rafael Christiano Annunziato

Prof(). Dr(). Eduardo Flix Ribeiro Romaneli






Modalidade: PIBITI/ Voluntrio






CAMPUS CURITIBA, Agosto de 2010





2


RESUMO

Esse trabalho apresenta um algoritmo de controle digital para manter o
nvel mdio de tenso prximo de 0 V em inversores senoidais alimentando
cargas sensveis a tenses de alimentao assimtricas. O responsvel pelo
controle o processador digital de sinais DSP56F8013, que faz o controle do
inversor senoidal em dois nveis, sendo o primeiro nvel um controlador repetitivo
para a senide e o segundo nvel o controle de nvel mdio para manter o nvel
CC na sada o mais prximo de 0 V. Na reviso bibliogfica se encontram as
causas e conseqncias do desvio de nvel mdio e possveis solues,. Para a
validao do resultado, foi ensaiado o inversor senoidal com o algoritmo
escolhido para o projeto, gerando os resultados que comprovam a eficcia do
controle de nvel mdio.



















3


Palavras-chave: DSP. Controle Digital. Inversor Senoidal. Controle de Nvel Mdio.
4

LISTA DE FIGURAS

Fi gur a 1- I nv er s or s enoi dal c om Tr ansf or mador . . . . . . . . . . . . . . . . . . . 7
Fi gur a 2 - Amost r a de s a da par a o DSP . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Fi gur a 3 N v el mdi o anal gi c o . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Fi gur a 4 - Mal ha f ec hada do n v el mdi o . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Fi gur a 5 Compens a o por pot enc i met r o . . . . . . . . . . . . . . . . . . . . . . 12
Fi gur a 6 - Cont r ol ador de doi s n v ei s . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Fi gur a 7 - Di agr ama do c ont r ol ador de doi s n v ei s . . . . . . . . . . . . . 14
Fi gur a 8 - N v el mdi o pel a s a da do c ont r ol ador . . . . . . . . . . . . . . . 15
Fi gur a 9 I nv er s or de quat r o br a os mont ado . . . . . . . . . . . . . . . . . . . 18
Fi gur a 10 - Pl aca de c omando de I GBT . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Fi gur a 11 - Pl aca par a o DSP56F8013 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Fi gur a 12 - Rec ur s os do DSP56F8013 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Fi gur a 13 CodeWar r i or . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Fi gur a 14 - Di agr ama de Bl ocos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Fi gur a 15- Tens o de s a da ( 50 V/ di v - 5 ms/ di v) . . . . . . . . . . . . . . . 23
Fi gur a 16 - Amost r a de t ens o de s a da ( 200 mV/ di v - 5
ms/ di v) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Fi gur a 17 - Car ga no l i near des equi l i br ada ( 50 V/ di v - 50
A/ di v - 2 ms/ di v) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Fi gur a 18 - Car ga no- l i near c ont r ol ada ( 50 V/ di v - 50 A/ di v -
2 ms/ di v) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Fi gur a 19 - Cor r ent e c om c ar ga no- l i near ( 1 A/ di v - 5 ms/ di v)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26


5

SUMRI O
1 INTRODUO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
1.1 REVISO BIBLIOGRFICA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
1.2 JUSTIFICATIVA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
1.3 OBJETIVOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2 MATERI AI S E MTODOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.1 HARDWARE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
2.2 FIRMWARE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
2.3 DIAGRAMA EM BLOCOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
3 RESULTADOS E DISCUSSES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
3.1 FUNCIONAMENTO DO INVERSOR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
3. 2 TESTES COM AMOSTRA DESCALI BRADA . . . . . . . . . . . . . . . . . . . 24
3. 3 TESTES COM CONTROLE DE N VEL MDI O
COMPLETAMENTE ATI VADO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
4 CONCLUSES GERAIS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
4.1 ELIMINAO DO NVEL MDIO DA AMOSTRA . . . . . . . . . . . . . . . . . . . . . . . . . 27
4.2 NECESSIDADE DO CONTROLE DE NVEL MDIO . . . . . . . . . . . . . . . . . . . . . 27
4. 3 ECONOMI A E VANTAGENS DA I MPLEMENTAO . . . . . . . . 27
REFERNCIAS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

6

1 INTRODUO

1.1 REVISO BIBLIOGRFICA

Com a utilizao de equipamentos com elementos magnticos
(transformadores ou motores) ou retificadores em inversores senoidais existe a
necessidade de garantir que o nvel mdio da tenso de sada se mantenha
prximo de zero para garantir que a corrente que alimenta o equipamento
permanea a menor possvel.
Caso no exista um meio que garanta que a corrente permanea simtrica,
existe a possibilidade de esta assumir valores elevados, podendo ocasionar
sobre-corrente na etapa de potncia do inversor senoidal, principalmente devido
saturao do ncleo do elemento magntico da carga alimentada.
O fator mais comum que pode acarretar problemas de deslocamento de
nvel mdio amostragem do sinal de controle da tenso de sada com erro
(offset) que levam o controle a gerar uma senide de sada com nvel mdio
deslocado. O deslocamento da amostra de sada pode ocorrer por desvio dos
prprios componentes que fazem a leitura da tenso de sada ou pela
alimentao do conversor AD no caso de implementaes com controle digital.
Outro fator o truncamento de clculos do controle na implementao digital. O
clculo de cada passo pode ser arredondado pelo microprocessador levando a
somatria do ciclo completo no resultar em zero, o que ir inserir um
deslocamento do nvel mdio na sada.
A necessidade principal de controlar o nvel mdio de tenso com o
objetivo de diminuir ao menor valor possvel, em implementaes em UPS
senoidais ou onlines, os quais so muito comuns a utilizao em mquinas que
contm transformadores isoladores ou motores monofsicos, como catracas
eletrnicas, bombas de combustvel e ainda retificadores de fontes chaveadas.
Existe a necessidade do controle de nvel mdio tambm em UPS
isoladores que utilizam transformador interno no UPS, que est conectado na
sada da etapa de potncia que gera a senide de sada.
Equipamentos que possuem na entrada circuitos retificadores ou com
elementos magnticos, como transformadores ou motores, necessitam ter a
tenso mdia de alimentao mais prxima possvel de 0 V para minimizar
7

efeitos indesejveis de desequilbrio de corrente, como por exemplo, a saturao
do ncleo do transformador ou a oscilao do torque em um motor (Antic, et al.,
1994).
Em inversores senoidais, onde muito empregada a topologia ponte
completa com modulao PWM, inevitvel a existncia de componente CC na
sada. Essa componente CC leva ao desbalanceamento de fluxo em
transformadores de baixa freqncia quando conectados na sada do inversor
senoidal. Dependendo do nvel do desbalanceamento, o ncleo do transformador
pode ser levado saturao provocando danos na etapa de potncia ou at
mesmo na carga conectada ao inversor (Gao, et al., 2000).
Na Figura 1 pode ser vista uma conexo tpica de um inversor senoidal em
ponte completa com transformador na sada.


Fi gu r a 1 - I nv e r s or s e no i da l c om Tr a ns f or ma dor
Fonte: Gao, et al., 2000

Para calcular a tenso entre os pontos A e B usada a equao (1):

(1)

Onde

a tenso entre os pontos A e B da Figura 1 que ainda sero

filtrados pelo LC,

a componente CC inserida na tenso de sada do inversor,

onde

a freqncia fundamental,

onde

a
8

freqncia de chaveamento do PWM e a o ciclo de trabalho da senide em 90
(Gao, et al., 2000).
O terceiro termo da equao (1) ser ignorado porque referente a
componente harmnica de alta freqncia que ser filtrada pelo filtro LC.
As razes pelas quais o componente CC existe na sada do inversor senoidal
podem ser as seguintes:
Existe componente CC no sinal senoidal (implementao
analgica) (Gao, et al., 2000);
Existe componente CC na forma de onda triangular
(implementao analgica) (Gao, et al., 2000);
Existe alterao dos nveis de amostragem do sensor de
tenso de sada que faz a realimentao para o controle
(implementao analgica ou digital) (Gao, et al., 2000);
Truncamento de clculos (implementao digital) (Li, et al.,
2004).
Para calcular a componente CC de corrente do primrio do transformador
deve ser conhecida a resistncia do primrio para que possa ser usada a
equao (2):

(2)

Onde r a resistncia do primrio do transformador e

a corrente que
circula no primrio do transformador (Gao, et al., 2000).
Essa corrente em discusso que circula no primrio do transformador
CC, portanto gera um campo magntico permanente no ncleo magntico,
conforme a equao (3):

(3)

Onde

o campo magntico e

o nmero de espiras do primrio.

9

O segundo termo da equao (1) a componente fundamental
responsvel por gerar a tenso de sada gerando o fluxo 1 no ncleo do
transformador (Gao, et al., 2000).
De acordo com a equao (4):

(4)

Rearranjando para calcular o fluxo

no ncleo do transformador obtida

a equao (5):

2


(5)

A equao (5) indica que o fluxo

no ncleo do transformador tem a

forma de onda senoidal da fundamental de sada do inversor e tem sua amplitude
mxima calculada de acordo com a equao (6):

(6)

Quando o transformador calculado o objetivo trabalhar prximo do
ponto mximo de saturao para que fique otimizado. No entanto com a
existncia de uma componente CC na tenso esta tem que ser considerada no
clculo dando uma margem para que a componente CC exista sem saturar o
ncleo do transformador (Gao, et al., 2000).
Ento ao invs de considerar o fluxo variando entre

deve ser considerado variando entre

onde d o
fluxo resultante da componente CC apenas e pode ser calculado com a equao
(7) (Gao, et al., 2000):

10

(7)
Dessa maneira quanto menor for o desvio de nvel mdio menor ser o d
e menor ser a folga que o transformador ter que possuir para funcionar sem
chegar no ponto de saturao em um dos semi-ciclos (Gao, et al., 2000).
Em implementaes digitais de inversores no existe a possibilidade de
desequilbrio em sinais que so conectados a amplificadores operacionais, mas
ainda existem os problemas do truncamento interno de clculos executados pelo
DSP, quantizao do ADC do DSP e variao da amostra de realimentao de
tenso para o controle (Li, et al., 2004).
Problemas relacionados ao truncamento de clculo ou quantizao do
ADC ocorrem quando existe a necessidade de se multiplicar um valor de erro
(referncia - amostra de sada) por um coeficiente decimal e o DSP tem que
transformar em um nmero fracionrio para executar o clculo. Como exemplo
um valor de erro 200 pesos sendo multiplicado por 0,2567 ter de ser
multiplicado por 8411, porque o equivalente da frao em Q15
(32768*2567/10000) e o resultado ser 51 ao invs de 51,34, porque o resultado
deve estar em uma varivel de 16 bits, ento a parte aps a vrgula descartada.
Dessa maneira cada vez que os clculos so executados ao longo do ciclo de
senide existe um erro que pode ser em qualquer sentido da senide no
havendo essa garantia, pois o resto do nmero descartado poderia estar mais
prximo de 0 ou de 1. Esse erro ir se acumular resultando em um valor que
pode ser significativo no final do ciclo da senide (Li, et al., 2004).
Ento mesmo que a amostra e todos os outros fatores estejam de acordo o
simples fato de fechar a malha em um controlador digital com DSP o suficiente
para gerar um nvel mdio na sada do inversor senoidal. Pode no ser um valor
significativo, mas somado com fator do desvio do sensor da amostra de tenso
de sada pode causar problemas relacionados ao desvio do nvel mdio (Li, et al.,
2004).
O problema do desvio na amostra, conforme a Figura 2, pode ocorrer tanto
por desvio do sensor ou por alimentao do ADC do DSP. Na Figura 2 a varivel
11

dm representa o desvio que inserido pela amostragem, sendo que este
contamina o controle fazendo funcionar de maneira assimtrica (Li, et al., 2004).
A varivel dm representa tanto variao nos componentes do sensor
quanto variao da alimentao do ADC do DSP que gera erros de leituras
tambm (Li, et al., 2004).


Fi gu r a 2 - Amos t r a de s a da pa r a o DSP
Fo nt e : Li , e t a l . , 2 0 0 4

Para evitar a assimetria da tenso de sada em inversores senoidais pode ser
inserida a amostra da componente CC (

) no sinal da freqncia fundamental

do inversor conforme a Fi gur a 3(Gao, et al., 2000).


Fi gu r a 3 N v e l m di o a na l g i c o
Fonte: Gao, et al., 2000

Na Fi gur a 3, a amostra da componente CC (

) inserida de tal
maneira que a tendncia seja anular o componente CC na sada. Para que isso
ocorra da maneira correta, quando o nvel mdio positivo o sinal ua diminui e
quando o nvel mdio negativo o sinal

aumenta, fazendo a correo no

12

sentido correto e fazendo o nvel mdio tender ao nvel mnimo (Gao, et al.,
2000).


Fi gu r a 4 - Ma l ha f e c ha da d o n v e l m di o
Fonte: Gao, et al., 2000

Na Fi gur a 4 pode ser vista a compensao do nvel mdio em malha
fechada. Para poder trabalhar assim essa amostra se origina de um sensor de
corrente no primrio do transformador que passa por um filtro passa-baixa para
rejeitar a componente fundamental da senide, e por um controlador PI
resultando no sinal

que inserido na referncia senoidal do controle do

inversor compensando automaticamente a componente CC (Gao, et al., 2000).


Fi gu r a 5 Compe ns a o p or pot e nc i me t r o
Fonte: Gao, et al., 2000

Na Fi gur a 5 pode ser vista a implementao em malha aberta onde um
potencimetro regula o nvel de ua, sendo mais simples e menos eficiente,
13

devido a variaes de algum componente ou alimentao ao longo do tempo
(Gao, et al., 2000).
Para implementao digital da compensao do nvel mdio pode ser
usado um controlador de dois nveis (malha CA combinado com malha CC) com
duas amostras distintas, conforme a Fi gur a 6. Nessa figura o controlador de
dois nveis est sendo utilizado em um inversor senoidal com transformador
isolador (F(s)) na sada (Duarte, et al., 2005).
No ADC1 est conectado a amostra de tenso de sada para o controlador
manter a senide na sada e no ADC2 est conectado um sensor Hall de
corrente atravs de um filtro passa-baixa para amostrar apenas o nvel mdio da
corrente CC no primrio do transformador. Alm disso, como a amostra de sada
est sendo capturada por um transformador de amostra, o nvel mdio neste
inexistente (o nvel CC se existir no acoplado pelo transformador), ento a
nica maneira de garantir o controle do nvel mdio utilizar mais uma malha de
controle que o segundo nvel do controlador utilizando a amostra de corrente do
sensor Hall (Duarte, et al., 2005).

Fi gu r a 6 - Co nt r o l a dor de d o i s n v e i s
Fo nt e : Dua r t e , e t a l . , 2 0 0 5

Conforme a Figura 7 pode ser observado como o controlador de dois
nveis atua. Alm do controlador tradicional (Gc2(z), que utiliza a amostra T(s)
(proveniente da sada do transformador isolador) e AD1, comparando com a
referncia senoidal r2(z), existe o filtro LP(s) (filtro passa-baixa) da amostra da
14

corrente do primrio do transformador isolador, cuja sada comparada com 0,
gerando um sinal de erro que passa pelo controlador Gc1(z). O resultado de
Gc1(z) adicionado na sada do controlador da senide e faz o nvel mdio
permanecer em torno de 0 V, no permitindo que o fluxo no transformador (F(s))
se altere de maneira assimtrica (Duarte, et al., 2005).


Fi gu r a 7 - Di a gr a ma do c o nt r ol a d or d e do i s n v e i s
Fo nt e : Dua r t e , e t a l . , 2 0 0 5

No entanto na Figura 8 pode ser observada uma maneira mais econmica
de elaborar o controle de nvel mdio. A sada em tenso do controlador (V1)
ainda antes de ser carregada no mdulo PWM do DSP entra em um filtro passa-
baixa e esse atenua a componente fundamental de 60 Hz e calcula o nvel mdio
da sada do controlador. A sada desse filtro comparada com zero, passa pelo
regulador de componente CC e adicionada na referncia senoidal do
controlador principal (Li, et al., 2004).
Tambm uma abordagem de dois nveis semelhante a capturar a
amostra de corrente do sensor Hall, mas a possibilidade do sensor Hall
apresentar assimetria no existe neste caso, porque a sada do controlador o
sinal que a ponte completa ir ter na sada e qualquer acumulao por
truncamento de clculos ser compensada continuamente com esse processo
(Li, et al., 2004).

15


Fi gu r a 8 - N v e l m di o pe l a s a da d o c ont r ol a do r
Fo nt e : Li , e t a l . , 2 0 0 4

Para viabilizar um inversor senoidal com baixa distoro harmnica na sada o
controlador de tenso deve minimizar ao mximo os efeitos de distores
provocadas por diversos tipos de carga, como retificadores que so cargas no
lineares. A teoria de controlador repetitivo minimiza ao mximo os efeitos
provocados por transitrios peridicos, que coincidem ao mesmo ngulo na
senide em todos os ciclos durante o funcionamento em regime (Rech, et al.,
2000).
O controlador pode ser visto na equao (8):

(8)

Onde URP a sada do controlador, a entrada do controlador,

o filtro Q que o qual pode ser utilizado uma constante que varia entre
0,95 a 0,99, sendo 0,99 o controlador mais eficiente e 0,95 mais estvel,
a compensao do atraso do filtro LC da sada do conversor e

o ganho
do compensador o qual se aumentado melhora a eficincia e se diminudo
melhora a estabilidade (Rech, et al., 2003).
Ento como Q(z) uma constante, a equao (9) descreve o controlador
repetitivo:

(9)
16



Onde

a sada atual do controlador repetitivo,

o ganho do
controlador, o erro de entrada (referncia menos amostra) com o
avano () necessrio para compensar o atraso do filtro LC e do ciclo anterior
() do ngulo correspondente da senide,

constante que varia entre 0,95 e

0,99 e

resultado do controlador no ciclo anterior de senide no mesmo

ngulo atual deste ciclo de senide (Rech, et al., 2003).

1.2 JUSTIFICATIVA

O desenvolvimento de solues para controle de nvel mdio de tenso
possibilitou o funcionamento com segurana de inversores senoidais
monofsicos alimentando cargas sensveis, bem como o correto funcionamento
de cargas no lineares, compostas por ponte retificadora com filtro capacitivo,
nas quais o controle do nvel mdio equilibra os pulsos de corrente em ambos
semiciclos da senide.
Em aplicaes comerciais, este controle de tenso mdia interessante
para UPS, pois ocasionalmente existem elementos magnticos conectados
sada dessas fontes para adaptao de tenso para outros equipamentos e em
produo em larga escala importante que pequenas variaes de componentes
no afetem o funcionamento, como o caso de uma amostra de tenso de sada
com assimetria.
Para aplicaes industriais, este estudo tem importncia, pois permite a
soluo do problema apresentado sem a necessidade de implementar um circuito
de eliminao do offset gerado pelo desvio na amostragem do sinal de controle
de sada. Com a minimizao da tenso mdia, a operao dos motores
conectados ao inversor melhorada e o risco de saturao do ncleo de
transformadores conectados sada do circuito por offset eliminada.
A elaborao do algoritmo de controle de nvel mdio permitiu
aprofundamento na rea de eletrnica de potncia e controle digital necessrios
para a resoluo do problema.
17

Assim sendo, um projeto que se enquadra para realizao de uma
pesquisa de Iniciao Tecnolgica PIBITI.

1.3 OBJETIVOS

1.3.1 OBJETIVO GERAL

Desenvolver o algoritmo necessrio no processador digital de sinais para
resolver o problema do nvel mdio na sada do inversor monofsico. O
conversor deve disponibilizar 120 V na sua sada para alimentar as cargas de
teste que podero chegar a 500 W.

1. 3. 2 OBJ ETI VOS ESPEC FI COS

Elaborar uma reviso bibliogrfica sobre controle de nvel mdio em
inversores senoidais monofsicos;
Estudar o hardware e a linguagem de programao do DSP
escolhido para a implementao do projeto;
Definir os componentes necessrios de hardware para a
implementao do projeto;
Programar o processador digital de sinais;
Executar ensaios prticos para anlise dos resultados obtidos.

2 MATERI AI S E MTODOS

Foi feita uma pesquisa com o objetivo de adquirir conhecimento para elaborar
a melhor estratgia de controle de nvel mdio utilizando o DSP para o inversor,
considerando que este est funcionando em malha fechada.

18

2.1 HARDWARE

A seguir foi adaptado um prottipo de conversor senoidal utilizando o
DSP56F8013. O circuito escolhido foi uma ponte completa com barramento
retificado a partir da rede, j que o foco do estudo o algoritmo de controle de
nvel mdio e no o conversor de potncia.
Na Figura 9 pode ser visto o inversor completo montado. Deste foram
aproveitados: dois braos para o inversor, dois braos para o retificador de
entrada, as conexes para o DSP, a fonte e duas placas de comando isolado
para os IGBTs ou mosfets.



Fi gu r a 9 I nv e r s o r de qua t r o b r a os mont a d o

Na Figura 10 pode ser vista a placa de comando isolado para os IGBTs. Ela
possui fonte isolada a partir de um 12 V na mesma referncia dos sinais de
entrada, os sinais de entrada so compatveis com os nveis de 3,3 V do DSP e
possui proteo independente para os IGBTs.

19


Fi gu r a 1 0 - Pl a c a de c oma ndo de I GBT

Na Figura 11 pode ser vista a placa onde estar o DSP com capacitores em
cada conversor AD e diodos para garantir que o sinal em cada ADC no
ultrapasse 3,3 V.


Fi gu r a 1 1 - Pl a c a pa r a o DSP5 6 F8 0 1 3

Na Figura 12 podem ser vistos os recursos do DSP56F8013 que foi
utilizado. Podem ser destacados: o PWM de seis canais, os quais sero
utilizados quatro, conversor AD em seis pinos, PLL para funcionar a 32 MHz a
partir de oscilador interno de 8 MHz, 16 KB de memria flash e 4 KB de memria
RAM (Freescale Semiconductor, 2009).


Fi gu r a 1 2 - Re c ur s os d o DSP5 6 F8 0 1 3
Fo nt e : Fr e e s c a l e Se mi c on duc t or ( 2 0 0 9 )

20

Foi elaborado o algoritmo com base nos dados pesquisados e foram feitos
os ensaios no prottipo com o objetivo de confirmar o funcionamento do
algoritmo de controle de nvel mdio.

2.2 FIRMWARE

Na Fi gur a 13 pode ser vista a interface do programa Codewarrior 8.2.3
usado para programar o DSP. No menu a esquerda da Fi gur a 13 pode ser
notado que existem vrios arquivos que contm a programao de maneira
estruturada.
start.c: contm a inicializao e configurao de perifricos domo
ADC e PWM;
constantes.h: contm valores que so utilizados para clculos pelo
DSP;
global_variables.h e global_variables.c: contm as variveis volteis
que o DSP utiliza no firmware;
peripheral.h: contm os apontadores volteis que indicam os
endereos de memria onde esto os perifricos do DSP;
vectors.c: so os vetores de interrupo;
flash_variables.c: parte da memria flash onde esto parmetros
gravados como calibraes, caso necessrio;
checkin.c: intervalo para inicializao antes do DSP comear a gerar
a senide. Necessrio para estabilizao de fontes e sinais de amostras;
main.c: loop principal fora da interrupo;
pwm.c: onde a parte de maior trabalho do DSP fica. Faz as
amostragens dos sinais, normaliza os sinais, aplica filtros, calcula o
controle e calcula o ciclo de trabalho do PWM. Trabalha na mesma base
de tempo do PWM que 24 kHz.
pwm_fault.c: interrupo para analisar proteo do PWM;
functions.c: funes genricas como multiplicaes com tratamento
de overflow e refresh da memria RAM.
A linguagem utilizada foi C tornando a programao muito mais rpida e
intuitiva do que se fosse usado assembly, onde o DSP seria mais otimizado, mas
21

a programao seria mais trabalhosa. O DSP de 32 Mips conseguiu executar
todos os clculos necessrios para a implementao do controlador repetitivo e
do nvel mdio, ento no houve problema em utilizar linguagem C.


Fi gu r a 1 3 Co de Wa r r i or

2.3 DIAGRAMA EM BLOCOS

Na Figura 14 pode ser visto o diagrama de blocos do controlador repetitivo,
controlador de nvel mdio com seus filtros passa-baixa necessrios para
desacoplar a componente CC da amostra de tenso de sada e inserir na
referncia senoidal atravs da sada do controlador.


22


Fi gu r a 1 4 - Di a g r a ma de Bl oc os

3 RESULTADOS E DISCUSSES

3.1 FUNCIONAMENTO DO INVERSOR

O inversor foi ativado a partir de um variador de tenso que foi ajustado
para fornecer 140 V para resultar em um barramento retificado de 200 V. A
senide do variador de tenso foi retificada por 2 braos da placa, sendo que
esses mosfets ficaram sem sinal em seus Gates, para ser possvel utilizar apenas
os diodos de roda livre. Para filtrar o barramento CC foram utilizados dois
capacitores de 470 uF/400 V.
Para os testes foi utilizada uma ponte retificadora de 30 A com quatro
capacitores de filtro de 470 F/400 V e resistncia de aproximadamente 500 W,
compondo assim uma carga no-linear.
Aps o filtro LC, a senide estabilizou em 120 V conforme a Fi gur a 15:

23


Fi gu r a 1 5 - Te ns o de s a da ( 5 0 V/ d i v - 5 ms / di v )

Na figura Fi gur a 16 pode ser vista a amostra diferencial de tenso de
sada que est conectada em ADCs do DSP para realimentao do controlador
repetitivo.


Fi gu r a 1 6 - Amos t r a de t e ns o de s a da ( 2 0 0 mV/ di v - 5 ms / di v )

Pode ser notado na Fi gur a 16 que o valor de pico da amostra
corresponde aproximadamente 523 mV.


24

3.2 TESTES COM AMOSTRA DESCALIBRADA

Para este este, o sensor diferencial de tenso de sada foi alterado sendo
inserido um resistor de 15 k em paralelo com um de 680 para inserir um
desequilbrio de 5% na senide, para simular um desvio na amostra que poderia
ser ocasionado por desvio de um dos resistores, desvio da alimentao ou at
mesmo da alimentao do conversor AD do DSP. Na Fi gur a 17 pode ser visto
o resultado do desequilbrio, com o inversor conectado a uma carga no linear de
aproximadamente 500 W:


Fi gu r a 1 7 - Ca r ga n o l i ne a r de s e q ui l i br a da ( 5 0 V/ d i v - 5 0 A/ d i v
- 2 ms / d i v )

Conforme a Figura 17 a corrente em um semi-ciclo praticamente desapareceu
e a corrente no semi-ciclo, que agora fornece toda a energia para a sada,
aumentou para compensar a falta do outro. Esse desvio ocasiona alm de
sobreaquecimento em parte dos componentes da carga, um par de mosfets da
ponte do inversor senoidal estar sobrecarregada e a corrente de pico nos
componentes de sada (indutor) est acima da projetada, chegando a
aproximadamente 30 A.


25

3.3 TESTES COM CONTROLE DE NVEL MDIO COMPLETAMENTE
ATIVADO

Conforme a Figura 18, o inversor com carga no-linear de 500 W, foi testado
com o controle de nvel mdio implementado completamente:


Fi gu r a 1 8 - Ca r ga n o- l i ne a r c ont r ol a da ( 5 0 V/ di v - 5 0 A/ d i v - 2
ms / di v )

Pela Figura 18 pode ser analisado que o controle de nvel mdio elimina o
desequilbrio perceptvel na forma de onda de corrente na entrada do retificador,
fazendo com o que funcionamento ocorra de maneira otimizada na etapa de
potncia do inversor e da ponte retificadora da carga.
Na Figura 19 possvel verificar que a corrente de pico no semi-ciclo
positivo foi 18 A e no negativo foi 16,5 A o que d uma diferena de 9%.

26


Fi gu r a 1 9 - Cor r e n t e c om c a r ga n o- l i ne a r ( 1 A/ di v - 5 ms / di v )


27

4 CONCLUSES GERAIS

4.1 ELIMINAO DO NVEL MDIO DA AMOSTRA

A malha de controle de nvel mdio funciona eliminando a assimetria na sada
do controlador repetitivo atravs da soma dos valores de uk, que a sada do
controlador aplicada ao PWM do DSP. Sendo assim a amostra de tenso de
sada no pode conter contaminao, porque essa no corrigida pelo controle
de nvel mdio. Sendo assim o desacoplamento CC na amostra de tenso de
sada foi necessrio para permitir que a corrente fique dentro da faixa de 10% de
simetria.

4.2 NECESSIDADE DO CONTROLE DE NVEL MDIO

Foi comprovado que quando inserido algum desequilbrio na amostra de
tenso de sada a carga composta pelo transformador tende a saturar podendo
provocar danos na etapa de potncia do inversor, levando a concluso que o
controle de nvel mdio realmente necessrio.
No caso da ponte retificadora o resultado foi satisfatrio eliminando a
corrente de aproximadamente 30 A em um dos semi-ciclos.

4.3 ECONOMIA E VANTAGENS DA IMPLEMENTAO

A vantagem do algoritmo implementado nesse projeto que permite que
ocorram desvios na alimentao e no sensor de amostra durante o
funcionamento, resultantes de variaes de temperatura, com o controle
mantendo a tenso de sada simtrica, como comprovado com o desvio de 5%
inserido na amostra, que um resultado importante, pois, como foi visto, eliminou
o pico de corrente assimtrico gerado pelo desequilbrio na amostra de tenso


28

REFERNCIAS

Ant i c, D. , Kl aassens, J. B. e Del er oi , W. 1994. Si de Ef f ect s
i n Low- Speed AC Dr i v er s. I EEE Power El ect r oni cs Spec i al i st s
Conf er enc e, PESC ' 94, v. 2. 1994, pp. 998- 1002.
Duar t e, Mar cel o Hey, Bot t er n, Fer nando e Pi nhei r o,
Humber t o. 2005. Thr ee- Phas e t o Si ngl e- Phas e UPS
Topol ogi es. 2005.
Fr eescal e Semi conduct or . 2009. www. f r ees c al e. c om.
56F801X Pr oduc t Summar y Page. [ Onl i ne] 11 de agost o de
2009. [ Ci t ado em: 11 de agost o de 2009. ]
Gao, Jun, et al . 2000. The Res ear c h on Av oi di ng Fl ux
I mbal anc e i n Si nus oi dal Wav e I nv er t er . I PEMC 2000. 2000,
Vol . 3.
Li , Mi ngzhu e Xi ng, Yan. 2004. Di gi t al Vol t age Regul at i on
wi t h Fl ux Bal anc e Cont r ol f or Si ne Wav e I nv er t er s. APEC 04.
2004, Vol . 3.
Rech, Cassi ano e Hi l t on A. Gr ndl i ng, Jos R. Pi nhei r o.
2000. Compar a o de Tc ni c as de Cont r ol e Di s cr et o Com
Cont r ol ador Repet i t i v o Par a Apl i c a es em UPS. Anai s do XI I I
Congr es s o Br as i l ei r o de Aut omt i c a - CBA 2000. 2000.
Rech, Cassi ano, et al . 2003. An Al gor i t hmo f or Ompr ovi ng
The Tr asi ent Res pons e of Repet i t i v e Cont r ol ed PWM I nv er t er s
Under Non- Per i odi c Di st ur banc es. Congr es s o Br as i l ei r o de
El et r ni c a de Pot nc i a ( COBEP) . 2003.