Interfaces de entrada y salida Isdn-atm-vc-12

Rtb-atm-vc-12
Y Frame relay -vc-12 stm-1



Integrantes
Huamaccto quinua, Abel Leandro
Lujan Tintaya, Randy Moises
Quispe Palacios, Marco Antonio



















ATM.-
ATM es un estndar de la ITU-T para Cell Relay en donde mucha informacin de mltiples
tipos de servicios, tales como voz, datos o videos son transportadas a travs de clulas
pequeas de tamao fijo.
Las redes ATM son orientadas a conexin.

ATM es una tecnologa de multiplicacin y conmutacin de celdas que combina los
beneficios de conmutacin de circuitos (Transmisin constante) y la conmutacin de
paquetes (trafico intermitente).

Proporciona anchos de banda de gran velocidad (Mbps)

Debido a que ATM es asncrono, los slots de tiempo estn disponible bajo demanda con
informacin identificando la fuente de transmisin la cual es contenida en cada
encabezado de las clulas ATM

ATM transfiere informacin en unidades de tamao fijo denominadas celdas.
Cada celda consta de 53 octetos o bytes.

Los primeros 5 bytes contienen informacin del encabezado de la celda.
Los 48 bytes restantes contienen el payload (carga til) (informacin del usuario).

Concatenacin
La concatenacin es el proceso de la suma de la anchura de banda de
X contenedores (C-I) en un recipiente ms grande. Esto proporciona un ancho de banda de X veces
ms grande que C-I. Es as indicado para el transporte de grandes cargas tiles que requiere un
contenedor mayor que VC-4, pero tambin es posible concatenar contenedores de baja capacidad,
tales como VC-11, VC-12, o VC-2.


Clulas ATM se asignan en recipientes a diferentes velocidades de bits. La gama va desde un
pocos Mbps hasta varios Gbps, utilizando cualquier tcnica de concatenacin.

Figura 1.4
Clulas ATM se asignan mediante la alineacin de cada clula con la estructura de virtual o
contenedores concatenados. Puesto que la capacidad puede no ser un mltiplo entero de la ATM
longitud de la clula (53 bytes), se permite que una clula de cruzar la frontera armazn del
contenedor (ver Figura 1.4). El campo de informacin de clula ATM (48 bytes) se codifica antes
mapeo, para garantizar la delineacin.
Un tren de clulas ATM puede ser asignada a un marco de C-12, VC-12, TU-12.
Generacin de recipiente C-12, la primera fase de mapeo
En caso de correspondencia de clulas ATM equlization de la tasa se cancela, la fila de celdas ATM
es un flujo de seal asncrona.
Ubicacin del apndice bytes, equiparacin de los tipos
Significado de bytes apndice y sus bits es la siguiente:
D - bit de datos,
R - bits de relleno fijo
O - poco overhead (reservado para el futuro),
S (1,2) - la justificacin bits oportunidad, (posible espacio para un poco de insercin)
C (1,2) - bits de control de justificacin
Igualdad de diferencia de tasas entre el marco de destino de los recursos y va a pasar con la
insercin de bits de la siguiente manera:
C1C1C1 = 000 -> bits S1 es un bit de datos
C1C1C1 = 111 -> bits S1 es un bit de justificacin
C2c2c2 = 000 -> bit S2 es un bit de datos
C2c2c2 = 111 -> bit S2 es un poco la justificacin

C-12 marco (contenedor) generados de esta manera consiste en 4x34 = 136 bytes, es decir, que
completan todas las tramas PCM con 2 bytes.
Segunda fase de la cartografa , la generacin del contenedor VC-12:
transformacin en serie / paralelo
Correspondencia de clulas ATM . Ponemos clulas ATM al recipiente por un
mtodo sncrono de bytes. Clulas ATM puede llegar a la siguiente VC-12 del
recipiente.
La asignacin de un identificador de va ( sobrecarga Camino ) en el recipiente.
VC-12 trama generada de esta manera (contenedor virtual) consta de 4x35 = 140 bytes, es
decir, que anexan a todas las tramas PCM 3 bytes.
Tercera fase de la cartografa , la generacin del componente de TU-12:
Ruta del contenedor virtual overhead (POH de) - Bsico contenedor virtual tara de
trayecto (POH de VC-12)
Asignacin de puntero al contenedor:
V1, V2, V3, V4 bytes son los bytes de TU-12 PTR (puntero TU).
o V1-V2 apunta al byte V5 de POH de VC-12 , es decir que cuenta, donde
VC-12 marco comienza dentro de TU-12.
o V3
o V4
TU-12 marco (contenedor) generada de esta manera, que est sincronizado a la SDH o bien
en la velocidad de bits, o fase de trama, consta de 4x36 = 144 bytes, es decir, que anexa a
todas las tramas PCM 4 byte
frames en caso de clulas ATM de mapeo :

VC-12 TU-12 Keret Keret 140 byte 144 byte
500 500 nosotros nos
+ --------------------- + + --------------------- +
| ------------ | | V1 (TU puntero) | -> - +
+ --------------------- + + --------------------- + |
| V5 | | V5 | - <- +
+ --------------------- + + --------------------- +
| 34 bytes D | | 34 D bytes |
+ --------------------- + + --------------------- +
| ------------ | | V2 (puntero TU) |
+ --------------------- + + --------------------- +
| J2 | | J2 |
+ --------------------- + + --------------------- +
| 34 bytes D | | 34 D bytes |
+ --------------------- + + --------------------- +
| ------------- | | V3 (puntero TU) |
+ --------------------- + + --------------------- +
| N2 | | N2 |
+ --------------------- + + --------------------- +
| 34 bytes D | | 34 D bytes |
+ --------------------- + + --------------------- +
| --------------- | | V4 (puntero TU) |
+ --------------------- + + --------------------- +
| K4 | | K4 |
+ --------------------- + + --------------------- +
| 34 bytes D | | 34 D bytes |
+ --------------------- + + --------------------- +




FRAME RELAY.-

Frame Relay es un protocolo WAN de alto rendimiento que funciona en las capas fsicas y de
enlace de datos del modelo de referencia OSI.
Las conexiones Frame Relay se crean al configurar routers CPE u otros dispositivos para
comunicarse con un switch Frame Relay del proveedor de servicios. El proveedor de servicio
configura el switch Frame Relay, que ayuda a mantener las tareas de configuracin del usuario
final a un nivel mnimo.

Circuitos virtuales
Los circuitos son virtuales dado que no hay una conexin elctrica directa de extremo a
extremo. La conexin es lgica y los datos se mueven de extremo a extremo, sin circuito
elctrico directo. Con los VC, Frame Relay comparte el ancho de banda entre varios
usuarios, y cualquier sitio puede comunicarse con otro sin usar varias lneas fsicas
dedicadas.

El VC sigue la ruta A, B, C y D. Frame Relay crea un circuito virtual al almacenar la
asignacin de puerto de entrada a puerto de salida en la memoria de cada switch y, por lo
tanto, vincula un switch con otro hasta identificar una ruta continua de un extremo del
circuito a otro. Un VC puede atravesar cualquier cantidad de dispositivos intermedios
(switches) ubicados dentro de la red Frame Relay.


TRAMA FRAME RELAY


DLCI: cada conexin virtual multiplexada en el canal fsico est representada por un nico
DLCI. Los valores de DLCI tienen importancia local solamente, lo que significa que son
nicos slo para el canal fsico en el que residen.

Direccin extendida (EA): si el valor del campo EA es 1, el byte actual est
determinado como el ltimo octeto DLCI.

C/R: el bit que sigue al byte de DLCI ms significativo en el campo Direccin. El bit
C/R no est definido en este momento.

Control de congestin: incluye 3 bits que controlan los mecanismos de notificacin
de congestin de Frame Relay. Los bits FECN, BECN y DE son los ltimos tres bits en el
campo Direccin.

La FCS determina si hubo errores en el campo Direccin de Capa 2 durante la
transmisin. La FCS se calcula antes de la transmisin a travs del nodo emisor, y el
resultado se inserta en el campo FCS. En el otro extremo, un segundo valor de FCS se
calcula y compara con la FCS de la trama. Si los resultados son iguales, se procesa la
trama. Si existe una diferencia, la trama se descarta. Frame Relay no notifica el origen
cuando se descarta una trama. El control de errores tiene lugar en las capas
superiores del modelo OSI.