Arquitetura de Computadores PDF

Arquitetura de Computadores
para concursos
Questes comentadas
Handbook de Questes de TI Comentadas para Concursos
Volume questes de TI
Prefcio
O estudo de requisitos necessrios para que um computador funcione e da maneira de organizar seus componentes com o objetivo de conseguir melhores desempenhos d origem a um
projeto conceitual de extrema importncia na rea de computao: a Arquitetura de Computadores. Ela determina aspectos relacionados qualidade, ao desempenho e aplicao para a
qual determinado computador vai ser orientado.
Dado que o conhecimento em Arquitetura de Computadores fundamental para o entendimento do funcionamento do computador e de suas potencialidades, tornando-se um alvo fcil
em questes de concursos, o Grupo Handbook de TI preparou este volume, que traz uma srie
de questes comentadas sobre os Arquitetura de Computadores para voc se preparar adequadamente para essa rea.
Bons estudos,
Grupo Handbook de TI
Pgina 1 de 62
www.handbookdeti.com.br
Direitos Autorais
Este material registrado no Escritrio de Direitos Autorais (EDA) da Fundao Biblioteca
Nacional. Todos os direitos autorais referentes a esta obra so reservados exclusivamente aos
seus autores.
Os autores deste material no probem seu compartilhamento entre amigos e colegas prximos de estudo. Contudo, a reproduo, parcial ou integral, e a disseminao deste material de
forma indiscriminada atravs de qualquer meio, inclusive na Internet, extrapolam os limites da
colaborao. Essa prtica desincentiva o lanamento de novos produtos e enfraquece a comunidade concurseira Handbook de TI.
A srie
Handbook de Questes de TI Comentadas para Concursos Alm do Gabarito
produo independente e contamos com voc para mant-la sempre viva.
Grupo Handbook de TI
Pgina 2 de 62
uma
Canais de Comunicao
O Grupo Handbook de TI disponibiliza diversos canais de comunicao para os concurseiros
de TI.
Loja Handbook de TI
Acesse a nossa loja virtual em
http://www.handbookdeti.com.br
Servio de Atendimento
Comunique-se diretamente conosco atravs do e-mail
faleconosco@handbookdeti.com.br
Twitter do Handbook de TI
Acompanhe de perto promoes e lanamentos de produtos pelo nosso Twitter
com/handbookdeti
Pgina 3 de 62
http://twitter.
1.
Assuntos relacionados: Organizao de Computadores, Endereamento de Memria,

Banca: CESGRANRIO
Instituio: BNDES
Cargo: Analista de Suporte
Ano: 2008
Questo: 51
O hardware de um sistema microprocessado foi projetado para funcionar com uma memria
de 20 bits de endereamento e palavra de 16 bits. Se neste sistema j esto instalados 1.024
KB de memria, qual a quantidade mxima de memria possvel para expanso, em KB?
(a). 1.024
(b). 924
(c). 768
(d). 512
(e). 256
Soluo:
As memrias so constitudas de clulas que so identicadas por nmeros, denominados
endereos, pelo qual programas podem referenci-las.
Todas as clulas contm o mesmo
nmero de bits. Se uma clula consiste de m bits, ela pode armazenar m bits de informao.
Os endereos de memria so expressos por nmeros binrios.
bits, o nmero mximo de clulas endereveis
Se um endereo tiver n
2n .
Para determinar a quantidade mxima de memria possvel para expanso, primeiramente,

devemos calcular a capacidade total de memria em bytes que o hardware em questo suporta. A informao de que 20 bits so necessrios para enderear uma memria nos diz que
o hardware possui
220
clulas. Uma palavra de 16 bits informa que cada clula de memria
armazena at 2 bytes de informao.

A capacidade total de memria suportada obtida pela multiplicao entre a capacidade
20 = 2 MB = 2048 KB. Como no sistema
de cada clula e o nmero de clulas, ou seja, 2*2
j esto instalados 1024 KB, a quantidade mxima de memria possvel para expanso de
1024 KB.
Pgina 4 de 62
2.
Assuntos relacionados: Arquitetura de Computadores, Modos de Endereamento de Memria,
Banca: CESGRANRIO
Instituio: Petrobras
Cargo: Analista de Sistemas - Eng. de Software
Ano: 2008
Questo: 21
Um computador tem um registrador R e um conjunto de instrues de um operando, todas
com modo de endereamento indireto. Trs destas instrues so especicadas a seguir.
LD: Copia da memria principal para o registrador R.
AC: Adiciona da memria principal ao registrador R.
ST: Move do registrador R para a memria principal.
Considere o programa apresentado abaixo, executado no computador, acessando o bloco de
memria principal, cuja situao inicial mostrada a seguir.
Endereo
Valor Armazenado
00H
01H
01H
02H
02H
03H
03H
04H
04H
05H
LD
01H
AC
02H
ST
03H
AC
00H
ST
01H
LD
03H
ST
00H
Considere que tanto o endereamento quanto os valores envolvidos nas operaes utilizam
apenas um byte de memria cada. Aps a execuo do programa, qual ser, em hexadecimais, a soma dos valores armazenados no bloco de memria?
(a). 00H
(b). 04H
(c). 0AH
(d). 10H
(e). 1CH
Soluo:
Primeiramente, os conceitos de endereamento de dados devem estar bem claros. Em uma
instruo de programa, h vrias maneiras de referenciar um valor, as mais conhecidas so:
Imediato :
o valor do operando especicado diretamente na instruo. Sua principal
vantagem no requerer acesso memria para obter o operando. A desvantagem que

esse modo impe uma limitao no tamanho do operando. Suponha que o computador
Pgina 5 de 62
descrito suporte acesso imediato. A instruo LD 30H faria com que o valor 30H fosse
copiado para o registrador R. Entretanto, h ocasies em que no somente um byte
deve ser copiado, por exemplo LD 201040H. Nesse caso, como o valor armazenado
diretamente na instruo, seria necessrio aumentar o tamanho da instruo e isso no
possvel na maioria das arquiteturas de computador;
Direto :
o campo de endereo contm o endereo efetivo do operando na memria. Re-
quer, portanto, apenas um acesso para determinar o valor do operando. Sua limitao
fornecer um espao de endereamento limitado. Suponha que o computador descrito
suporte endereamento direto. A instruo LD 01H, faria com que o valor armazenado
na posio de memria 01H, ou seja, 02H fosse copiado.
Entretanto, se a instruo
possuir somente um byte para o endereamento direto, por exemplo, a quantidade de
posies de memria estar limitada em 256 (2 );
Indireto :
o campo de endereo aponta para uma posio de memria que contm o
endereo de memria do operando. Sua principal desvantagem a necessidade de dois

acessos memria. A vantagem em relao ao modo de endereamento direto o aumento do espao de endereamento, que passa a ser igual
2n ,
onde
o tamanho da
palavra na memria. Suponha que o computador tenha somente um byte para enderear a posio de memria, mas que essa posio de memria corresponda a uma palavra
com tamanho de 2 bytes. Um endereamento na forma indireta, possibilitar o ende-
16 ) e no mais 256 como no endereamento
reamento de 65536 posies de memria (2
direto. No o caso da questo, onde tanto o tamanho permitido para endereamento

na instruo e o tamanho da palavra de memria so iguais a um byte;
Registrador :
semelhante ao modo direto, no entanto, o campo de endereo se refere a
um registrador e no a uma posio de memria. Geralmente, esse campo composto

por 3 ou 4 bits, o que permite referenciar de 8 a 16 registradores de propsito geral.
Suas vantagens so o tamanho pequeno do campo de endereo e a no necessidade
de se acessar memria.
Sua desvantagem o espao de endereamento limitado
pelo nmero de registradores. Por exemplo, poderamos supor que o computador da

questo permitisse endereamento por registrador e tivesse 16 registradores.
Assim,
seria possvel que um registrador alm do R, por exemplo S, pudesse ser endereado
como 05H. Uma instruo da maneira LD 05H copiaria o valor do registrador S para o
registrador R;
Indireto via Registrador :
semelhante ao modo de endereamento indireto.
O campo
de endereo aponta para o registrador que contm a posio de memria do operando.

Sua vantagem a necessidade de um nico acesso memria, um a menos que no modo
indireto;
Deslocamento :
requer que uma instruo tenha dois campos de endereo, com pelo
menos um explcito. O valor de um dos campos usado diretamente (valor = A). O

outro campo baseado no cdigo da operao, e especica um registrador cujo contedo
adicionado A, para produzir o endereo efetivo. Os trs modos de endereamento
por deslocamento so:
Pilha :
relativo, via registrador-base
indexado ;
a pilha um bloco reservado de posies de memria.
Elementos podem ser
colocados e removidos do topo da pilha. O apontador do topo da pilha (stack-pointer )

mantido em um registrador.
Portanto, de fato, referncias a pilha so feitas por
endereamento indireto via registrador.

J que a questo trata de endereamento indireto, o valor armazenado no local especicado
pelo operando o endereo de memria do valor que ser utilizado na operao. Por exemplo,
a instruo LD 01H, carrega, no registrador R, o valor 03H, pois no endereo 01H est
Pgina 6 de 62
armazenado o endereo 02H, que por sua vez, contm o valor desejado, 03H. Seguindo os
passos do programa, teremos:
1. LD 01H, R
2. AC 02H, R
03H, R recebe o valor armazenado no endereo 02H;
03H + 04H
07H, o valor de R somado ao valor armazenado no
endereo 03H;
3. ST 03H, [04H]
4. AC 00H, R
5. ST 01H, [02H]
6. LD 03H, R
7. ST 00H, [01H]
07H, a posio de memria 04H recebe o valor do registrador R;
07H + 02H
09H, o valor de R somado ao valor da posio 01H;
09H, a posio de memria 02H recebe o valor de R;
07H, R recebe o valor armazenado no endereo 04H;
07H, a posio de memria 01H recebe o valor de R.
Aps o trmino do programa, a situao nal do bloco de memria ser de acordo com a
Tabela 1.
Tabela 1: situao nal do bloco de memria.

Endereo
01H
01H
07H
02H
09H
03H
04H
04H
A soma
Valor Armazenado
00H
07H
01H +07H +09H +04H +07H = 1CH , que, em decimal, 28.
correta a letra (e).
Pgina 7 de 62
Logo, a alternativa
3.
Assuntos relacionados: Arquitetura de Computadores, Modos de Endereamento de Memria,
Banca: Cesgranrio
Instituio: BR Distribuidora
Cargo: Analista de Sistemas - Desenvolvimento
Ano: 2008
Questo: 25
Qual o modo de endereamento que utiliza ponteiro(s) para especicar a localizao do(s)
operando(s) em uma instruo?
(a). Pilha
(b). Direto
(c). Imediato
(d). Registrador
(e). Indireto de registrador
Soluo:
Os modos de endereamento esto relacionados com a forma utilizada para especicar o valor ou endereo de um operando de uma instruo. Em geral, as arquiteturas no oferecem
s um modo de endereamento, mas sim um conjunto de modos.
Analisemos agora cada alternativa a m de obter a resposta.
(A) ERRADA
A pilha um bloco reservado de posies de memria, algumas vezes referida como uma la
ltimo-a-chegar primeiro-a-sair, onde elementos podem ser colocados ou removidos. Associado com a pilha est um apontador cujo valor o endereo do topo da pilha (stack-pointer ),
o qual mantido num registrador auxiliar (SP). Assim, as referncias a posies da pilha na
memria so na verdade endereos indiretos via registrador. Contudo, como o processador
tem a noo de manipulao de dados em uma pilha, isto , nenhum endereo precisa ser
fornecido na instruo, pois as operaes sempre se referem ao topo da pilha, dizemos que
se trata de um endereamento implcito, o que invalida a alternativa.
(B) ERRADA
Nesta forma de endereamento, o valor do campo operando indica o endereo do dado
na memria principal. Exemplo:
MOV R1, 70H

Aps a execuo da instruo, o registrador R1 armazenar o valor existente no endereo
de memria 70H. Requer, portanto, apenas um acesso memria para determinar o valor
do operando. Sua limitao fornecer um espao de endereamento limitado (tamanho do
operando).
Este modo de endereamento mais rpido que o modo indireto e mais lento que o modo
imediato.
Pgina 8 de 62
(C) ERRADA
Neste modo de endereamento, o valor do operando uma constante e faz parte do corpo
da instruo. Exemplo:
MVI R1,4
Aps a execuo desta instruo, o registrador R1 armazenar o valor 4. Note que no so
necessrias referncias memria para a busca do operando, pois o valor do operando est
na prpria instruo. A desvantagem que o tamanho do dado ca limitado ao nmero de
bits do operando (campo operando da instruo).
(D) ERRADA
Semelhante ao modo de endereamento direto, no entanto se refere a um registrador e no
a uma posio de memria, isto , o operando aponta para um registrador, o qual contm o
dado. Exemplo:
MOV R1,R2
Aps a execuo desta instruo, o registrador R1 armazenar o contedo de R2.
Suas
vantagens so o pequeno tamanho do campo de endereo (economia de espao de armazenamento de instruo) e a no necessidade de se acessar a memria (o acesso ao registrador
muito mais rpido que o acesso memria). A principal desvantagem reside no fato de
haver um pequeno nmero de registradores se forem muitos os dados endereados por
registrador, os registradores disponveis podem no ser sucientes
(E) CORRETA
No modo de endereamento indireto, o campo operando contm um endereo de memria
cujo contedo o endereo do dado a ser operado. Portanto, h um duplo endereamento.
O endereo intermedirio chamado ponteiro (pointer ). Suponha que no endereo 30H (da
memria principal) esteja armazenado o valor 15H, assim,
MOV R1,(30H)
carregar o contedo do endereo 15H no registrado R1. Isto permite implementar estruturas de organizao de dados mais complexas, mais sosticadas, alm de eliminar a limitao
de clulas endereveis. No entanto, requer maior quantidade de acessos memria principal
para completar o ciclo de execuo da instruo, acarretando que o tempo requerido para a
execuo da instruo maior.
J no modo de endereamento indireto via registrador, o operando aponta para um registrador, o qual contm um endereo de memria (ponteiro) para o dado. Suponhamos que
R2 armazene o valor 45H que representa um endereo de memria, assim:
MOV R1,(R2)
carregar o valor armazenado na posio de memria 45H no registrador R1. Isto representa
a economia de 1 (um) acesso memria principal quando comparamos com o modo de
endereamento indireto (puro).
Pgina 9 de 62
4.
Assuntos relacionados: Arquitetura de Computadores, Memria Principal,

Banca: Cesgranrio
Cargo: Analista de Sistemas - Infraestrutura
Ano: 2008
Questo: 47
Se um computador tem uma MP com disponibilidade de armazenar
216
bits e possui barra
de dados com tamanho de 16 bits, qual o tamanho mnimo do REM e do RDM? (Considere
que a barra de dado tem o tamanho de uma palavra)
(a). 8 e 12
(b). 8 e 16
(c). 12 e 8
(d). 12 e 12
(e). 12 e 16
Soluo:
Memria um termo genrico usado para designar as partes do computador ou dos dispositivos perifricos onde os dados e programas so armazenados. A memria do computador
pode ser dividida em duas categorias:
principal:
de acesso mais rpido, mas de capacidade mais restrita.
Armazena in-
formaes temporariamente durante um processamento realizado pela UCP (Unidade

Central de Processamento);
secundria:
de acesso mais lento, mas de capacidade bem maior. Armazena grande
conjunto de dados que a memria principal no suporta.

A comunicao entre
mados de
REM
MP
(Memria Principal) e UCP usa dois registradores da UCP cha-
(Registrador de Endereos de Memria) ou, em ingls, MAR (Memory
Address Register), bem o como o
RDM (Registrador de Dados da Memria) ou, em ingls,
MBR (Memory Buer Register).

O REM armazena temporariamente o endereo de acesso a uma posio de memria ao
se iniciar a operao de leitura ou escrita. Em seguida, o endereo encaminhado rea
de controle da MP para decodicao e localizao da clula desejada.
Possui a mesma
quantidade de bits do barramento de endereos e deve ser suciente para enderear toda
a memria principal. J o RDM armazena temporariamente a informao que est sendo
transferida da MP para a UCP (leitura) ou da UCP para MP (escrita). Possui a mesma
quantidade de bits do barramento de dados e deve ter espao suciente para armazenar, no
mnimo, uma palavra.
J que o tamanho total da memria principal de
216
bits e cada palavra possui 16 bits, pois
o tamanho da palavra o mesmo da barra de dado, haver, no total,
216 /16 = 212
palavras
para serem endereadas pelo REM. Logo, basta que o REM tenha 12 bits para realizar a
sua tarefa de endereamento. O RDM deve possuir 16 bits, pois, em geral, possui o mesmo
tamanho do barramento de dados. Portanto, a alternativa correta a letra (E).
Pgina 10 de 62
5.
Assuntos relacionados: Arquitetura de Computadores, Modelo de von Neumann, Modos

de Endereamento de Memria, Aritmtica Computacional,
Banca: Cespe
Instituio: ANAC
Cargo: Analista Administrativo - Tecnologia da Informao
Ano: 2009
Questo: 3135
O primeiro computador eletrnico e digital construdo no mundo para emprego geral, denominado ENIAC (electronic numerical integrator and computer), foi projetado por John
Mauchly e John P. Eckert, de 1943 a 1946. Da em diante, a arquitetura dos computadores
tem mudado constantemente.
Em relao aos componentes funcionais (hardware) de um
computador, julgue os itens a seguir.
31
Se um computador de 16 bits e outro de 32 bits, signica que esses computadores

adotam clulas de memria com tamanho de 16 e 32 bits, respectivamente.
32
Ao se projetar um computador sequencial, seguindo o modelo de von Neumann, fundamental adotar um processador no qual o tamanho em bits do contador de instruo
seja igual ao tamanho do registrador de dados da memria.
33
Considerando que, em um computador, as instrues M e N possuam um cdigo de

operao e um operando, que a instruo M acesse a memria principal no modo
indireto e a instruo N acesse a memria principal no modo base mais deslocamento,
correto armar que a instruo N far menos ciclo de memria que a instruo M
para completar o seu ciclo de instruo.
34
35
Para se representar o nmero decimal 524.288 em binrio, so necessrios 19 bits.

Na rea de arquitetura de computadores, o espao de endereamento determina a capacidade de um processador acessar um nmero mximo de clulas da memria, ento
um processador que manipula endereos de E bits capaz de acessar, no mximo,
E2
clulas de memria.
Soluo:
31
ERRADO
H vrias formas de se medir a capacidade computacional de um computador.
possvel medir sua taxa de processamento em micro-instrues; quantidade de microinstrues processadas em paralelo pipeline; quantidade de memria passvel de endereamento; entre tantas outras. O comrcio adotou a quantidade de bits da palavra do
processador como uma das medidas padro, de forma a aumentar as vendas baseando-se
em nmeros maiores. Assim, quando nos referenciamos a um computador pela quantidade de bits seja ela 16, 32 ou 64 estamos tratando do tamanho de sua palavra,
ou seja, a quantidade de bits que seus registradores de dados armazenam.
A palavra a unidade de dado que o processador trabalha por padro.
Todas as
tarefas executadas por um programa em alto-nvel so traduzidas para instrues de

nvel de mquina. Estas instrues, bem como os dados com que elas trabalham, so
convertidas para expresses numricas de forma que o processador possa reconhec-las
e execut-las e armazenadas na memria quando o programa carregado.
Pgina 11 de 62
Processadores de 16 bits buscam, a cada nova instruo, no mnimo
1 16 bits na mem-
ria principal para trazerem para seus registradores e execut-la. Os registradores desse
tipo de processador armazenam no mximo 16 bits. Entretanto, o projeto de arquitetura de um processador especco pode permitir que os registradores sejam acessados
em partes.
Por exemplo, os processadores X86, da Intel, possuam instrues que faziam referncia aos registradores de dados inteiros e outras que trabalhavam apenas com a parte
alta ou baixa dos mesmos registradores:
MOV @10, AX:
mover o contedo da posio de memria @10 para o
registrador AX;
MOV @11, AL:
mover o contedo da posio de memria @11 para o re-
gistrador AL, que a parte baixa do registrador AX.

Repare que estas instrues prevem quantidades de bits a serem buscadas na memria diferentes. A primeira faz com que o processador busque, por exemplo, 16 bits
da memria. Essa busca no tem referncia direta com o projeto de memria nem de
barramento! Se o processador estiver trabalhando com barramento de 8 bits (e tiver
suporte para isso, claro) ele mesmo se encarregar de realizar duas buscas no barramento para conseguir realizar a instruo MOV @10, AX completamente, trazendo os
16 bits necessrios (8 no primeiro acesso ao barramento; outros 8 no segundo).
Diante disso, conclumos que a classicao de quantidade de bits em nada se relaciona com o projeto da memria e sim determina o tamanho dos registradores do
processador que o computador utiliza.
32
ERRADO
Para introduzir os conceitos envolvidos nesta questo, vamos relembrar as premissas
bsicas das mquinas baseadas no modelo de von Neumann:
tanto os dados quanto as instrues so armazenados em uma memria que nica

e permita leitura e escrita;
o contedo da memria (dado ou instruo) sempre endereado pela sua posio

na memria;
as instrues so executadas em sequncia (exceto quando a sequencia explicitamente alterada entre uma instruo e a seguinte).
Os processadores modernos baseados nas mquinas de von Neumann funcionam sob

um ciclo bem simples que se repete at a instruo de m do programa (HALT). Veja
um exemplo na Figura 1.
Apesar do conceito bsico da mquina de von Neumann prever uma memria nica, os
processadores utilizam registradores internos para carregar a instruo e os operandos
envolvidos antes de literalmente executar a instruo.
No caso de instrues maiores que 16 bits, geralmente as que possuem muitos operandos, o processador as
reconhece na primeira palavra e carrega o restante de seu cdigo para outros registradores at que seja possvel
execut-la.
Pgina 12 de 62
Figura 1: funcionamento baseado em mquina de von Neumann.

Existem vrios registradores envolvidos no controle de execuo e na guarda temporria
dos operandos. A questo atual trata de 2 deles:
o contador de instruo IC (em ingls program Counter PC) armazena o endereo da prxima instruo a ser buscada na memria;
o registrador de dados da memria, recebe os dados dos operandos que esto na

memria para que a instruo seja executada.
Como podemos perceber, importante que o IC tenha o mesmo nmero de bits que o espao de endereamento deste processador. E mais: no h nenhum vnculo obrigatrio
entre as quantidades de bits do espao de endereamento e da palavra do computador.
Logo, o contador de instruo no precisa ter relao alguma com o(s) registrador(es)
de dados.
Isto pode ser vericado at historicamente:
bem no incio da micro-informtica, as
memrias principais eram muito caras, e por isso, escassas. Entretanto, a necessidade
de clculos mais precisos tornava obrigatrio o aumento da palavra dos novos processadores. Para viabilizar este incremento computacional sem aumentar muito os custos
dos processadores, os fabricantes decidiram por alterar apenas o tamanho da palavra do
processador e manter ou alterar de forma desproporcional o espao de endereamento.
Este o caso inclusive dos processadores atuais. Temos mquinas com palavras de 64
bits que, no entanto, possuem espao de endereamento restrito a apenas 4 GB, o que
se traduz num espao de endereamento de apenas 33 bits.
33
CERTO
Para entendermos essa questo devemos, inicialmente, rever as formas de endereamento de operandos pelas instrues dos processadores.
Na computao atual, os programas so desenvolvidos em linguagens de alto nvel,
ou seja, aquelas que so facilmente entendidas pelos humanos. Estas linguagens possuem estruturas de dados complexas e uma semntica poderosa, o que permite que um
simples comando gere o resultado esperado. Entretanto, os processadores so capazes
de interpretar apenas comandos simples e com poucos operandos. Para que um programa escrito em uma linguagem de alto nvel seja executvel por um processador de
propsito geral necessrio que esta seja traduzida para uma sequncia de operaes
(instrues) de processador.
O mesmo ocorre com os dados, que so traduzidos de
forma a serem manipulados por essas operaes.

As operaes que o processador dispe, como j explicado, so bastante simples, consistindo em somas de 2 ou 3 operandos, troca de dados de uma posio de memria
para outra ou para registradores etc. A forma como essas operaes se referem a seus
operandos conhecida como modo de endereamento de operandos. Para entendermos
Pgina 13 de 62
as diferenas entre os modos de endereamento, precisamos conhecer o formato das

instrues.
Aps a compilao do programa de auto nvel, um cdigo de mquina executvel
gerado. Esse cdigo uma sequncia de instrues seguidas ou no de seus operandos. Ao ser carregado na memria, o programa alocado em uma determinada regio
de forma contgua e sua primeira instruo carregada no registrador de instruo
RI (em ingls, instruction register IR). Toda instruo ter, no mnimo, o tamanho
da palavra do processador em questo. Isso no quer dizer que sempre todos os seus
bits sero ativos, podendo haver operaes que no utilizem todos os bits, assim como
outras que precisem de mais de uma palavra para fornecerem todas as informaes
necessrias para sua execuo.
OpCode
Operando / end. operando / lixo (trailing bits)
Tabela 2: ilustrao de estrutura de uma operao.

Na Tabela 2, vemos a estrutura de uma operao. O retngulo completo representa
uma palavra. A parte de OpCode formada por n bits (n depende da arquitetura do
processador) o identicador da operao que ser executada. O restante dos bits da
palavra conter, dependendo da operao que ser executada, o operando em si, um
endereo onde encontr-lo seja em outro endereo de memria ou outro registrador ou simplesmente lixo que no ser utilizado na execuo.
Entendida essa estrutura, podemos estudar as formas de endereamento em si:
IMEDIATO: O valor a ser utilizado pela operao vem junto com a mesma.
Os
bits aps o OpCode contm o valor do operando;
DIRETO: Um endereo de memria onde o valor do operando est vem denido

nos bits aps o OpCode.
Para executar a operao o processador precisa ir
memria para buscar o valor contido na posio indicada nos trailing bits;
INDIRETO:
Os trailing bits indicam uma posio de memria. Nesta posio
est guardada outra posio de memria que realmente contm o valor a ser utilizado na operao.
A diferena entre este mtodo e o direto que o espao de
endereamento deste igual a 2n, onde n o tamanho da palavra. Isso se deve

ao fato do endereo real do operando estar guardado na memria em uma posio
inteira, sem descontar os bits do OpCode, como ocorre no modo direto.
Neste
modo, o processador precisa ir 2 vezes memria antes de executar a operao:

na primeira, busca o endereo do operando; na segunda, o operando em si;
REGISTRADOR: Neste modo de endereamento os bits nais da operao indicam um outro registrador (geralmente de uso geral) do processador onde o valor do
operando est armazenado. A operao feita diretamente, sem acesso memria,
pois os dados j esto carregados nos registradores envolvidos;
REGISTRADOR INDIRETO: os trailing bits indicam um registrador.
Neste,
h um endereo de memria principal onde est de fato o valor do operando. Como

o endereo est em um registrador, apenas um acesso feito memria para se
obter o valor do operando e executar a instruo;
DESLOCAMENTO (ou INDEXADO):
os trailing bits trazem um desloca-
mento em relao a um endereo pr-carregado em algum dos registradores do

processador. H instrues que utilizam mecanismos default de indexao, onde
a base (registrador que contm o endereo de incio do deslocamento) sempre
Pgina 14 de 62
obtida do mesmo registrador, sendo implcita na operao e outras em que a base

explicitamente informada.
Assim, o endereo onde o valor do operando est
calculado no prprio processador, e apenas um acesso feito memria, para

buscar o valor do operando;
PILHA:
os operandos so implicitamente pegos da regio de pilha do programa.
Cada operando necessitar de um acesso memria para permitir a execuo da

instruo.
Como foi sinalizado nos mtodos acima, o mtodo indireto necessita de 2 acessos memria contra apenas 1 do indexado. Assim, chegamos concluso de que a armativa
da questo verdadeira.
34
ERRADO
H duas formas de resolver esta questo.
A primeira fazer a aproximao pelos
limites de representao a cada aumento de 1 dgito na base 2 at chegarmos a um

nmero maior do que o que queremos representar. Nesse ponto, teremos a quantidade
necessria de bits para represent-lo. A segunda mais taxativa e baseia-se em realizar
a transformao da base 10 para a base 2 utilizando fatoraes sucessivas do nmero e
vericar quantos dgitos so necessrios na base 2 para represent-lo.
A primeira abordagem a mais indicada para empregarmos numa prova de concurso,
onde o tempo escasso. Ela funciona da seguinte maneira:
pegamos a menor representao na base 2, ou seja, 1 bit, e vericamos qual o maior

nmero que podemos escrever com ela. Enquanto esse nmero for menor ou igual
do que o que pretendemos escrever:
aumentamos a representao em 1 bit.
O nmero obtido dos passos acima ter a quantidade de bits necessria para escrevermos
o nmero em questo. Esse o processo padro. Entretanto, podemos pegar alguns
atalhos para diminuir as contas que teremos que fazer. Por exemplo, sabemos que 210
= 1024. Podemos iniciar nossos clculos a partir da, visto que esse nmero menor
do que o pesquisado, no caso, 524.288. Seguindo os clculos:

211
212
213
214
215
216
217
218
219
= 2048
= 4096
= 8192
= 16384
= 32768
= 65536
= 131072
= 262144
= 524288
Pelas contas acima, vemos que so necessrios 20 bits para escrevermos o nmero desejado.
importante entender que, apesar de 19 bits permitirem expressar 524288
nmeros diferentes, essa numerao inicia com o zero. Portanto, o maior nmero que
podemos escrever com 19 bits (524288 1) e o menor, 0.
A segunda abordagem mais demorada e, como envolve muitos clculos, mais passvel de erros. No recomendada para se fazer durante uma prova. Entretanto, para
Pgina 15 de 62
entendermos o raciocnio, a apresentaremos. Esse outro mtodo tambm conhecido

como divises sucessivas, e consiste em dividirmos o nmero original pela base de destino, no caso 2, sucessivamente, at obtermos um quociente menor do que a base. Esse
ltimo resultado tambm ser dividido uma ltima vez. Os restos das divises, lidos
da ltima diviso para a primeira, daro a representao do nmero na base de destino.
Vejamos no exemplo como isso feito:
Figura 2: exemplo de divises sucessivas.

Feita a leitura da forma correta, teremos que a representao de 524288 na base 2
10000000000000000000. Este nmero possui 20 bits. Logo, a quantidade de bits necessria para escrev-lo, obviamente, 20.
35
ERRADO
O espao de endereamento, conforme o enunciado informa, a quantidade de clulas de memria que o processador capaz de acessar. Esse limite calculado baseado
na quantidade de linhas de endereamento disponveis. Cada linha corresponde a 1 bit
de endereamento.
A base 2 adotada nos computadores por serem equipamentos eletrnicos. Eles utilizam a variao de voltagem para representar os nmeros. Porm, para evitar problemas
com o sinal recebido das fornecedoras de energia eltrica, foi escolhido utilizar apenas
duas representaes possveis: componente carregado, quando sua voltagem maior
do que zero representado pelo bit com valor 1; componente descarregado, quando
sua voltagem nula representado pelo bit com valor 0. Assim, a base que as CPUs
utilizam 2.
Quando o processador precisa acessar um determinado endereo de memria, ele escreve nas linhas de endereamento a posio que deseja acessar. Essa posio numrica, e traduzida para a base 2. O nmero na base 2 utilizado para carregar ou
descarregar cada uma das linhas, indicando para a placa-me qual a clula que se deseja.
Pela natureza da base 2, sabemos que cada algarismo pode representar apenas 2 nmeros: 0 ou 1. Alm disso, preciso lembrar como funciona a concatenao de valores
Pgina 16 de 62
da base 10 para entendermos o sistema de contagem na base 2 por analogia.

Na base 10, temos:
Ou seja, a cada posio para a esquerda que se ande, est se representado um mltiplo
da base elevado potncia relativa posio ocupada pelo algarismo 1.
Tambm conclui-se da observao da gura acima que conseguimos representar 10N
nmeros na base 10 quando N for o limite de algarismos disponveis. Por exemplo, se
utilizarmos 3 posies para representao, XXX, a maior quantidade de nmeros que
podemos representar 1000 ou
103 ,
onde 3 a quantidade de dgitos disponveis para
representao e 10 a base em que estamos trabalhando.

Utilizando os conceitos acima para resolver a questo, vemos que o processador mencionado possui E linhas de endereamento. Isso quer dizer que este processador possui N =
E bits (algarismos) disponveis para escrevermos a posio da memria que queremos
acessar. Logo, a quantidade mxima de posies que sero acessveis
Pgina 17 de 62
2E .
6.
Assuntos relacionados: Arquitetura de Computadores,

Banca: FCC
Instituio: MPU
Cargo: Analista de Desenvolvimento de Sistemas
Ano: 2007
Questo: 37
A famlia de instrues de desvio, JUMP ou BRANCH, no repertrio de uma mquina,
pertence categoria de instrues
(a). condicionais.
(b). de aritmtica/lgica.
(c). de transferncia de dados.
(d). imperativas.
(e). de controle.
Soluo:
O conjunto de instrues (instruction set) de um computador dene quais so as instrues
que o processador capaz de decodicar e executar. Cada processador tem denido o seu
conjunto de instrues.
As instrues utilizadas pela maioria das arquiteturas de computadores podem ser classicadas da seguinte maneira:
Aritmtico e Lgico:
aritmtica de inteiros e operaes lgicas: ADD, SUB, AND,
OR;
Transferncia de dados:
transferncia de dados entre memria e registradores: Load,
Store;
Controle:
Sistema:
branchs, jumps, chamada e retorno de procedimento, traps;

chamadas do sistema operacional, instrues de gerenciamento da memria
virtual;
Ponto utuante:
Decimal:
String:
operaes de ponto utuante: ADD, MULTIPLY;
soma e multiplicao decimal, converso de decimais para caracteres;
comparao, busca, cpias de strings;
Grco:
operaes de pixel, de compresso e de descompresso.
Conclumos, ento, que a alternativa a ser marcada a letra (E).

Analisando esse conjunto de instrues mais a fundo, sabemos que as instrues de controle ou uxo de controle podem se distinguir em quatro tipos diferentes:
branch (condicional);
jump (incondicional);
chamada de procedimentos;
retorno de procedimentos.
O endereo de destino de uma instruo de controle de uxo sempre deve ser especicado. Na
maioria dos casos, o destino especicado explicitamente na instruo. A exceo principal
o retorno de um procedimento, pois o retorno no conhecido em tempo de compilao.
Pgina 18 de 62
7.
Assuntos relacionados: Arquitetura de Processadores, Arquitetura RISC, Arquitetura

CISC, Pipelining, Endereamento de Memria,
Banca: Cesgranrio
Instituio: IBGE
Cargo: Analista de Sistemas - Suporte
Ano: 2010
Questo: 56
Durante uma apresentao das arquiteturas RISC e CISC, um analista fez as armativas a
seguir.
I O pipelining uma tcnica utilizada em arquiteturas RISC pela qual vrias instrues
so sobrepostas na execuo, tirando proveito do paralelismo que existe entre as aes
necessrias para executar uma instruo.
II Em uma arquitetura RISC, todas as operaes sobre dados se aplicam a dados em
registradores, sendo que as nicas operaes que afetam a memria so as operaes
de carga e armazenamento que movem dados da memria para um registrador ou de
um registrador para a memria, respectivamente.
III A arquitetura MIPS uma arquitetura CISC que apresenta uma srie de registradores
de uso geral, alm de ser caracterizada por apresentar uma operao elementar por ciclo
de mquina.
Est(o) correta(s) a(s) armativa(s)
(a). I, apenas.
(b). II, apenas.
(c). III, apenas.
(d). I e II, apenas.
(e). I, II e III.
Soluo:
Sobre o Item I
O
pipelining
vez.
uma tcnica em que o hardware processa mais de uma instruo de cada
Ele no espera o trmino de uma instruo para executar outra.
CISC (Complex
Instruction Set Computer
Em uma mquina
- Computador com um Conjunto Complexo de
Instrues) tpica, temos, basicamente, quatro fases para a execuo: busca, decodicao,
execuo e escrita. Em uma mquina RISC (Reduced
Instruction Set Computer
- Computa-
dor com um Conjunto Reduzido de Instrues), temos as mesmas fases, s que executadas
em paralelo, de maneira idntica a uma linha de montagem industrial. Numa linha de montagem, a produo dividida em uma sequncia de operaes onde cada uma delas pode
ser executada simultaneamente por diferentes unidades de produo. Quando uma unidade
de produo termina a sua tarefa, ela imediatamente envia o resultado do seu trabalho para
a prxima unidade na estrutura da linha de montagem e recebe o resultado da unidade
anterior para iniciar uma nova tarefa. Este processo torna possvel iniciar a produo de um
novo produto antes do trmino da produo do produto atual. Isto a essncia do pipeline .
Suponha que a execuo de uma instruo envolva 4 etapas:
1. busca da instruo (Fetch );
Pgina 19 de 62
2. decodicao da instruo (Decode );

3. execuo da instruo (Execute );
4. escrita de operando (Writeback ).
Cada uma dessas etapas executada por circuitos prprios, numa espcie de linha de montagem (pipelining ). A Tabela 3 exemplica o funcionamento deste
pipelining
Estgio
C1 C2 C3 C4 C5 C6
Busca da instruo
I1
hipottico.
I2
I3
I4
I5
I6
I1
I2
I3
I4
I5
I1
I2
I3
I4
I1
Decodicao da instruo
I2
I3
Execuo da instruo
Escrita do operando
Tabela 3:
pipelining.
No ciclo 1 (C1), a instruo 1 (I1) buscada. No ciclo 2 (C2), a instruo 2 (I2) buscada
e I1 decodicada. No ciclo 3 (C3), a instruo 3 (I3) buscada, I2 decodicada e I1
executada. No ciclo 4 (C4), a instruo 4 (I4) buscada, I3 decodicada, e I2 executada
e I1 escreve os valores do operando no Banco de Registrador. Note que, a partir do ciclo 4,
teremos um
throughput
igual a uma instruo por ciclo.
Portanto, o item I est correto.
Sobre o Item II
A maioria das instrues RISC envolve endereamento por registrador, sem acesso memria. Portanto as instrues so executadas em um ciclo. Contudo, nos deparamos com a
seguinte pergunta: como os valores so carregados nos registradores ou descarregados dos
mesmos? A reposta simples, h duas instrues que acessam a memria:
Load:
carrega o dado da memria para o registrador;
Store:
armazena o dado do registrador na memria.
Enquanto que nas arquiteturas RISC a regra a alocao a registradores, as arquiteturas

CISC, por disporem de um menor nmero de registradores, alocam variveis escalares em
posies de memria. Devido a isto, h uma grande riqueza na especicao de modos de
endereamento em processadores CISC:
imediato;
direto;
indireto;
registrador;
indireto via registrador;
deslocamento;
pilha;
Portanto, este item tambm est correto.
Pgina 20 de 62
Sobre o Item III

MIPS, acrnimo para
Microprocessor without Interlocked Pipeline Stages (Microprocessador

pipeline ), uma arquitetura de processadores RISC desenvol-
sem estgios interligados de
vida pela MIPS Computer Systems em 1984. O conceito bsico era aumentar o desempenho
com o uso profundo de
pipelines
(leia-se, maior nmero de estgios) para as instrues.
Quando o MIPS estava sendo desenvolvido, quatro regras foram denidas para guiar o
projeto. Elas so a losoa do MIPS:
a simplicidade favorece a regularidade;
o menor (quase sempre) mais rpido;
um bom projeto demanda compromissos;
O caso comum deve ser mais rpido (regra baseada na Lei de Amdahl).
Pela sua elegncia e simplicidade, processadores MIPS so bastante usados em cursos de

arquiteturas de muitas universidades. Ele considerado um processador bastante didtico.
Portanto, o item est errado.
Conclumos, assim, que a alternativa
D est correta.
Pgina 21 de 62
8.
Assuntos relacionados: Arquitetura de Computadores, Tipos de Memria, Memria Virtual,
Banca: Cesgranrio
Instituio: IBGE
Ano: 2010
Questo: 57
Em arquiteturas RISC, a gura acima utilizada para representar um(a)

(a). ALU.
(b). Registrador.
(c). Memria.
(d). LRU.
(e). TLB.
Soluo:
(A) CORRETA
A Figura em V acima adotada em livros de Arquiteturas de Computador para representar a ULA (Unidade Lgica Aritmtica) ou, em ingls, ALU (Aritmetc
Logical Unit ).
Neste hardware so realizadas operao lgicas bit a bit (AND, OR, XOR, NOT), operaes
de deslocamento de bit esquerda () e direita (), comparaes (<, >, =), alm, claro,
de operaes aritmticas com nmeros inteiros (soma, subtrao, multiplicao e diviso).
(B) ERRADA
Um processador contm frequentemente vrios tipos de registradores, que podem ser classicados de acordo com o contedo ou de acordo com as instrues que operam sobre eles:
Registradores de dados:
so usados para armazenar valores numricos (inteiro ou
ponto utuante);
Registradores de endereos:
armazenam endereos e so usados por instrues que
acessam diretamente a memria;
Registradores condicionais:
armazenam valores que so utilizados para determinar
se alguma instruo deve ou no ser executada;
Registradores de uso geral:
podem armazenar ambos dados e endereos;
Registradores de ponto utuante;

Registradores de constante:
armazenam valores que s podem serem lidos, como
0, 1, PI;
Registradores de vetor: armazena dados para processamento vetorial realizado por

instrues SIMD (Single Instruction, Multiple Data - nica Instruo, Mltiplos Dados);
Pgina 22 de 62
Registradores de propsito:
armazenam o estado do programa; incluindo o con-
tador do programa (tambm chamado de ponteiro de instruo), ponteiro para pilha

entre outros.
A ttulo de curiosidade, saiba que todo processador possui, pelo menos, um Banco de Registrador (Register
File )
que contm um determinado nmero de registradores (depende da
arquitetura) e utilizado para armazenar valores que so pertinentes ao estado corrente de

execuo do programa. Trata-se de uma memria muita rpida e cara, do tipo SRAM (Static
Random Access Memory ), que as instrues utilizam para ler e/ou escrever um determinado
contedo (so os registradores de dados mencionados acima).
Anal, por que utilizar um Banco de Registrador? Bom, sabemos que uma propriedade comum dos programas a localidade: os mesmos valores so repetidamente acessados; manter
estes valores frequentemente utilizados em registradores melhora o desempenho de execuo
do programa.
A Tabela 4 mostra o nmero de registradores de algumas arquiteturas:
Arquitetura Registrados Inteiros Registrados de Ponto Flutuante

X86
16
16
128
128
32
32
x86-64
Itanium4
Power
Tabela 4: registradores em arquiteturas comerciais.

O tamanho do registrador depende da arquitetura (pode possuir, 16, 32 e at 64 bits) e
representado por um retngulo na literatura.
(C) ERRADA
Memria de acesso aleatrio RAM (do ingls
Random Access Memory )
um tipo de
memria que permite a leitura e a escrita, utilizada como memria primria em sistemas
eletrnicos digitais. Recebe este nome por permitir que qualquer posio possa ser acessada
a qualquer momento (diferentemente do acesso sequencial presente em alguns dispositivos
de armazenamento). Trata-se de uma memria voltil, isto , todo o seu contedo perdido
quando a alimentao da memria desligada.
Na realidade, existem outras memrias de acesso aleatrio nos computadores, inclusive no
volteis (memrias ROMs, por exemplo), portanto, importante ter o conhecimento de que
o nome RAM apenas uma popularizao do nome da memria principal dos computadores.
Dentro das memrias RAM existem dois subtipos de memria:
DRAM (Dynamic RAM
ou RAM Dinmica): necessitam que os seus dados sejam
frequentemente recarregados (atualizados) por uma bateria, caso contrrio, a clulas

de memria perdem o estado;
SRAM (Static RAM
ou RAM Esttica): aquelas que no necessitam de recargada.
210
30
ou 2
A capacidade de uma memria medida em Bytes, Kilobytes (1 KB = 1024 ou
Bytes),
20 Bytes) ou Gigabytes (1 GB = 1024 MB

Megabytes (1 MB = 1024 KB ou 2
Bytes).
Pgina 23 de 62
A velocidade de funcionamento de uma memria medida em Hz ou MHz. Este valor est

relacionado com a quantidade de blocos de dados que podem ser transferidos durante um
segundo.
Existem, no entanto, algumas memrias RAM que podem efetuar duas trans-
ferncias de dados no mesmo ciclo de clock (as memrias DDRs tm esta caracterstica),
duplicando a taxa de transferncia de informao para a mesma frequncia de trabalho.
Alm disso, a colocao das memrias em paralelo (propriedade da arquitetura de certos
sistemas) permite multiplicar a velocidade aparente da memria.
(D) ERRADA
Na verdade, LRU (Least
Recently Used
Menos Recentemente Utilizado) um algoritmo
de substituio de blocos muito adotado pelos processadores do mercado. Com bem sabemos, todo processador possui uma hierarquia de memria, composta por memrias caches
de nvel 1 (L1), nvel 2 (L2) e, recentemente, nvel 3 (L3). Por mais que a capacidade de
armazenamento de tais caches aumente ao longo dos anos, sempre existir uma demanda
muita maior por dados (programas maiores, jogos mais pesados, programas executando
concorrentemente, isto , disputando recursos). Em vista disso, a memria cache tem que
escolher o bloco de dados que dever permanecer na mesma.
Considere uma cache L1 que possua apenas uma linha (um
set )
e possua dois blocos por
linha (cache com associatividade igual a 2, ou 2-way ), onde cada bloco possui um campo
que armazena o instante (ciclo de clock) em que foi acessado (requisitado) pelo processador.
Suponha que estes dois blocos estejam ocupados com dados vlidos e que um deles acabou
de ser requisitado (leitura ou escrita) pelo processador e que o outro foi acessado h muitos
ciclos atrs. Num instante posterior, este mesmo processador passa a requerer uma dado
que no se encontra na cache (dizemos que ocorreu um
miss ),
forando-o a buscar o dado
nos nveis mais baixos da hierarquia de memria. Quando o bloco que contm o dado de
interesse recuperado, o mesmo deve ser inserido na cache L1, para tanto um dos dois blocos
existentes dever ser expulso (evicted ). neste instante que o algoritmo LRU entra em ao.
O algoritmo LRU baseia-se no princpio da localidade temporal para escolher o bloco que
deve ser despeja da cache: uma dado que foi acessado recentemente tende a ser acessado
novamente num futuro prximo; e mantendo este dado na cache melhorar o desempenho
do programa. Resumindo, o algoritmo LRU despejar o bloco que foi menos recentemente
utilizado (acessado).
(E) ERRADA
Como sabemos, a memria principal disponvel em um computador , em geral, bem menor
do que o tamanho mximo de memria permitido pelo processador. Para contornar esta limitao, foi criado o sistema de memria virtual que permite a execuo de programas cujas
exigncias quanto ao tamanho da memria sejam maiores do que a capacidade de memria
instalada no sistema.
Em um sistema sem memria virtual, o endereo gerado pelo programa em execuo
o prprio endereo usado para acessar a memria principal. O mesmo no acontece em um
sistema com memria virtual. O endereo gerado pelo programa, ou endereo virtual, diferente do endereo real (tambm chamado de endereo fsico) usado para acessar a memria
principal.
Pgina 24 de 62
Sob o ponto de vista de um programa, a memria disponvel aquela representada pelo

espao de endereamento virtual. O espao de endereamento virtual visto e utilizado pelo
programa pode ser bem maior do que o espao de endereamento real.
Efetivamente re-
tirando do programa as limitaes impostas pela capacidade da memria fsica de fato

existente no sistema. importante perceber que o espao de endereamento virtual uma
abstrao. Embora sob o ponto de vista do programa as instrues e dados estejam armazenados dentro do espao de endereamento virtual na realidade eles continuam armazenados
na memria principal, representada pelo espao de endereamento real.
Esta distino entre endereos e espaos de endereamento exige um mecanismo que faa a
correspondncia entre o endereo virtual gerado pelo programa e o endereo real que usado
para acessar a memria principal. Alm disso, a tcnica de memria virtual permite que as
instrues e os dados do programa que se encontram no espao virtual, no estejam presentes
na memria principal no momento em que so referenciados. Assim, alm do mapeamento
anteriormente mencionado, necessrio um mecanismo para o carregamento automtico na
memria principal das instrues e dados que so referenciados pelo programa dentro da sua
memria virtual e que no se encontram presentes na memria fsica.
Para realizar o mapeamento, utiliza-se uma tabela de mapeamento localizada na memria principal. A tabela de mapeamento permanece na memria principal durante a execuo do programa.
Ao receber um endereo virtual, a MMU (Memory
Management Unit
Unidade de Gerenciamento de Memria) usa este endereo para indexar a tabela de mapeamento. A entrada indexada contm o endereo fsico correspondente ao endereo virtual.
Na realidade, o mapeamento no feito no nvel de cada locao de memria, pois isto
exigiria uma tabela de mapeamento com um nmero de entradas igual ao tamanho do espao de endereamento virtual. Para manter um tamanho de tabela aceitvel o mapeamento
feito no nvel de blocos (o espao de endereamento virtual logicamente dividido em blocos ou pginas, que so mapeados para o espao de endereamento fsico pela MMU).
Observe que neste mecanismo de mapeamento, para cada referncia memria realizada
pelo programa necessrio um acesso adicional para consultar a tabela de mapeamento.
Neste esquema o nmero de acessos memria principal durante a execuo de um programa seria duplicado, comprometendo seriamente o desempenho.
Para solucionar este
problema, a MMU possui internamente uma pequena memria, denominada TLB (Trans-
lation Lookaside Buer ).
A TLB age como uma memria cache (na verdade mais rpida
do que as caches convencionais), armazenando os pares (bits de mais alta ordem do endereo virtual, bits de mais alta ordem do endereo fsico) que foram usados nos acessos mais
recentes. Note que os bits de mais baixa ordem (page
oset )
so preservados.
Uma operao de mapeamento com a TLB ocorre, ento, da seguinte forma.
A MMU
procura os bits de mais alta ordem do endereo virtual nas entradas da TLB. Caso acontea um TLB
hit
(acerto), a MMU obtm os bits de mais alta ordem do endereo fsico
correspondente a partir da TLB. Neste caso, o mapeamento no acrescenta nenhum retardo

signicativo ao acesso. Caso acontea um TLB miss (falta), a MMU consulta a tabela de
mapeamento na memria para realizar o mapeamento, armazenando, ao nal, o par (bits de
mais alta ordem do endereo virtual, bits de mais alta ordem do endereo fsico) na TLB. Na
prtica, a maioria dos mapeamentos satisfeita pela TLB. Isto acontece devido ao princpio
da localidade temporal e espacial, e cada mapeamento poder ser completado rapidamente.
Pgina 25 de 62
9.
Assuntos relacionados: Arquitetura de Computadores, Arquitetura RISC, Arquitetura

CISC, Pipelining,
Banca: ESAF
Instituio: Superintendncia de Seguros Privados (SUSEP)
Cargo: Analista Tcnico da SUSEP - Tecnologia da Informao
Ano: 2010
Questo: 12
Em uma Arquitetura RISC
(a). h poucos registradores.
(b). h pouco uso da tcnica pipelining.
(c). as instrues possuem diversos formatos.
(d). as instrues so realizadas por microcdigo.
(e). as instrues utilizam poucos ciclos de mquina.
Soluo:
Arquiteturas de computadores de conjunto de instrues reduzidos (RISC) possuem as seguintes caractersticas principais:
todas as operaes em dados so aplicadas a dados em registradores e, normalmente,

mudam o estado de todo o registrador;
as nicas instrues que alteram a memria so instrues de load e store, que movem os dados da memria para um registrador e de um registrador para a memria,
respectivamente;
h poucos formatos de instrues e todas as instrues tipicamente possuem o mesmo

tamanho.
O cdigo que identica as operaes, opcode costuma possuir o mesmo
tamanho, o que simplica a etapa de decodicao da instruo.

Uma consequncia dessa caracterstica que a implementao de pipelining simplicada
drasticamente, um dos motivos pelos quais essa arquitetura foi projetada dessa forma .
Alm disso, por possuir uma lgica mais simples, menos transistores sero usados para
implement-la, permitindo, originalmente, que o nmero de registradores e o paralelismo
interno dos processadores fosse aumentado. Outra caracterstica das arquiteturas RISC
que, como suas instrues realizam pouco trabalho, as instrues costumam executar em
poucos ciclos de mquina, normalmente em um ciclo de memria.
Arquiteturas CISC, predecessoras das arquiteturas RISC, possuem a losoa de que devem existir instrues poderosas e fceis de usar, movidos pelo fato de que, no incio da
evoluo da computao, os projetos de hardware eram mais maduros que os projetos de
compiladores.
Conhecendo um pouco mais sobre as caractersticas da arquitetura RISC, podemos discutir
as alternativas desta questo.
Computer Architecture: A quantitative approach, 4th edition, John L. Hennessy & David A. Patterson.
Pgina 26 de 62
A) INCORRETA
Como vimos nas caractersticas bsicas de arquiteturas RISC, possvel aumentar o nmero de registradores quando comparadas a arquiteturas CISC. Considere, por exemplo, as
arquiteturas MIPS e do 80386: Enquanto o 80386, arquitetura CISC, possui apenas oito registradores de propsito geral, o MIPS, arquitetura RISC, possui trinta e dois registradores
de propsito geral. Assim, essa alternativa incorreta.
B) INCORRETA
Como discutido acima, a facilidade de uso de pipelines uma caracterstica das arquiteturas
RISC. O pipelining facilitado por que, como as instrues so simples e, normalmente,
com funes ortogonais, h uma separao clara entre cada estgio das instrues, o que
facilita a criao de pipelines. Portanto, essa alternativa incorreta.
C) INCORRETA
Conforme previamente discutido, o formato das instrues de uma arquitetura RISC costuma ser regular.
Considere, por exemplo, a arquitetura MIPS I. Nela, h trs tipos de
instrues: R, I e J. Todas iniciam com um cdigo de identicao da operao, opcode, de

6 bits. Alm do opcode, as instrues do tipo J especicam um endereo de 26 bits para
salto para outra posio de memria. As instrues do tipo I, usadas para representar instrues de transferncia de dados, especicam dois registradores e um valor de endereo de
16 bits. Esse endereo permite escolher qualquer palavra de memria dentro da faixa entre
o endereo constante no registrador-base (campo rs da instruo de tipo I). J as instrues
de tipo R, onde R signica que essas instrues operam sobre registradores, possuem cinco
campos alm do opcode:
rs:
o registrador contendo o primeiro operando;
rt:
o registrador contendo o segundo operando;
rd:
o registrador que armazena o resultado da operao;
shamt:
funct:
quantidade de bits que devem ser deslocados;

uma variao especca da operao apontada no campo de opcode.
A Tabela 5 exibe um sumrio das instrues do MIPS. O aspecto importante aqui que nessa
arquitetura todas as instrues possuem 32 bits. Quando contrastada com a arquitetura do
80386, que possui instrues com tamanho variando de um a dezessete bytes, vemos que h
diferena de formatos entre arquiteturas RISC e CISC. No entanto, as arquiteturas RISC
tendem a possuir menos formatos de instrues que arquiteturas CISC.
Tipo Formato (bits) do mais signicativo ao menos signicativo

R
opcode (6)
rs (5)
rt (5)
opcode (6)
rs (5)
rt (5)
opcode (6)
rd (5)
shamt (5)
funct (6)
imediato (16)
endereo (26)
Tabela 5: sumrio das instrues do MIPS.
Pgina 27 de 62
D) INCORRETA
Microcdigo uma camada de instrues de hardware usadas na implementao de instrues de mais alto nvel. As instrues de microcdigo so chamadas micro instrues. O
microcdigo costuma residir em uma memria especializada de alto desempenho e, quando
instrues complexas so enviadas ao processador, elas so divididas em micro instrues
que as implementam. Com o uso de microcdigo, o desenvolvimento da lgica de controle
do computador se torna mais simples, j que possvel desenvolver hardware especializado
para implementar as micro instrues e construir as instrues mais complexas em cima
dessas.
O uso de microcdigo no inerente ao desenvolvimento de processadores RISC (ou CISC).
E, por isso, essa alternativa incorreta. No entanto, todos os processadores, desde 1995,
que implementam a IA-32 (x86) fazem uso dessa tcnica em seus projetos.
E) CORRETA
Conforme apresentado na discusso sobre arquiteturas RISC, essa , realmente, uma caracterstica dessas arquiteturas: com a reduo da complexidade das instrues, elas executam
em poucos ciclos de mquina. Sendo esta alternativa considerada correta.
Pgina 28 de 62
10.
Assuntos relacionados: Sistemas de Enumerao,

Banca: FCC
Instituio: MPU
Ano: 2007
Questo: 31
As representaes de nmeros inteiros, positivos e negativos na notao de complemento de
dois, bem como os positivos e negativos na notao de excesso, tm os bits de sinal com os
respectivos valores:
(a). 0, 1, 0 e 1
(b). 1, 0, 0 e 1
(c). 0, 1, 1 e 0
(d). 1, 0, 1 e 0
(e). 0, 0, 1 e 1
Soluo:
As notaes de complemento de dois e de excesso so as mais conhecidas para a representao de nmeros inteiros. Entretanto, a notao de complemento de dois mais largamente
utilizada na prtica.
Na notao de complemento de dois, os valores positivos so formados partindo de uma
cadeia de 0s e ento contando em binrio at que o padro seja formado por um 0 seguido
de 1s, formando os nmeros 0, 1, 2... nessa ordem. J os nmeros negativos, so formados
partindo de uma cadeia de 1s e contando em binrio, em ordem decrescente, at que o padro seja formado de um 1 seguido de 0s, formando os nmeros -1, -2, -3... nessa ordem.
Nesta notao, o bit mais esquerda do padro indica o sinal do valor representado. Esse
bit mais conhecido como
bit de sinal.
Ou seja, na notao de complemento de dois, o
bit de sinal dos nmeros positivos 0 e dos nmeros negativos 1.

Na notao de excesso, o valor zero representado por um 1 seguido de 0s.
Os padres
que seguem so representados para representar os nmeros positivos 1, 2, 3...; os que precedem so utilizados para representar os nmeros negativos -1, -2, -3... Note que os nmeros
positivos so representados comeando com 1 e os nmeros negativos so representados comeando com 0.
Na Tabela 6, um quadro comparativo das notaes de complemento de dois e de excesso
para melhor entendimento de como so representados os nmeros inteiros. Note que a nica
diferena o bit de sinal.
J podemos concluir com o que foi apresentado e de acordo com a Tabela 6 que a resposta
a ser marcada a letra C.
Pgina 29 de 62
Valor
Complemento de dois
Excesso
0111
1111
0110
1110
0101
1101
0100
1100
0011
1011
0010
1010
0001
1001
0000
1000
-1
1111
0111
-2
1110
0110
-3
1101
0101
-4
1100
0100
-5
1011
0011
-6
1010
0010
-7
1001
0001
-8
1000
0000
Tabela 6: notaes dos nmeros inteiros.
Pgina 30 de 62
11.
Assuntos relacionados: Sistemas de Enumerao,

Banca: FCC
Instituio: MPU
Ano: 2007
Questo: 32
O resultado da operao lgica 10101011 XOR 11101100 ser:
(a). 10111000
(b). 01000111
(c). 10010111
(d). 11101111
(e). 10101000
Soluo:
A operao XOR tambm conhecida como ou-exclusivo ou disjuno-exclusiva. A disjuno exclusiva de um par de proposies p e q, deve signicar que
verdadeiro ou que
verdadeiro, mas no ambos. A Tabela 7 a tabela verdade para a operao XOR.
P Q P XOR Q
V
Tabela 7: tabela verdade da operao XOR.

O resultado da operao feito bit a bit, onde 1 indica verdadeiro 0 indica falso.
Por
exemplo, o primeiro bit do primeiro operando (10101011) 1 e o primeiro bit do segundo

operando (11101100) tambm 1, logo, pela tabela verdade, conclumos que o primeiro bit
do resultado deve ser 0(falso). A operao feita entre os segundos bits de cada operando
e assim por diante. O resultado nal ser 01000111, tornando a letra B, a alternativa a ser
marcada.
Pgina 31 de 62
12.
Assuntos relacionados: Assuntos relacionados: Sistemas de Enumerao,

Banca: FCC
Instituio: MPU
Ano: 2007
Questo: 33
O tipo de dados oat refere-se tambm aos dados do tipo
(a). caractere.
(b). inteiro.
(c). booleano.
(d). real.
(e). local.
Soluo:
A forma de representao de nmeros reais mais utilizada no computador conhecida como
ponto utuante (oating point). No existe sistema de numerao que seja capaz de fornecer uma representao nica para cada nmero real existente.
Logo, uma abordagem
consiste em aproximar o nmero real por um valor x com um erro de no mximo
representao de um nmero real atravs de um nmero com quantidade xa de casas decimais conhecida como representao de ponto xo. Entretanto, a representao por ponto
utuante atingiu um sucesso muito maior, pois, por separar a mantissa do expoente (exemplo:
0.00001 = 0.1105 ) capaz de representar nmeros bem pequenos e bastante grandes.
Os tipos de variveis mais utilizados para representar nmeros reais nas linguagens de programao so oat e double, sendo que double possui uma preciso maior.
Ambos tipos
de variveis so do tipo ponto utuante. Em geral, o hardware possui partes especializadas

para representao e clculos envolvendo essas variveis.
At cerca de 1980, cada fabricante de computadores tinha seu prprio formato de ponto utuante, e todos diferentes. Para evitar problemas de interoperabilidade, foi criado um padro
conhecido como IEEE 754 que normatiza aspectos referentes representao, s operaes
numricas e aos algoritmos de arredondamento que envolvem os nmeros de ponto utuante.
Como exposto acima, a alternativa correta a letra D, pois foi mostrado que o tipo de
dados oat utilizado para representar nmeros reais.
Pgina 32 de 62
13.
Assuntos relacionados: Aritmtica Computacional, Converso Numrica,

Banca: Cesgranrio
Ano: 2008
Questo: 26
Sejam X o nmero binrio 1010010, Y o nmero octal 121 e Z o nmero hexadecimal 53.
Colocando-os em ordem crescente, tem-se
(a). X, Y, Z
(b). X, Z, Y
(c). Y, X, Z
(d). Y, Z, X
(e). Z, Y, X
Soluo:
Para facilitar a resoluo da questo podemos passar as representaes de binrio e octal
para hexadecimal, pois conseguiremos visualizar com mais clareza qual nmero maior que
o outro.
Para passar da representao binria para hexadecimal, temos que 4 bits representam um
nmero hexadecimal sendo que o conjunto 0000 em binrio representa 0 em hexadecimal e
1111 representa F. O nmero X em binrio 1010010 tem sua representao em hexa 52.
Para passar o nmero octal para hexadecimal primeiramente passamos para binrio e depois
para hexadecimal. Cada nmero em octal representado por 3 bits. A representao do
nmero Y em binrio 001010001. Passando o Y em binrio para hexadecimal temos que
Y 51.
Aps as converses, temos que as representaes em hexadecimal so:
e
Z = 53.
Colocando-os em ordem crescente temos que
Y < X < Z.
correta a letra C.
Pgina 33 de 62
X = 52, Y = 51
Ento, a alternativa
14.
Assuntos relacionados: Lgica,

Banca: ESAF
Instituio: Receita Federal (RF)
Cargo: Tcnico da Receita Federal - Tecnologia da Informao
Ano: 2006
Questo: 3
O nmero inteiro positivo 5487, no sistema decimal, ser representado no sistema hexadecimal por
(a). CB78
(b). DC89
(c). 156F
(d). F651
(e). 1157
Soluo:
O sistema hexadecimal representa os nmeros na base 16, isto , com o sistema hexadecimal
possvel representar 16 smbolos, os quais so: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E e F.
A Tabela 8 mostra a converso do entre o sistema decimal e os sistemas binrios e hexadecimal.
Decimal Binrio Hexadecimal

0
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
10
1010
11
1011
12
1100
13
1101
14
1110
15
1111
Tabela 8: converso do sistema decimal para binrio e hexadecimal.
Podemos realizar a converso do sistema decimal para o sistema hexadecimal pelo mtodo
da diviso repetitiva, ou seja, dividimos o nmero na representao decimal por 16. Porm,
para facilitar as nossas contas, podemos primeiramente representar o nmero decimal em
binrio, e posteriormente, com base na Tabela 9, convertemos o nmero em binrio para a
representao hexadecimal. A Tabela 9 mostra passo o mtodo da diviso repetitiva para a
converso do decimal para binrio.
Pgina 34 de 62
Passo Operao Quociente Resto

1
5487 / 2
2743
2743 / 2
1371
1371 / 2
685
685 / 2
342
342 / 2
171
171 / 2
85
85 / 2
42
42 / 2
21
21 / 2
10
10
10 / 2
11
5 / 2
12
2 / 2
13
1 / 2
Tabela 9: converso do decimal 5487 para o sistema binrio.
Na Tabela 9, a coluna Passo foi colocada apenas para mostrar os passos realizados na converso do sistema decimal para binrio. A coluna Operao representa a operao de diviso
de um nmero por 2 (dois), por exemplo, no passo 1 dividimos o nmero 5487 por 2.
coluna Quociente representa o quociente da operao de diviso, por exemplo, no passo 1 o

quociente da diviso de 5487 por 2 2743 e o resto (coluna Resto) 1. No passo 2, dividimos
o quociente do passo 1 por 2 novamente, e temos como resultado dessa diviso quociente
igual 1371 e resto 1. Assim prossegue a converso at encontrarmos quociente igual a zero.
A representao em binrio obtida a partir da coluna Resto do passo 13 ao passo 1, ou
seja, o resto do passo 13 representa o bit de mais alta ordem e resto do passo 1 representa o
bit mais baixa ordem na representao em binrio. Ento, a representao do nmero 5487
em binrio 1010101101111.
Para realizar a converso de binrio em hexadecimal, agrupamos os bits em grupo de 4
da direita para esquerda: 1| 0101| 0110 | 1111. De acordo com a Tabela 8, temos a seguinte
representao em hexadecimal:
1 | 5 | 6 | F. Portanto, a converso do nmero 5487 no
sistema decimal para o sistema hexadecimal 156F. Logo, a alternativa correta
Pgina 35 de 62
(C).
15.
Assuntos relacionados: Arquitetura de Computadores, Memria Principal, Memria Cache, Aritmtica Computacional, Basic Input Output System (BIOS), Barramento AGP,
Banca: Cespe
Instituio: ANAC
Cargo: Analista Administrativo - Tecnologia da Informao
Ano: 2009
Questo: 3639
Quanto aos conceitos de hardware e software, julgue os itens de 36 a 40.
36
A memria principal funciona como memria intermediria para a memria cache sempre que se zer necessrio implementar cache em dois nveis.
37
Considere que os nmeros, em decimal, A = -345 e B = +239 sejam convertidos para a

representao em complemento a 2, usando-se registradores de 16 bits. Nessa situao,
aps a converso, caso seja realizada a operao A B, esta prover como resultado,
tambm em complemento a 2 e 16 bits, o valor binrio 1111110110111000.
38
Um microcomputador contm um conjunto de circuitos integrados, que so gerenciados

para realizar processamento e armazenamento. O BIOS (basic input output system)
o circuito que gerencia praticamente todo o funcionamento da placa-me. Ele tem
a responsabilidade de manter todas as informaes necessrias ao reconhecimento de
hardware.
39
O barramento AGP foi desenvolvido com o propsito de acelerar as transferncias

de dados do vdeo para a memria.
Trata-se, pois, de uma interface que permite a
comunicao direta do adaptador de vdeo com a memria RAM.
Soluo:
36
ERRADO
Pela origem do nome, memrias cache so memrias escondidas, ou seja, o processador nem o programador conhecem sua existncia em suas operaes. As memrias
cache foram introduzidas nos processadores modernos com o intuito de guardarem o
contedo da memria principal mais acessado, aproveitando ao mximo os benefcios
das localidades de espao e de tempo que geralmente esto presentes nos programas de
uso cotidiano.
O conceito de localidade temporal diz que um programa tende a acessar repetidamente
posies de memria com mais frequncia do que outras, conforme utilizado. J o
conceito de localidade espacial prega que programas bem comportados (bem escritos)
acessam posies de memria, de modo geral, adjacentes.
O que realmente distancia a memria principal da memria cache a diferena de
velocidade entre as 2. A memria cache, por trabalhar acoplada ao processador, consegue ter rendimento bastante prximo ao clock do mesmo. Entretanto, para conseguir
isso, ela bastante cara.
Ora, se a idia bsica da memria cache tornar o processamento mais rpido, no faz
sentido um projeto de arquitetura que considere como opo de memria cache de 2
o n-
vel a prpria memria principal! Esta abordagem, ao invs de acelerar o processamento
Pgina 36 de 62
o tornaria mais lento, pois cada dado a ser lido ou gravado na memria, independentemente da poltica de acesso ao cache, deveria passar novamente pela mesma memria
principal, porm em outra regio! Portanto, a questo est errada.
37
CERTO
Antes de falarmos sobre como feita representao em complemento de 2, preciso
deixar claro que essa forma de representar os nmeros j inclui em si, no bit mais signicativo, o indicador de sinal. Logo, qualquer operao em complemento a 2 traduzida
em uma soma dos nmeros representados em complemento de 2 com o respectivo sinal.
A forma mais simples de se representar um nmero negativo em complemento a 2
escrev-lo normalmente em binrio. Depois, geramos sua representao em complemento de 1, que obtida invertendo-se todos os bits. Ao resultado do complemento de
1, somamos 1. Este resultado ser a representao do nmero negativo em complemento
de 2. O bit mais signicativo dos nmeros negativos representados em complemento
de 2 deve ter valor 1. Caso isso no ocorra aps o processo, verique se tudo foi feito
corretamente. Se armativo, ento o nmero no representvel nesta quantidade de
bits, ocorrendo overow.
Nmeros positivos so mais facilmente representados. Devemos apenas escrev-los em
sua forma binria, garantindo que o bit mais signicativo (MSB Most Signicant Bit)
seja 0. Se o limite da palavra (quantidade de bits) no permitir que o MSB seja zero,
ento h overow e o nmero no pode ser representado naquela palavra.
Outro dado importante que, para N bits da palavra, conseguimos representar nmeros inteiros que variam de
2N 1
2N 1 1.
Isso quer dizer que, se tivermos uma
palavra de 3 bits, poderemos representar, em complemento de 2, os nmeros inteiros

de
4(2(31) )
3(2(31) 1).
Com essas informaes, podemos iniciar a resoluo da questo convertendo os nmeros para suas representaes em complemento de 2.
A = -345
345
Comp.1
Soma 1
0000000101011001
1111111010100110
1111111010100111
B = 239 (calcularemos B, j que a conta utilizar o valor negativo)

239
Comp.1
Soma 1
0000000011101111
1111111100010000
1111111100010001
Agora, basta somarmos os valores diretamente, sem realizar qualquer conta a mais:
Pgina 37 de 62
A + (-B)
A
-B
A + (-B)
1111111010100111
1111111100010001
1111110110111000
Pelo resultado acima, vemos que a questo est correta.
Uma dica importante para
esse tipo de questo olhar, de cara, para o resultado em decimal e ver se o resultado sugerido pela questo est com o bit de sinal correto.
Alm disso, vericar se
os operandos e o resultado so representveis na palavra indicada (ou seja, no ocorre

overow).
38
ERRADO
Este tipo de questo no requer raciocnio, apenas um conhecimento supercial sobre a arquitetura bsica dos computadores modernos. Pela prpria denio do termo,
podemos perceber que a concepo inicial do BIOS era controlar as entradas e sadas
bsicas do computador. Entretanto, a despeito do nome, essa no a principal atividade executada pelo BIOS.
O BIOS um trecho de cdigo responsvel pela inicializao do computador. Como
sabemos, os computadores executam instrues que so carregadas em seus registradores, normalmente lidas da memria. Porm, fcil perceber que assim que ligado, no
h nenhuma informao inteligvel na memria principal. Para resolver esse problema,
os arquitetos de placas-me desenvolveram o conceito do BIOS.
Assim que a chave de ligar e acionada, a placa-me copia o cdigo da BIOS, que
geralmente armazenado compactado em uma memria ash , para a memria principal na posio 0. Em seguida, o descompacta, e instrui o processador a ler a primeira
instruo da posio 0 da memria.
A partir da, o processador j est executando
cdigo, nesse caso, o BIOS.

Como o BIOS fabricado por empresas, geralmente terceirizadas pelos fabricantes
de placas-me, os passos de execuo no seguem rigorosamente alguma ordem, mas,
em linhas gerais, podemos dizer que a execuo envolve:
1. vericar a congurao (setup) da CMOS para os ajustes personalizados;
2. carregar os manipuladores de interrupo;
3. inicializar registradores e gerenciamento de energia;
4. efetuar o auto-teste durante a energizao (POST);
5. exibir as conguraes do sistema;
6. determinar quais dispositivos so inicializveis e inicializ-los;
bootstrap ou, de
boot), passando o controle ao sistema operacional.
7. comear a sequncia de inicializao (conhecida como

mais reduzida, como
forma
Como dado histrico, interessante saber que a adoo de memria ash para armazenar o BIOS , de certa
forma, recente. Nos primrdios, o BIOS era gravado em memrias do tipo ROM e no permitia atualizao
qualquer sem que fosse necessria a troca da pastilha. Com o avano da tecnologia das memrias ROM (PROM,
EPROM e EEPROM) e com o aumento da necessidade de atualizao do BIOS seja por causa de bugs de seu
cdigo ou simplesmente melhorias de desempenho os BIOs tambm evoluram.
Pgina 38 de 62
A CMOS uma outra memria utilizada pelo BIOS onde cam armazenadas informaes sobre as conguraes dos dispositivos conectados placa-me, entre outras,
como data e hora corrente etc.
Vistos os aspectos acima, conclumos que a funo principal do BIOS preparar todo o
ambiente para enm carregar o sistema operacional. Claro que o nome BIOS em si no
foi escolhido completamente ao acaso. Como vemos, antes de carregar o sistema operacional, o processador totalmente regido pelo BIOS. Portanto, nesse momento, quem
cuida da interface entre os perifricos e o processador o BIOS. Ele faz isso atravs do
cdigo que carrega para os manipuladores de interrupo. Alm disso, o cdigo do BIOS
capaz de trazer o trecho inicial do sistema operacional (ou do gerenciador de boot)
do disco rgido para a memria. Este trecho ca armazenado nos primeiros bytes do
dispositivo de armazenamento de massa e conhecido por MBR (Master Boot Record).
Alm disso, nos SOs mais antigos, as I/Os eram literalmente controladas pelo BIOS,
que as repassava, aps trat-las, para o SO.
39
CERTO
O padro de conexo AGP foi lanado por volta de julho de 1996 pela Intel para
resolver um problema que estava impedindo a ampliao do poder das placas de vdeo
da poca: o barramento onde estas eram conectadas, o PCI Peripheral Component
Interconnect, ou, mais corretamente, PCI Local Bus
4 , era compartilhado por todos
os dispositivos. Sua largura era de 32 bits a um clock de 33 Mhz, o que, potencialmente,

fornecia aos elementos interconectados uma taxa de 133Mb/s. Porm, exatamente pelo
fato de ser compartilhado, o PCI dicilmente oferecia a taxa mxima para um componente especco.
Como de conhecimento geral, a manipulao de grcos e imagens consumidora
voraz de processamento e memria. Assim, para que as placas grcas pudessem alcanar patamares maiores, era necessrio que sua comunicao com a memria fosse
mais rpida.
Assim, o padro AGP propunha uma conexo direta
exclusiva
entre
o dispositivo conectado ao slot AGP e a memria. Basicamente, estamos falando de

um canal direto entre esses dois elementos, e no mais de um barramento, visto que
a idia deste ltimo a conexo de vrios elementos e a possibilidade de expanso da
quantidade destes.
importante ver que a comunicao direta entre memria e dispositivo j era um
conceito aplicado mesmo no padro PCI. Essa possibilidade dos dispositivos se comunicarem diretamente com a memria conhecida como DMA Direct Memory Access
uma forma de otimizar o tempo de processador dos programas que fazem interface com
perifricos, visto que o processador ca desocupado da tarefa de transferir os dados do
dispositivo para a memria. Este mtodo mudou radicalmente a forma de processar,
passando do paradoxo do pooling de perifricos para o conceito de interrupo.
Com os conceitos acima, vemos que a redao da questo no est o mais clara possvel, pois, se a inteno era tratar da peculiaridade do padro AGP, o ponto mais
importante seria o acesso
exclusivo do adaptador de vdeo com a memria.
Da forma
Como o padro especca um barramento, o nome completo PCI Local Bus, por se tratar de um barramento
local. Historicamente, o nome foi abreviado para PCI apenas por ser de memorizao mais fcil.
Pgina 39 de 62
como est escrita, a questo nos leva a remeter a idia de DMA. Apesar disso, ainda
assim, a armativa estaria correta.
Pgina 40 de 62
16.
Assuntos relacionados: Pool de Impresso, Porta Serial, Device Driver, Interface SCSI,
Banca: ESAF
Ano: 2006
Questo: 2
Analise as seguintes armaes relacionadas a componentes funcionais de computadores:
I. Um pool de impresso formado quando duas ou mais impressoras diferentes conectadas a um servidor de impresso agem como uma nica impressora. Nesse caso, quando
se deseja imprimir um documento, o trabalho de impresso ser enviado para o servidor
que ir procurar pela primeira impressora disponvel no pool.
II. Porta serial uma porta de computador que permite a transmisso assncrona de
caracteres de dados, um bit de cada vez. Tambm chamada de porta de comunicaes
ou porta COM.
III. Um driver um equipamento perifrico utilizado em computadores com a nalidade
de ler e gravar dados em discos exveis ou discos rgidos.
IV. Uma interface SCSI (Small Computer System Interface) utilizada para conectar microcomputadores a dispositivos perifricos, como discos rgidos e impressoras, a outros
computadores.
Indique a opo que contenha todas as armaes verdadeiras.
(a). II e IV
(b). II e III
(c). III e IV
(d). I e III
(e). I e II
Soluo:
I.
FALSO:
um pool de impresso formado por duas ou mais impressoras idnticas
associadas com uma la de impresso compartilhada (em um servidor de impresso).

A impressora que estiver disponvel recebe o prximo documento;
II.
VERDADEIRO:
em computao, a porta serial uma interface de comunicao
na qual dados so enviados ou recebidos um bit por vez.
O padro dessa interface
o RS-232 e utilizado comumente para comunicao de modens, mouses, algumas

impressoras e outros dispositivos de hardware;
III.
FALSO: um driver ou device driver uma parte do sistema operacional (SO) que tem
a funo de se comunicar diretamente com o hardware. Com o driver, o SO consegue
permitir que aplicaes de alto-nvel interajam com o dispositivo necessrio abstraindo
a complexidade e protegendo o hardware. Normalmente, cada driver est relacionado
com um dispositivo especco ou, no mximo, uma classe de dispositivos similares. A
denio dada, foi de um DRIVE (sem o R), comumente usada em computao para
se referir a um dispositivo perifrico acoplado ao computador;
IV.
VERDADEIRO:
Small Computer System Interface ou SCSI um conjunto de pa-
dres para conectar sicamente e transferir dados entre computadores, e dispositivos

perifricos. Esses padres denem comandos, protocolos e interfaces eltricas e ticas.
Pgina 41 de 62
Sendo assim, como resoluo da questo anterior, temos:

a)
b)
CORRETO: arma que a II e IV esto corretas;

ERRADO: diz que a III est correta, o que falso,
e no menciona a IV, que
verdadeira;
c)
ERRADO:
diz que a III est correta, o que falso, e no menciona a II, que
verdadeira;
d)
ERRADO:
diz que I e III so verdadeiras, o que falso, e no menciona a II e IV,
que so verdadeiras;
e)
ERRADO: diz que a I verdadeira, o que falso, e no menciona a IV.
Pgina 42 de 62
17.
Assuntos relacionados: ASCII, Barramento de Comunicao, Dynamic Link Libraries

(DLL), Porta de Comunicao,
Banca: ESAF
Ano: 2006
Questo: 4
Analise as seguintes armaes relacionadas a Fundamentos da Computao:
I. O ASCII um sistema de codicao de caracteres de byte simples usado para dados
com base em texto. Esse sistema de codicao usa combinaes numricas designadas
de 7 ou 8 bits para permitir que at 128 ou 256 caracteres sejam representados.
ASCII padro usa 7 bits para representar todas as letras maisculas ou minsculas,
os nmeros 0 a 9, caracteres de pontuao e de controle especial usados no ingls
americano. A maior parte dos sistemas com base em Intel possibilita o uso de ASCII
estendido (ou alto). O ASCII estendido permite que o oitavo bit de cada caractere
seja usado para identicar outros 128 caracteres de smbolos especiais, letras de lnguas
estrangeiras e smbolos grcos.
II. Barramentos so as linhas de comunicao usadas para transferncia de dados entre
os componentes do sistema do computador. Essencialmente, os barramentos permitem
que diferentes partes do sistema compartilhem dados. Por exemplo, um barramento
conecta o controlador da unidade de disco, a memria e as portas de entrada/sada ao
microprocessador.
III. Uma DLL um recurso do sistema operacional que permite que rotinas executveis
(geralmente servindo uma funo especca ou conjunto de funes) sejam armazenadas
separadamente como arquivos com extenses .dll. Todas estas rotinas so carregadas
pelo Sistema Operacional no momento de sua inicializao, estando sempre disponveis
em memria RAM para qualquer programa que delas necessitar.
IV. Uma porta de comunicao ou de conexo uma forma de transferir e compartilhar
informaes entre aplicativos, como um processador de textos e uma planilha eletrnica,
usando os recursos copiar/colar.
(a). II e III
(b). I e II
(c). III e IV
(d). I e III
(e). II e IV
Soluo:
ASCII
O mapeamento de caracteres para nmeros inteiros denominado cdigo de caracteres.
Para que os computadores possam se comunicar a contento, necessrio que utilizem o
mesmo cdigo de caracteres. Um dos padres utilizados ainda hoje o ASCII (American
Standard Code for Information Interchabe), o cdigo padro americano para troca de informaes. Como o nome sugere, ele bastante adequado lngua inglesa, porm no o
Pgina 43 de 62
para outros tantos idiomas (como o portugus, que necessita de smbolos designados para
representar e , por exemplo).
No ASCII, cada caractere tem 7 bits, possibilitando um total de 128 caracteres distintos.
Diversos desses caracteres so destinados comunicao entre mquinas. Outros, designam
caracteres de impresso. Todos os caracteres minsculos e maisculos do idioma americano
so cobertos, alm dos algarismos de 0 a 9 e outros caracteres que auxiliam a produo
textual, como espao e exclamao.
Numa tentativa de possibilitar o uso de caracteres pertencentes a outros idiomas, foi denido o ASCII Estendido, um cdigo de 8 bits (1 byte) capaz de representar 256 caracteres.
Assim, passou a ser possvel representar, dentre outros, os caracteres acentuados. Obviamente, o ASCII Estendido compatvel com o ASCII original. Contudo, este incremento no
cdigo no consegue atender a demanda dos diversos idiomas existentes, sendo satisfatrio
praticamente apenas para idiomas cujo alfabeto seja de origem latina e/ou grega. A soluo
proposta, e gradualmente em implantao, o sistema de codicao Unicode, que utiliza
16 bits para realizar a tarefa de representar caracteres dos mais variados alfabetos (rabe,
cirlico, hebreu, latino, grego, etc).
O item I apresenta informaes corretas sobre o ASCII (Estendido).
Barramentos
Os componentes bsicos de um computador so a CPU (processador), a memria principal (RAM) e os dispositivos de entrada/sada (E/S), como disco, impressora e teclado. Os
controladores de tais componentes so interligados por barramentos de comunicao, que
nada mais so do que os paralelos na placa-me que transmitem endereos, dados e sinais
de controle.
Existem diversos tipos de barramentos para atender s mais variadas necessidades.
Al-
guns exemplos so os barramentos AGP, PCI e PCI Express. Alm dos barramentos ditos
externos, deve-se ter em conta que h barramentos internos CPU, proporcionando a
comunicao entre seus diversos componentes.
O item II est correto ao apresentar as informaes sobre barramentos de computador.
DLL
Nas diversas verses do sistema operacional Windows, as aplicaes que efetuam chamadas s rotinas do sistema utilizam a Win32 Application Program Interface, ou simplesmente
API do Windows. Esse conjunto de bibliotecas implementado por meio de DLLs (Dynamic
Link Libraries), que nada mais so do que procedimentos que so ligados a aplicaes em
tempo de execuo.
A grande vantagem no uso de DLLs evitar que cada aplicao implemente (e carregue
para a memria principal) seus prprios procedimentos relacionados s chamadas ao sistema operacional.
Desta forma, uma nica cpia fornecida pelo sistema est disponvel
simultaneamente para todos os programas que dela precisarem.

Diferentemente do que arma o item III, as DLLs no so carregadas todas em memria no
Pgina 44 de 62
momento de inicializao do sistema operacional. medida que as aplicaes necessitam de

utilizar funcionalidades oferecidas por determinada DLL, seu respectivo trecho de cdigo
carregado para a memria principal.
Porta de Comunicao
Portas de comunicao so interfaces fsicas disponibilizadas na parte externa dos gabinetes
de computadores, cujo objetivo permitir a conexo, ao sistema, de perifricos diversos,
como modens, impressoras, teclados e monitores.
Podem ser do tipo hot swap (ou hot
swapping), isto , podem permitir a conexo e desconexo de perifricos sem necessidade

de desligamento do sistema. Alguns exemplos desta classe so as portas USB, Firewire e
as interfaces SCSI. J as famosas portas serial e paralela no possuem tal caracterstica,
geralmente necessitando do reboot (reinicializao) do sistema para propiciarem a correta
identicao dos perifricos conectados.
Observa-se com facilidade que o item IV apresenta um conceito equivocado e totalmente
diverso da teoria exposta, estando incorreto, portanto.
Desta forma, a letra b) a resposta para a questo.
Pgina 45 de 62
18.
Assuntos relacionados: Arquitetura de Computadores, Avaliao de Desempenho Computacional, Throughput de Processamento,

Banca: Cesgranrio
Instituio: BNDES
Ano: 2008
Questo: 41
Seja A uma mquina hipottica com tempo de ciclo de 5 ns e sem paralelismo no nvel de
instruo.
Assumindo-se que cada estgio demora um ciclo de relgio, qual opo indica
uma latncia e um nmero de estgios no pipeline de uma mquina hipottica B sucientes

para que B tenha uma largura de banda de processador superior ao da mquina A?
(a). 12 ns de latncia e 2 estgios.
(b). 14 ns de latncia e 2 estgios.
(c). 20 ns de latncia e 5 estgios.
(d). 24 ns de latncia e 3 estgios.
(e). 28 ns de latncia e 4 estgios.
Soluo:
Esta uma questo em que o candidato precisa mais de habilidades matemticas do que
conhecimentos profundos em informtica, neste caso na rea de arquiteturas de computadores. Para que no se tenha dvidas, vamos explicitar rapidamente cada conceito relevante
que aparece no enunciado.
tempo de ciclo:
equivale a um ciclo de relgio, que o inverso da frequncia de
trabalho do processador. No caso da mquina hipottica A, como o tempo de ciclo

de 5ns, conclui-se que o seu processador trabalho na frequncia de 200 MHz (inverso
de 5ns);
estgio:
uma subdiviso de instruo de baixo nvel (adio, subtrao, shift, etc.);
nmero de estgios no pipeline:
nmero necessrio de estgios para execuo de
uma instruo de baixo nvel. Em algumas arquiteturas reais de mercado, o nmero

necessrio de estgios para execuo de uma instruo de baixo nvel dependente da
instruo. Contudo, no caso hipottico desta questo, esse detalhe no considerado;
latncia:
tempo em que um estgio executado;
largura de banda de processador:
quantidade de instrues executadas em um
intervalo de tempo. Este conceito tambm chamado de throughput (vazo) de processamento.

Como o enunciado especica que no h paralelismo no nvel de instruo, ou seja, somente
uma instruo executada por vez, o throughput de um processador pode ser calculado com
a seguinte equao:
throughput = (nmero de estgios no pipeline)/latncia

No caso da mquina A, temos que o throughput 200 milhes de instrues por segundo
(1/5ns). Ao calcularmos o throughput de cada alternativas, temos:
a) 2/12ns = 166,67 milhes de instrues por segundo
b) 2/14ns = 142,86 milhes de instrues por segundo
Pgina 46 de 62
c) 5/20ns = 250,00 milhes de instrues por segundo

d) 3/24ns = 125,00 milhes de instrues por segundo
e) 4/28ns = 142,86 milhes de instrues por segundo
Perceba, portanto, que a nica alternativa que traz um throughput maior que o throughput
da mquina A a letra c.
Pgina 47 de 62
19.
Assuntos relacionados: Arquitetura de Computadores, Aritmtica Computacional,

Banca: ESAF
Ano: 2006
Questo: 5
Analise as seguintes operaes relacionadas Aritmtica Computacional, considerando que
os valores utilizados esto na representao hexadecimal.
I. ((2222 AND AAAA) XOR FFFF) = DDDD.
II. ((2222 OR BBBB) XOR FFFF) = DDDD.
III. ((2222 NOT CCCC) XOR FFFF) = 3333.
IV. ((2222 XOR DDDD) XOR FFFF) = 3333.
(a). I e II
(b). II e III
(c). III e IV
(d). I e IV
(e). I e III
Soluo:
A funo AND produz o produto lgico de duas variveis lgicas. Isto , o produto lgico
de um par de variveis
1 se ambas as variveis forem 1. A Tabela 10 a tabela
verdade para a operao AND.
P Q P AND Q
1
Tabela 10: tabela verdade da operao AND.
OR:
A funo OR, tambm conhecida como OU INCLUSIVO, produz a soma lgica de duas
variveis.
Ou seja, a soma lgica de um par de variveis
1 se qualquer uma da
variveis for 1. A Tabela 11 a tabela verdade para a operao OR.
Pgina 48 de 62
P Q P OR Q
1
Tabela 11: tabela verdade da operao OR.
XOR:
A operao XOR, tambm conhecida como OU EXCLUSIVO, realiza um teste para igualdade entre duas variveis lgicas. Ou seja, se duas variveis de entrada
so iguais,
a sada ou resultado da operao XOR 0. Se as entradas no so iguais, a sada 1. A

Tabela 12 a tabela verdade para a operao XOR.
P Q P XOR Q
1
Tabela 12: tabela verdade da operao XOR.
NOT:
A operao NOT, tambm conhecida como operao inversora, realizada uma complementao direta de uma entrada simples. Ou seja, uma entrada 1 produzir uma sada 0. A
Tabela 13 a tabela verdade para a operao NOT.
P NOT P
1
Tabela 13: tabela verdade da operao NOT.

Agora precisamos saber como passar da representao hexadecimal para a representao
binria.
Saiba que um nmero hexadecimal representado por 4 bits, sendo que 0 representado
pelo conjunto 0000 e F representado por 1111. A Tabela 14 apresenta a correspondncia
entre um nmero hexadecimal e sua respectiva representao binria.
Pgina 49 de 62
Hexadecimal Binria
0
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Tabela 14: correspondncia entra a representao hexadecimal e binria.

Bom, agora j estamos aptos a abordar as 4 armativas.
Para facilitar a resoluo de cada operao lgica, ns faremos uso de uma tabela constituda de duas colunas:
a primeira a representao hexadecimal dos operandos e das
operaes; e a segunda representao binria dos operandos ou do resultado da operao

lgica.
S para reforar: o resultado da operao feito
bit a bit!
I. ((2222 AND AAAA) XOR FFFF) = DDDD.

2222
0010001000100010
AAAA
1010101010101010
2222
0010001000100010
AND AAAA
FFFF
((2222 AND AAAA)
XOR FFFF)
DDDD
1111111111111111
1101110111011101
1101110111011101
Tabela 15: resultado da vericao ((2222 AND AAAA) XOR FFFF) = DDDD.
Nota-se que a armativa verdadeira.
Pgina 50 de 62
II. ((2222 OR BBBB) XOR FFFF) = DDDD.

2222
0010001000100010
BBBB
1011101110111011
2222
1011101110111011
OR BBBB
FFFF
((2222 OR BBBB)
XOR FFFF)
DDDD
1111111111111111
0100010001000100
1101110111011101
Tabela 16: resultado da vericao ((2222 OR BBBB) XOR FFFF) = DDDD.

Como podemos ver, a armativa falsa.
III. ((2222 NOT CCCC) XOR FFFF) = 3333.

Ateno:
o operador NOT
unrio, e no binrio como est nesta armativa!
Muito provavelmente ocorreu um erro de graa, o que nos fornece recurso para invalidar
toda a questo.
IV. ((2222 XOR DDDD) XOR FFFF) = 3333.

2222
0010001000100010
DDDD
1101110111011101
2222
1111111111111111
XOR DDDD
FFFF
((2222 XOR DDDD)
XOR FFFF)
3333
1111111111111111
0000000000000000
0011001100110011
Tabela 17: resultado da vericao ((2222 XOR DDDD) XOR FFFF) = 3333.
Novamente, armativa falsa.
Finalizando....
Como j podemos imaginar, esta questo gerou muita discusso.
Mesmo aps todos os
recursos impetrados, a ESAF se permaneceu irredutvel, mantendo a questo como vlida e

indicando a alternativa
E como resposta.
Candidato, caso voc se depare com uma situao semelhante a esta, elabore o seu recurso cuidadosamente, sempre indicando referncias bibliogrcas. Agora, se mesmo assim
no aceitarem o seu recurso, entre com um mandado de segurana, anal, uma questo pode
mudar o futuro de muita gente!
Pgina 51 de 62
20.
Assuntos relacionados: Sistemas Operacionais, Operaes de Entrada e Sada, DMA,

Banca: Cesgranrio
Ano: 2008
Questo: 30
Que tecnologia tem por objetivo liberar a CPU em operaes de entrada/sada?
(a). Acesso direto memria (DMA)
(b). Cache
(c). Paginao
(d). Pipeline
(e). Spool
Soluo:
Antes desta tecnologia, a transferncia de dados, alm de envolver o processador, envolvia
dois movimentos: um da interface (controlador) para o processador, e outro do processador
para a memria. A tcnica que libera o CPU de operaes de entrada e sada, ou seja, permite que os dados sejam transferidos diretamente do controlador para a memria chamada
de Direct Memory Acces (DMA Acesso Direto Memria). Logo, a alternativa correta
a letra A.
A tcnica de DMA baseia-se na utilizao de um hardware especial, chamado de controlador de DMA, para transferir os dados entre um dispositivo de entrada/sada e memria.
O controlador de DMA conectado sicamente ao barramento de dados e de endereos para
acessar diretamente a memria.
Para que ocorra uma transferncia de dados, o processador precisa inicializar o controlador
de DMA fornecendo informaes como quantidade de dados a transferir, origem e destino
dos dados e qual sentido de transferncia, memria para dispositivo ou vice-versa.
Aps
essa inicializao, o controlador realiza a transferncia e libera o processador para executar

outras tarefas. Aps nalizar a transferncia, o controlador de DMA avisa o processador
por meio de uma interrupo.
importante observar que existe uma disputa pelo barramento de dados e endereo pelo
controlador de DMA e o processador. Essa disputa coordenada pelo arbitramento do barramento.
Cache uma memria rpida que contm dados e/ou instrues recentemente referenciadas pelo processador. A tcnica de paginao permite que um programa ocupe reas no
contguas na memria. A tcnica de Pipeline trabalha as diversas etapas do ciclo de instruo (busca, indireto, execuo e interrupo) de forma paralela, e no serial, aumentando o
desempenho da CPU. E Spool um recurso compartilhado no disco para aceitar operaes
de sada para melhorar o desempenho de impresso.
Pgina 52 de 62
21.
Assuntos relacionados: Arquitetura de Computadores, Modelo de von Neumann, Arquitetura de Harvard,
Banca: ESAF
Instituio: Superintendncia de Seguros Privados (SUSEP)
Cargo: Analista Tcnico da SUSEP - Tecnologia da Informao
Ano: 2010
Questo: 11
Segundo o conceito da Mquina de Von Neumann
(a). apenas instrues cam armazenadas.
(b). instrues e dados so armazenados na mesma memria.
(c). instrues e dados so armazenados em memrias distintas.
(d). instrues e dados no so armazenados, com vistas otimizao do uso da memria.
(e). os dados cam armazenados na memria, no havendo armazenamento de instrues.
Soluo:
O conceito mquina de Von Neumann, ou arquitetura de Von Neumann um conceito que
apresenta um modelo de projeto para computadores digitais com programa armazenado. As
caractersticas encontradas nessa arquitetura podem ser encontradas em diversas arquiteturas de computadores atuais.
A arquitetura de Von Neumann consiste de trs subsistemas: processamento de instrues,
unidade aritmtica e memria, como exibido na Figura 3. Uma caracterstica importante
dessa arquitetura que instrues e dados compartilham o mesmo espao de endereamento
e, portanto, h apenas uma fonte de endereos para a memria: a unidade de processamento.
A sada da memria levada ou para a unidade de controle ou para a unidade
aritmtica, dependendo se uma instruo ou um dado est sendo trazido da memria. Uma
consequncia dessa deciso de projeto que instrues tambm podem ser tratadas como
dados. Fonte: Computer architecture and implementation, Harvey G. Cragon.
Figura 3: arquitetura de Von Neumann.
Pgina 53 de 62
Com essas informaes, podemos responder questo com certeza de que a alternativa b
a correta. Pelo relacionamento mutuamente exclusivo com as outras alternativas e da descrio acima, possvel compreender que o fato de instrues e dados serem armazenados
na mesma memria as torna incorretas.
Uma arquitetura que contrasta com a de Von Neumann, e que poderia corresponder
alternativa c a arquitetura de Harvard, exemplicada na Figura 4. Nela, o processador
conectado a dois bancos de memria independentes por dois buses diferentes. Na arquitetura
original, um dos bancos de memria armazena dados enquanto o outro armazena instrues.
Sua maior vantagem que dois acessos memria podem ser feitos durante um nico ciclo
de instruo.
Fonte: Electronic Circuit Design: From Concept to Implementation, Nihal
Kularatna.
Figura 4: arquitetura de Harvard.
Pgina 54 de 62
22.
Assuntos relacionados: Arquitetura de Computadores, Memria Cache, Memria Buer,
Sistemas de Enumerao,
Banca: Cespe
Cargo: Analista de Sistemas Jnior - Infraestrutura
Ano: 2007
Questo: 56 e 64
Acerca de arquitetura de computadores e sistemas de numerao, julgue os seguintes itens.
56
O nmero hexadecimal C9 corresponde ao decimal 201. O nmero decimal 34 corresponde ao octal 42. O nmero binrio 100101 corresponde ao decimal 53. A soma do
octal 72 ao octal 23 resulta no octal 105.
64
Uma das diferenas entre uma memria buer e uma cache que uma memria cache
armazena sempre a nica cpia existente de um item de dado, enquanto uma memria
buer armazena, tipicamente em uma memria de alta velocidade, uma cpia de um
item de dado que se encontra tambm armazenado em outra rea de memria.
Soluo:
56
ERRADO
Uma tima referncia para os assuntos converso de bases e aritmtica computacional o livro Introduo Organizao de Computadores do Mrio A. Monteiro.
0 + C*161 = 9*1 + 12*16 = 201 (os
9*16
Convertendo C9 (base 16) em decimal:
hexadecimais A, B, C, D, E e F correspondem, respectivamente, aos decimais 10, 11,

12, 13, 14 e 15).
0 + 4*81 = 2*1 + 4*8 = 34.
Convertendo 42 (base 8) em decimal: 2*8
Convertendo 100101 (base 2) em decimal:
0 + 0*21 + 1*22 + 0*23 + 0*24 +
1*2
5
1*2 = 1*1 + 1*4 + 1*32 = 37.
Somando 72 (base 8) e 23 (base 8):
1 <<-- vai um
72
+23
--115
Enm, as armaes 1 e 2 so corretas, contudo as armaes 3 e 4 so ERRADAs.
Portanto, a questo como um todo ERRADA.
64
ERRADO
Memria cache um tipo de memria utilizada para interligar logicamente registradores de um processador memria principal do sistema. Suas principais caractersticas
so intermedirias entre os registradores e a memria principal, tais como: seu tempo
de acesso maior que o dos registradores, porm menor que o da memria principal;
Pgina 55 de 62
seu custo por byte menor que o dos registradores, contudo maior que o da memria
principal; e a sua capacidade de armazenamento maior que o dos registradores, mas
menor que o da memria principal.
Arquitetos de computadores utilizam vrias tcnicas para combinarem esses trs tipos de memria (registradores, cache e principal) de forma a otimizar o desempenho
do sistema como um todo. Dependendo da arquitetura, pode-se encontrar 1, 2 ou at
3 nveis de cache, as famosas cache L1, L2 e L3 (L vem de level). Dependendo da arquitetura, alguns nveis se encontram dentro do chip do processador e outros em chips
prprios, porm bem prximos sicamente ao processador. Por se tratar de uma memria de interligao lgica entre os registradores e a memria principal, frequente
se encontrar dados na cache que so cpias is de dados da memria principal.
utilizao da memria cache depende principalmente dos seguintes aspectos:
funo de mapeamento de dados entre a memria principal e a cache:

mapeamento direto, associativo ou associativo por conjunto;
algoritmo de substituio de dados na cache:
alguns exemplos so LRU
(Least Recently Used - o que no usado h mais tempo), FIFO (First In, First
Out - primeiro a chegar o primeiro a ser atendido), LFU (Least Frequently Used
- o que tem menos referncia) e Escolha Aleatria;
poltica de escrita pela cache:
alguns exemplos so Escrita em Ambas (Write
Through), Escrita somente no retorno (Write Back) e Escrita uma Vez (Write
Once).
Buer um outro tipo de memria muito utilizada para interligar logicamente, possibilitando troca de dados, dispositivos que geralmente trabalham em velocidades diferentes. Casos tpicos so entre impressora/computador e teclado/computador. Perceba,
portanto, que essa memria utilizada temporariamente, onde um dispositivo escreve
em uma determinada taxa e o outro dispositivo l o dado possivelmente em outra taxa.
Dessa forma, tipicamente os dados que esto em buer no so copiados em outras
memrias.
Tendo em vista o exposto, no difcil concluir que a armativa feita por esta questo
ERRADA.
Pgina 56 de 62
23.
Assuntos relacionados: Sistemas Distribudos, Independncia de Localizao, Independncia de Fragmentao, Independncia do Sistema Operacional,
Banca: Cesgranrio
Cargo: Analista de Sistemas - Processos de Negcio
Ano: 2008
Questo: 64
Sistemas de informaes distribudos so aqueles em que dados so armazenados e processados em diferentes localizaes. Um banco de dados distribudo um exemplo deste tipo
de sistema. Para o usurio, um sistema de banco de dados distribudo deve parecer exatamente como um sistema no distribudo. Para que tal meta seja alcanada, alguns objetivos
secundrios so normalmente estabelecidos, entre os quais
NO se inclui a
(a). independncia de localizao.

(b). independncia de fragmentao.
(c). independncia do sistema operacional.
(d). operao contnua.
(e). coordenao em um n central.
Soluo:
Operao contnua
Uma vantagem dos sistemas distribudos (SD) que eles devem fornecer maior conabilidade e maior disponibilidade.
A conabilidade em SD implica no funcionamento sem
queda em qualquer momento, isto acontece, porque sistemas distribudos podem continuar
a funcionar mesmo diante da falha de algum componente individual, como um servidor isolado.
A disponibilidade refere se ao funcionamento continuamente sem queda do sistema
durante um perodo, isso porque existe a possibilidade de replicao dos dados.

No ser preciso desligar o sistema para a execuo de alguma tarefa, como adicionar um servidor ou atualizar o sistema de banco de dados. Esta caracterstica fundamental, uma vez
que os sistemas garantem o funcionamento/acesso dos dados/metadados, independente do
tempo necessrio para manipul-los. Como os metadados estaro distribudos (replicados)
em todos os servidores, mesmo na presena de uma falha, algum servidor disponibilizar os
metadados para serem manipulados.
Independncia de localizao
Tambm conhecida por transparncia de localizao, quando os usurios no precisam
saber onde esto sicamente armazenados os dados.
uma caracterstica desejvel, pois
simplica programas e atividades em aplicaes e permite que dados migrem de um servidor para outro, sem invalidar qualquer desses programas e atividades. Essa capacidade de
migrao desejvel porque permite que dados sejam deslocados pela rede em resposta a
alteraes de exigncias de desempenho.
Utilizando-se de metadados, a transparncia de
armazenamento faz com que os usurios das aplicaes desconheam a forma (em que local)
como os metadados so mantidos, simplicando a adio de novos servidores no sistema
distribudo.
Pgina 57 de 62
Independncia de fragmentao
Um sistema admite fragmentao de dados se uma dada varivel de relao armazenada
pode ser dividida em pedaos (fragmentos) para ns de armazenamento fsico. A fragmentao desejvel por razes de desempenho:
os dados podem ser armazenados no local
em que so mais freqentemente utilizados, de modo que a maior parte das operaes seja
apenas local e o trfego na rede seja reduzido.
Independncia de sistema Operacional

O suporte a um sistema de banco de dados distribudos implica que uma nica aplicao seja capaz de operar de modo transparente sobre dados dispersos em uma variedade
de banco de dados diferentes, gerenciados por vrios SGBDs diferentes, em execuo em
uma variedade de mquinas diferentes que podem estar rodando em diversas plataformas
diferentes e uma variedade de sistemas operacionais. Onde o modo transparente diz respeito
aplicao operar sob um ponto de vista lgico como se os dados fossem gerenciados por
um nico SGBD, funcionando em uma nica mquina com apenas um sistema operacional.
Assim, um sistema distribudo consiste em adicionar o poder computacional de diversos
computadores interligados por uma rede de computadores ou mais de um processador trabalhando em conjunto no mesmo computador, para processar colaborativamente determinada
tarefa de forma coerente e transparente, ou seja, como se apenas um nico e centralizado
computador estivesse executando a tarefa, portanto a alternativa
Pgina 58 de 62
E est incorreta.
24.
Assuntos relacionados: Sistemas Operacionais, Sistemas Distribudos, Cycle-scavenging,
Cycle-stealing,
Banca: Cesgranrio
Instituio: IBGE
Ano: 2010
Questo: 64
Cycle-scavenging e cycle stealing so exemplos de

(a). algoritmos de criptograa implementados em hardware por Mainframes.
(b). estratgias de balanceamento de carga utilizadas em switches.
(c). estratgias de virtualizao de servidores do z/VM.
(d). tcnicas de armazenamento de dados utilizadas em redes SANs.
(e). tcnicas de varrimento de CPU utilizadas em computao em GRID.
Soluo:
Uma Grade Computacional, ou GRID, um servio para o compartilhamento de poder de
processamento e capacidade de armazenamento pela Internet, tendo o objetivo de otimizar
as tarefas realizadas. Sua ideia transformar a rede global de computadores em um nico
e vasto recurso computacional. Assim, as Grades Computacionais so uma particularidade
da Computao Distribuda.
Um dos conceitos envolvidos nessa abordagem a Computao Oportunstica, cuja ideia
fazer uso da capacidade de processamento no utilizada pelos computadores integrantes
da grade e executar processos de baixas prioridades, sem interferir nas demais execues do
computador do usurio.
Tcnicas de varrimento de CPU (CPU-scavenging, cycle-scavenging, cycle-stealing ou shared computing) so aplicadas de modo a tornar possvel a utilizao do tempo ocioso de um
sistema.
Face ao exposto, a alternativa (E) a nica dentre as apresentadas que explica de forma
correta os termos Cycle-scavenging e cycle stealing apresentadas na questo.
Pgina 59 de 62
25.
Assuntos relacionados: Organizao de Computadores, Arquitetura de Computadores,
Memria Virtual,
Banca: CESGRANRIO
Instituio: BNDES
Cargo: Analista de Suporte
Ano: 2008
Questo: 52
O uso de memria secundria (de menor velocidade, comparada com a memria principal)
como memria virtual acaba ocasionando perda de desempenho. Neste contexto, supondo
que um computador da linha PC, monoprocessado, admita expansibilidade de seus componentes, a soluo que atualmente oferece melhor relao custo-benefcio para atenuar o
problema :
(a). adicionar um disco rgido de maior capacidade.
(b). adicionar memria RAM.
(c). aumentar o tamanho do arquivo de troca (swap) do sistema operacional.
(d). substituir o processador por um mais veloz.
(e). trocar o computador todo por um mais moderno, pois no h soluo para o
problema.
Soluo:
Assim como as memrias caches permitem acesso rpido a instrues e dados na memria,
a tcnica de memria virtual permite acesso rpido a dados e programas localizados em
unidades de armazenamento secundrio (disco rgido).
Imagine uma coleo de programas sendo executandos ao mesmo tempo em um computador.
A memria total necessria para a execuo desses programas pode ser maior do
que a memria fsica do computador. Entretanto, pode acontecer que apenas uma frao
da memria total necessria seja usada em qualquer ponto de execuo dos programas. A
memria principal precisa conter apenas a parte ativa dos programas, em execuo.
A tcnica de memria virtual permite compartilhar de forma eciente o uso da memria
principal entre vrios programas, realizando a gerncia automtica entre os dois nveis de
hierarquia de memria (memria principal e secundria). Essa gerncia feita por transferncia de dados e instrues de partes do programas entre a memria principal e a secundria,
e vice-versa.
De acordo com o exposto, analisaremos cada alternativa:
(A) ERRADA
Um disco com maior capacidade no resolveria o nosso problema, pois partes dos dados
e instrues dos programas precisariam, ainda, ser transferidas da memria secundria para
a principal. Essa transferncia lenta, pois demanda acesso memria secundria.
(B) CORRETA
Adicionar memria RAM, memria principal, ao computador seria uma soluo de melhor custo-benefcio, pois a memria RAM barata e permitiria que mais programas fossem
Pgina 60 de 62
alocados na memria principal, reduzindo acessos memria secundria, que lenta. Portanto, esta a alternativa correta.
(C) ERRADA
Essa soluo apresenta um custo-benefcio alto, pois para aumentarmos o tamanho do arquivo de troca teramos que alterar o kernel do sistema operacional. Isso no nada fcil e
no traria benefcios considerveis.
(D) ERRADA
A troca de um processador no atenuaria o problema.
Como explicado acima, a mem-
ria virtual dependente da memria principal, indiferentemente do processador utilizado.

(E) ERRADA
A troca do computador por um mais moderno poderia atenuar o problema, mas seria uma
soluo mais cara que a apresentada na alternativa B.
Pgina 61 de 62
Questo
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
Pgina 62 de 62
Resposta
A
E
E
E
31 ERRADO 32 ERRADO 33 CERTO 34 ERRADO 35 ERRADO
E
D
A
E
C
B
D
C
C
36 ERRADO 37 CERTO 38 ERRADO 39 CERTO
A
B
C
E
A
B
56 ERRADO 64 ERRADO
E
E
B
Handbook de TI
Alm do Gabarito
ndice Remissivo
Aritmtica Computacional, 11, 33, 36, 48
Arquitetura CISC, 19, 26
Arquitetura de Computadores, 5, 8, 10, 11, 18,
22, 26, 36, 46, 48, 53, 55, 60
Arquitetura de Harvard, 53
Arquitetura de Processadores, 19
Arquitetura RISC, 19, 26
ASCII, 43
Avaliao de Desempenho Computacional, 46
Barramento AGP, 36
Barramento de Comunicao, 43
Basic Input Output System (BIOS), 36
Converso Numrica, 33
Cycle-scavenging, 59
Cycle-stealing, 59
Device Driver, 41
DMA, 52
Dynamic Link Libraries (DLL), 43
Endereamento de Memria, 4, 19
Independncia de Fragmentao, 57
Independncia de Localizao, 57
Independncia do Sistema Operacional, 57
Interface SCSI, 41
Lgica, 34
Memria Buer, 55
Memria Cache, 36, 55
Memria Principal, 10, 36
Memria Virtual, 22, 60
Modelo de von Neumann, 11, 53
Modos de Endereamento de Memria, 5, 8, 11
Operaes de Entrada e Sada, 52
Organizao de Computadores, 4, 60
Pipelining, 19, 26
Pool de Impresso, 41
Porta de Comunicao, 43
Porta Serial, 41
Sistemas de Enumerao, 29, 31, 32, 55
Sistemas Distribudos, 57, 59
Sistemas Operacionais, 52, 59
Throughput de Processamento, 46
Tipos de Memria, 22
63

Arquitetura de Computadores PDF

Hochgeladen von

Dokumentinformationen

Originaltitel

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

Arquitetura de Computadores PDF

Hochgeladen von

Copyright:

Verfügbare Formate

Arquitetura de Computadores

Handbook de Questes de TI Comentadas para Concursos

Handbook de Questes de TI Comentadas para Concursos

Handbook de Questes de TI Comentadas para Concursos  Alm do Gabarito

produo independente e contamos com voc para mant-la sempre viva.

Handbook de Questes de TI Comentadas para Concursos

Handbook de Questes de TI Comentadas para Concursos

Assuntos relacionados: Organizao de Computadores, Endereamento de Memria,

Todas as clulas contm o mesmo

Para determinar a quantidade mxima de memria possvel para expanso, primeiramente,

clulas. Uma palavra de 16 bits informa que cada clula de memria

armazena at 2 bytes de informao.

20 = 2 MB = 2048 KB. Como no sistema

de cada clula e o nmero de clulas, ou seja, 2*2

Handbook de Questes de TI Comentadas para Concursos

Assuntos relacionados: Arquitetura de Computadores, Modos de Endereamento de Memria,

o valor do operando especicado diretamente na instruo. Sua principal

vantagem no requerer acesso memria para obter o operando. A desvantagem que

Handbook de Questes de TI Comentadas para Concursos

o campo de endereo contm o endereo efetivo do operando na memria. Re-

possuir somente um byte para o endereamento direto, por exemplo, a quantidade de

posies de memria estar limitada em 256 (2 );

o campo de endereo aponta para uma posio de memria que contm o

endereo de memria do operando. Sua principal desvantagem a necessidade de dois

16 ) e no mais 256 como no endereamento

reamento de 65536 posies de memria (2

direto. No o caso da questo, onde tanto o tamanho permitido para endereamento

semelhante ao modo direto, no entanto, o campo de endereo se refere a

um registrador e no a uma posio de memria. Geralmente, esse campo composto

Sua desvantagem o espao de endereamento limitado

pelo nmero de registradores. Por exemplo, poderamos supor que o computador da

Indireto via Registrador :

semelhante ao modo de endereamento indireto.

de endereo aponta para o registrador que contm a posio de memria do operando.

menos um explcito. O valor de um dos campos usado diretamente (valor = A). O

relativo, via registrador-base

a pilha um bloco reservado de posies de memria.

Elementos podem ser

colocados e removidos do topo da pilha. O apontador do topo da pilha (stack-pointer )

Portanto, de fato, referncias a pilha so feitas por

endereamento indireto via registrador.

Handbook de Questes de TI Comentadas para Concursos

03H, R recebe o valor armazenado no endereo 02H;

07H, o valor de R somado ao valor armazenado no

07H, a posio de memria 04H recebe o valor do registrador R;

09H, o valor de R somado ao valor da posio 01H;

09H, a posio de memria 02H recebe o valor de R;

07H, R recebe o valor armazenado no endereo 04H;

07H, a posio de memria 01H recebe o valor de R.

Tabela 1: situao nal do bloco de memria.

01H +07H +09H +04H +07H = 1CH , que, em decimal, 28.

correta a letra (e).

Handbook de Questes de TI Comentadas para Concursos

Assuntos relacionados: Arquitetura de Computadores, Modos de Endereamento de Memria,

MOV R1, 70H

Handbook de Questes de TI Comentadas para Concursos

Handbook de Questes de TI Comentadas para Concursos

Assuntos relacionados: Arquitetura de Computadores, Memria Principal,

bits e possui barra

de acesso mais rpido, mas de capacidade mais restrita.

formaes temporariamente durante um processamento realizado pela UCP (Unidade

de acesso mais lento, mas de capacidade bem maior. Armazena grande

conjunto de dados que a memria principal no suporta.

Handbook de Questes de TI Comentadas para Concursos Alm do Gabarito

o valor do operando especicado diretamente na instruo. Sua principal

Tabela 1: situao nal do bloco de memria.

MBR (Memory Buer Register).

Se um computador de 16 bits e outro de 32 bits, signica que esses computadores

DIRETO: Um endereo de memria onde o valor do operando est vem denido

REGISTRADOR INDIRETO: os trailing bits indicam um registrador.

DESLOCAMENTO (ou INDEXADO):

pegamos a menor representao na base 2, ou seja, 1 bit, e vericamos qual o maior