ALEX ITACHI SEBASTIAN ARQUITECTURA DE COMPUTADORAS
UNIVERSIDAD AGRARIA DEL ECUADOR UNI VERSIDAD AGRARI A DEL ECUADOR
FACULTAD DE CI ENCI AS AGRARI AS
I NGENI ERI A DE SI STEMAS I NFORMATICOS Y COMPUTACIONALES
ARQUI TECTURA DE COMPUTADORAS
I NG. KARI NA REAL
ALEX SEBASTI AN SUAREZ J ARAMI LLO
SEGUNDO A
2014 - 2015
SUAREZ JARAMILLO SEGUNDO PARALELO A ALEX ITACHI SEBASTIAN ARQUITECTURA DE COMPUTADORAS
UNIVERSIDAD AGRARIA DEL ECUADOR
SUAREZ JARAMILLO SEGUNDO PARALELO A ALEX ITACHI SEBASTIAN ARQUITECTURA DE COMPUTADORAS
UNIVERSIDAD AGRARIA DEL ECUADOR MEMORIA INTERNA Esta memoria almacena el estado de las variables que maneja el autmata: Entradas, salidas, contadores, etc. La memoria interna fija sus caractersticas en funcin a la capacidad de direccionamiento de E/S, y nmero y tipo de variables internas manipuladas. Por esta razn la clasificacin de esta memoria se realiza en funcin del tipo de variables utilizadas y el nmero de bits que ocupa la variable: Posiciones de 1 bit (bits internos) Memoria Imagen de E/S Rels Internos Rels Especiales o Auxiliares Posiciones de 8, 16 o ms bits (registros internos) Temporizadores Contadores Registros de Uso General Las variables contenidas en la memoria interna pueden ser modificadas todas las veces que se desee, por lo que esta actualizacin continua obliga a construir esta rea con memorias de tipo RAM. El rea de memoria imagen almacena las ltimas seales ledas en la entrada y enviadas a la salida, actualizndose tras cada ejecucin completa del programa. El tratamiento de las seales de entrada y salida a travs de la memoria imagen sigue los siguientes pasos: 1. La CPU consulta los estados de las seales en la interfaz de entradas y carga con ellos la memoria imagen de entrada.
2. Durante la ejecucin, la CPU, y bajo control del programa de usuario, realiza clculos a partir de los datos en la memoria imagen y de los registros internos. El resultado es depositado en la memoria imagen de salidas.
3. Finalizada la ejecucin, la CPU trasfiere a las interfaces de salida los estados de las seales contenidas en la memoria imagen de salidas, quedando el sistema preparado para comenzar un nuevo ciclo. Las posiciones de la memoria imagen son denominadas puntos E/S, y su nmero es variable dependiendo del modelo del autmata y de la configuracin del sistema.El resto de la memoria interna se utiliza como memoria de datos, rels internos y registros internos. Entre estos ltimos se encuentran los contadores y los temporizadores. SUAREZ JARAMILLO SEGUNDO PARALELO A ALEX ITACHI SEBASTIAN ARQUITECTURA DE COMPUTADORAS
UNIVERSIDAD AGRARIA DEL ECUADOR CARACTERSTICAS DE LOS SISTEMAS DE MEMORIAS.
El termino Ubicacin indica si la memoria es interna o externa al computador. La memoria interna suele identificarse con la memoria principal. Sim embargo hay otras formas de memoria interna. El procesador necesita su propia memoria local en forma de registros. Su Capacidad, para memorias internas se expresa normalmente en trminos de byte (1 byte = 8bits) o de palabras. Longitudes de palabras comunes son 8, 16, 32 bits. La capacidad de memorias externas se suele expresar en bytes. La Unidad de Transferencia, para las memorias internas, la unidad de transferencia es igual al nmero de lneas de entrada/salida de datos del mdulo de memoria. A menudo es igual a la longitud de palabra, pero suele ser mayor por ejemplo 64, 128 o 256 bits Velocidad de Transferencia, es la velocidad a la que se pueden transferir datos a, o desde, una unidad de memoria. Para memorias de acceso aleatorio coincide con el inverso de tiempo de ciclo. Su Organizacin, es un aspecto clave para su diseo. Por organizacin se entiende su disposicin o estructura fsica en bits para formar palabras.
SUAREZ JARAMILLO SEGUNDO PARALELO A ALEX ITACHI SEBASTIAN ARQUITECTURA DE COMPUTADORAS
UNIVERSIDAD AGRARIA DEL ECUADOR JERARQUA DE MEMORIA DEL COMPUTADOR
SUAREZ JARAMILLO SEGUNDO PARALELO A ALEX ITACHI SEBASTIAN ARQUITECTURA DE COMPUTADORAS
UNIVERSIDAD AGRARIA DEL ECUADOR Se conoce como jerarqua de memoria a la organizacin piramidal de la memoria en niveles que tienen los ordenadores. Su objetivo es conseguir el rendimiento de una memoria de gran velocidad al coste de una memoria de baja velocidad, basndose en el principio de cercana de referencias.
Los puntos bsicos relacionados con la memoria pueden resumirse en:
Capacidad Velocidad Coste
La cuestin de la capacidad es simple, cuanto ms memoria haya disponible, ms podr utilizarse. La velocidad ptima para la memoria es la velocidad a la que el procesador puede trabajar, de modo que no haya tiempos de espera entre clculo y clculo, utilizados para traer operando o guardar resultados. En suma, el coste de la memoria no debe ser excesivo, para que sea factible construir un equipo accesible.
Como puede esperarse los tres factores compiten entre s, por lo que hay que encontrar un equilibrio.
Las siguientes afirmaciones son vlidas:
A menor tiempo de acceso mayor coste. A mayor capacidad menor coste por bit. A mayor capacidad menor velocidad.
Se busca entonces contar con capacidad suficiente de memoria, con una velocidad que sirva para satisfacer la demanda de rendimiento y con un coste que no sea excesivo. Gracias a un principio llamado cercana de referencias, es factible utilizar una mezcla de los distintos tipos y lograr un rendimiento cercano al de la memoria ms rpida.
Los niveles que componen la jerarqua de memoria habitualmente son:
Nivel 0: Registros Nivel 1: Memoria cach Nivel 2: Memoria principal Nivel 3: Memorias flash Nivel 4: Disco duro (con el mecanismo de memoria virtual) Nivel 5: Cintas magnticas Consideradas las ms lentas, con mayor capacidad. Nivel 6: Redes (Actualmente se considera un nivel ms de la jerarqua de memorias)
SUAREZ JARAMILLO SEGUNDO PARALELO A ALEX ITACHI SEBASTIAN ARQUITECTURA DE COMPUTADORAS
UNIVERSIDAD AGRARIA DEL ECUADOR Memoria Principal Semiconductora
En computadores antiguos, la forma ms comn de almacenamiento de acceso aleatorio para la memoria principal consista en una matriz de pequeos anillos ferromagnticos denominados ncleos.
Es por esto que la memoria principal reciba a menudo el nombre de ncleo (core) un trmino que perdura hasta la actualidad. La llegada de la microelectrnica y sus ventajas acabo con las memorias de ncleos. Hoy en da es universal el uso de chips semiconductores para la memoria principal.
Organizacin El elemento bsico de una memoria semiconductora es la celda de una memoria. Aunque se utilizan diversas tecnologas elctricas, todas las celdas semiconductoras comparten ciertas propiedades:
Presentan dos estados estables (o semi estables), que pueden emplearse para representar el 1 y el 0 en binarios. Puede escribirse en ellas (al menos una vez) para fijar su estado. Pueden leerse para detectarse su estado.
Rendimiento de la Memoria Principal
Modelo de tiempos: 1u. para enviar las direcciones 10u. de tiempo de acceso, 1u. para enviar los datos Cache con bloque de 4 palabras - Simple = 4 x (1+10+1) =48 - Ancho = 1+ 10+ 1 =12 - Entrelazado = 1+ 10+ 1+ 1+ 1+ 1 =15 Address Address Address Address 0 0 0 0 4 4 4 4 8 8 8 8 12 12 12 12
Bank 0 Bank 1 Bank 2 Bank 3 SUAREZ JARAMILLO SEGUNDO PARALELO A ALEX ITACHI SEBASTIAN ARQUITECTURA DE COMPUTADORAS
UNIVERSIDAD AGRARIA DEL ECUADOR MEMORIA RAM.
DRAM (Dynamic Random Access Memory) Es la memoria de trabajo, tambin llamada RAM, est organizada en direcciones que son reemplazadas muchas veces por segundo. Esta memoria lleg a alcanzar velocidades de 80 y 70 nanosegundos (ns), esto es el tiempo que tarda en vaciar una direccin para poder dar entrada a la siguiente, entre menor sea el nmero, mayor la velocidad, y fue utilizada hasta la poca de los equipos 386.
FPM (Fast Page Mode) El nombre de esta memoria procede del modo en el que hace la transferencia de datos, que tambin es llamado pgina miento rpido. Hasta hace aproximadamente un ao sta memoria era la ms popular, era el tipo de memoria normal para las computadores 386, 486 y los primeros Pentium, lleg a fabricarse en velocidades de 60ns y la forma que presentaban era en mdulos SIMM de 30 pines, para los equipos 386 y 486 y para los equipos Pentium era en SIMM de 72 pines.
EDO (Extended Data Output) Esta memoria fue una innovacin en cuestin de transmisin de datos pudiendo alcanzar velocidades de hasta 45ns, dejando satisfechos a los usuarios. La transmisin se efectuaba por bloques de memoria y no por instruccin como lo vena haciendo las memorias FPM. Se utiliza en equipos con procesadores Pentium, Pentium Pro y los primeros Pentium II, adems de su alta compatibilidad, tienen un precio bajo y es una opcin viable para estos equipos. Su presentacin puede ser en SIMM o DIMM.
SUAREZ JARAMILLO SEGUNDO PARALELO A ALEX ITACHI SEBASTIAN ARQUITECTURA DE COMPUTADORAS
UNIVERSIDAD AGRARIA DEL ECUADOR SDRAM (Synchronous DRAM) Esta memoria funciona como su nombre lo indica, se sincroniza con el reloj del procesador obteniendo informacin en cada ciclo de reloj, sin tener que esperar como en los casos anteriores. La memoria SDRAM puede aceptar velocidades de BUS de hasta 100Mhz, lo que nos refleja una muy buena estabilidad y alcanzar velocidades de 10ns. Se presentan en mdulos DIMM, y debido a su transferencia de 64 bits, no es necesario instalarlo en pares.
RDRAM (Rambus DRAM) Esta memoria tiene una transferencia de datos de 64 bits que se pueden producir en rfagas de 2ns, adems puede alcanzar taza de transferencia de 533 MHz con picos de 1.6Gb/s. Muy pronto alcanzar dominio en el mercado, ya que se estar utilizando en equipos con el nuevo procesador Pentium 4. Es ideal ya que evita los cuellos de botella entre la tarjeta grfica AGP y la memoria del sistema, hoy en da se pueden encontrar ste tipo de memorias en las consolas NINTENDO 64. Ser lanzada al mercado por SAMSUNG e HITACHI.
BEDO (Burst Extended Data Output) Fue diseada para alcanzar mayores velocidades de BUS. Trabaja de igual forma que la SDRAM, o sea, la transferencia de datos se hace en cada ciclo de reloj, pero esta memoria lo hace en rfagas (burst), haciendo que los tiempos de entrega desaparezcan casi totalmente.
SUAREZ JARAMILLO SEGUNDO PARALELO A ALEX ITACHI SEBASTIAN ARQUITECTURA DE COMPUTADORAS
UNIVERSIDAD AGRARIA DEL ECUADOR DDR SDRAM (Double Data Rate SDRAM SDRAM-II) Esta memoria tendr el mismo aspecto que un DIMM, pero la diferencia estar en que tendr ms pines, pasando de 168 pines del actual DIMM a 184 pines, adems de tener slo una muesca en la tableta. Viendo un poco de voltaje, la DDR trabajar con tan slo 2.5V, siendo sta una reduccin del 30% respecto a los actuales 3.3V de la SDRAM. Trabajar a velocidades de 200Mhz.
VRAM Es como la memoria RAM normal, pero la diferencia redita en que podr ser accedida al mismo tiempo por el monitor y el procesador de la tarjeta de video, se podr leer y escribir en ella al mismo tiempo.
SGRAM (Synchronous Graphic RAM) Ofrece las mismas capacidades de la memoria SDRAM pero para las tarjetas grficas, se utiliza en las nuevas tarjetas grficas aceleradoras 3D.
Como podemos apreciar, hablar de memoria no es fcil y su campo no es limitado, al contrario al igual que todas las tecnologas va avanzando da a da, y si alguna vez pensamos que hablar de memoria es algo bsico, con esto nos podemos dar cuenta que memoria no es slo una tableta con chips soldados, es toda una tecnologa que est al da al igual que toda la tecnologa computacional.
SUAREZ JARAMILLO SEGUNDO PARALELO A ALEX ITACHI SEBASTIAN ARQUITECTURA DE COMPUTADORAS
UNIVERSIDAD AGRARIA DEL ECUADOR FUNCIONAMIENTO DE MEMORIA RAM
FORMAS DE LECTURA Y ESCRITURA El principio de funcionamiento bsico, es sencillo: una carga se almacena en el condensador significando un 1 y sin carga un 0. El transistor funciona como un interruptor que conecta y desconecta al condensador. Este mecanismo puede implementarse con dispositivos discretos y de hecho muchas memorias anteriores a la poca de los semiconductores, se basaban en arreglos de celdas transistor-condensador.
Las celdas en cualquier sistema de memoria, se organizan en la forma de matrices de dos dimensiones, a las cuales se accede por medio de las filas y las columnas. En la DRAM estas estructuras contienen millones de celdas y se fabrican sobre la superficie de la pastilla De silicio formando reas que son visibles a simple vista.
Los pasos principales para una lectura son: Las columnas son precargadas a un voltaje igual a la mitad del voltaje de 1 lgico. Esto es posible ya que las lneas se comportan como grandes condensadores, dada su longitud tienen un valor ms alto que la de los condensadores en las celdas.
Una fila es energizada por medio del decodificador de filas que recibe la direccin y la seal de RAS. Esto hace que los transistores conectados a una fila conduzcan y permitiendo la conexin elctrica entre las lneas de columna y una fila de condensadores. El efecto es el mismo que se produce al conectar dos condensadores, uno cargado y otro de carga desconocida: se produce un balance de que deja a los dos con un voltaje muy similar, compartiendo las cargas. El resultado final depende del valor de carga en el condensador de la celda conectada a cada columna. El cambio es pequeo, ya que la lnea de columna es un condensador ms grande que el de la celda.
El cambio es medido y amplificado por una seccin que contiene circuitos de realimentacin positiva: si el valor a medir es menor que en la mitad del voltaje de 1 lgico, la salida ser un 0, si es mayor, la salida se regenera a un 1. Funciona como un redondeo.
La lectura se realiza en todas las posiciones de una fila de manera que al llegar la segunda parte de la direccin, se decide cual es la celda deseada. Esto sucede con la seal CAS. El dato es entregado al bus de datos por medio de la lineo D.O. y las celdas involucradas en el proceso son reescritas, ya que la lectura de la DRAM es destructiva.
La escritura en una posicin de memoria tiene un proceso similar al de arriba, pero en lugar de leer el valor, la lnea de columna es llevada a un valor indicado por la lnea D.I. y el condensador es cargado o descargado. El flujo del dato es mostrado con una lnea gruesa en el grfico. SUAREZ JARAMILLO SEGUNDO PARALELO A ALEX ITACHI SEBASTIAN ARQUITECTURA DE COMPUTADORAS
UNIVERSIDAD AGRARIA DEL ECUADOR FORMA DE LECTURA
FORMA DE ESCRITURA
SUAREZ JARAMILLO SEGUNDO PARALELO A ALEX ITACHI SEBASTIAN ARQUITECTURA DE COMPUTADORAS
UNIVERSIDAD AGRARIA DEL ECUADOR MEMORIAS ROM
PROM (Programmable Read-Only Memory) Crear chips desde la nada lleva mucho tiempo. Por ello, los desarrolladores crearon un tipo de ROM conocido como PROM. Los chips PROM vacos pueden ser comprados econmicamente y codificados con una simple herramienta llamada programador.
La peculiaridad es que solo pueden ser programados una vez. Son ms frgiles que los chips ROM hasta el extremo que la electricidad esttica lo puede quemar. Afortunadamente, los dispositivos PROM vrgenes son baratos e ideales para hacer pruebas para crear un chip ROM definitivo.
EPROM (Erasable Programmable Read-Only Memory) Se utiliza para corregir errores de ltima hora en la ROM, el usuario no la puede modificar y puede ser borrada exponiendo la ROM a una luz ultravioleta.
EEPROM (Electrically Erasable Programmable Read-Only Memory) Esta memoria puede ser borrada y volver a ser programada por medio de una carga elctrica, pero slo se puede cambiar un byte de informacin a la vez.
MEMORIA FLASH Es un tipo de memoria EEPROM que es reprogramable, su utilizacin por lo regular es en BIOS de ah su nombre.
SUAREZ JARAMILLO SEGUNDO PARALELO A ALEX ITACHI SEBASTIAN ARQUITECTURA DE COMPUTADORAS
UNIVERSIDAD AGRARIA DEL ECUADOR MEMORIAS CACHE
La memoria cach de un procesador es un tipo de memoria voltil (del tipo RAM), pero de una gran velocidad. En la actualidad esta memoria est integrada en el procesador, y su cometido es almacenar una serie de instrucciones y datos a los que el procesador accede continuamente, con la finalidad de que estos accesos sean instantneos.
Estas instrucciones y datos son aquellas a las que el procesador necesita estar accediendo de forma continua, por lo que para el rendimiento del procesador es imprescindible que este acceso sea lo ms rpido y fluido posible.
Con el objetivo de lograr un tiempo de acceso menor a los datos almacenados en distintos tipos de memoria, existen sistemas de hardware o software llamado cach, los cuales almacenan estos datos de forma duplicada. La memoria cach contenida dentro de una CPU memoria RAM o memoria principal de la computadora, y es por esta razn que mejora la capacidad de procesamiento del mismo.
La forma en que un bloque se coloca en memoria cach puede ser directa, asociativa, o asociativa por conjuntos, su extraccin es por demanda o con pre bsqueda, su reemplazo puede ser aleatorio o FIFO (el primero que entra es el primero que sale). La actualizacin de la memoria RAM puede ser inmediata o aplazada.
TIPOS DE MEMORIA CACHE
Hay tres tipos diferentes de memoria cach para procesadores:
1. Cach de 1er nivel (L1)
Esta cach est integrada en el ncleo del procesador, trabajando a la misma velocidad que este. La cantidad de memoria cach L1 vara de un procesador a otro, estando normalmente entra los 64KB y los 256KB. Esta memoria suele a su vez estar dividida en dos partes dedicadas, una para instrucciones y otra para datos.
SUAREZ JARAMILLO SEGUNDO PARALELO A ALEX ITACHI SEBASTIAN ARQUITECTURA DE COMPUTADORAS
UNIVERSIDAD AGRARIA DEL ECUADOR 2. Cach de 2 nivel (L2)
Integrada tambin en el procesador, aunque no directamente en el ncleo de este, tiene las mismas ventajas que la cach L1, aunque es algo ms lenta que esta. La cach L2 suele ser mayor que la cach L1, pudiendo llegar a superar los 2MB. A diferencia de la cach L1, esta no est dividida, y su utilizacin est ms encaminada a programas que al sistema.
Imagen de un P-II, en la que se puede observar los chips de la cach L2.
3. Cach de 3er nivel (L3) Es un tipo de memoria cach ms lenta que la L2, muy poco utilizada en la actualidad. En un principio esta cach estaba incorporada a la placa base, no al procesador, y su velocidad de acceso era bastante ms lenta que una cach de nivel 2 o 1, ya que si bien sigue siendo una memoria de una gran rapidez (muy superior a la RAM, y mucho ms en la poca en la que se utilizaba), depende de la comunicacin entre el procesador y la placa base. Para hacernos una idea ms precisa de esto, imaginemos en un extremo el procesador y en el otro la memoria RAM. Pues bien, entre ambos se encuentra la memoria cach, ms rpida cuanta ms cerca se encuentre del ncleo del procesador (L1).
Las memorias cach son extremadamente rpidas (su velocidad es unas 5 veces superior a la de una RAM de las ms rpidas), con la ventaja aadida de no tener latencia, por lo que su acceso no tiene ninguna demora... pero es un tipo de memoria muy cara. Esto, unido a su integracin en el procesador (ya sea directamente en el ncleo o no) limita bastante el tamao, por un lado por lo que encarece al procesador y por otro por el espacio disponible. En cuanto a la utilizacin de la cach L2 en procesadores multi nucleares, existen dos tipos diferentes de tecnologas a aplicar.
SUAREZ JARAMILLO SEGUNDO PARALELO A ALEX ITACHI SEBASTIAN ARQUITECTURA DE COMPUTADORAS
UNIVERSIDAD AGRARIA DEL ECUADOR Cach Interna Es una innovacin relativamente reciente; Una para datos y otra para instrucciones. Estn incluidas en el procesador junto con su circuitera de control, lo que significa tres cosas: comparativamente es muy cara; extremadamente rpida, y limitada en tamao (en cada una de las cachs internas, los 386 tenan 8 KB; el 486 DX4 16 KB, y los primeros Pentium 8 KB). Como puede suponerse, su velocidad de acceso es comparable a la de los registros, es decir, centenares de veces ms rpida que la RAM.
Cach Externa Es ms antigua que la interna, dado que hasta fecha "relativamente" reciente estas ltimas eran impracticables.
Es una memoria de acceso rpido incluida en la placa base, que dispone de su propio bus y controlador independiente que intercepta las llamadas a memoria antes que sean enviadas a la RAM (H2.2 Buses locales).
Cach de Disco Adems de las anteriores, que son de propsito general, existe una cach de funcionalidad especfica que se aloja en memoria RAM estndar. Es la cach de disco (nos hemos referido a ella en la introduccin), destinada a contener los datos de disco que probablemente sean necesitados en un futuro prximo y los que deben ser escritos. Si la informacin requerida est en cach, se ahorra un acceso a disco, lo que es centenares de veces ms rpido (recuerde que los tiempos de acceso a RAM se miden en nanosegundos y los de disco en milisegundos)
Nota: Existe un mecanismo parecido al de cach de disco que aqu se describe pero que funciona en sentido inverso. Es decir, aloja en disco los datos que no pueden ser almacenados en la memoria RAM. Es el sistema de memoria virtual, al que nos referiremos al tratar de la memoria.
Cach de disco en MS-DOS y Windows La cache de los sistemas MS-DOS y de los primeros sistemas Windows se denominaba Smart Drive. Por su parte, los nuevos Sistemas de 32 bits disponen de un controlador virtual denominado VCACHE que utiliza un esquema de funcionamiento de lectura adelantada y escritura atrasada para proporcionar servicios de cache a las mquinas virtuales.
VCACHE tiene la ventaja cachear ficheros en discos de red, y de permitir cambiar en tiempo de ejecucin la cantidad de memoria destinada a este menester. Cuando la actividad del disco es elevada pero la ocupacin de memoria es baja, VCACHE incrementa su tamao para realizar la mayor cantidad de operacin en RAM, evitando de este modo accesos a disco.
SUAREZ JARAMILLO SEGUNDO PARALELO A ALEX ITACHI SEBASTIAN ARQUITECTURA DE COMPUTADORAS
UNIVERSIDAD AGRARIA DEL ECUADOR Por ejemplo, si la aplicacin abre un fichero para lectura/escritura, es posible que VCACHE vuelque la totalidad del fichero a memoria; posteriormente, quizs cuando se cierre el fichero, la imagen de memoria sea volcada de nuevo al disco. Si por el contrario la actividad de disco es pequea y la ocupacin de memoria es alta, VCACHE disminuye su propio tamao con objeto de aumentar la RAM disponible para las aplicaciones.
Vaciado de buffers en C++
En la terminologa C++ los flujos que son cacheados se denominan "buffered". A este respecto, los compiladores C/C++ disponen de su propio sistema de cach para ficheros de disco. Esta cach se denomina de ejecucin (runtime), para distinguirla de la cach del Sistema. As mismo, disponen de recursos en la Librera Estndar para forzar su vaciado en caso necesario; para esto se recurre a la funciones fflush (para ficheros abiertos con fopen) y flush (para los flujos de salida, "ostreams").
Nota: Adems de las posibilidades ofrecidas en la Librera Estndar, el compilador MS Visual C++ para Windows ofrece la funcin _flushall, que fuerza el vaciado de la cach de ejecucin de todos los ficheros abiertos.
Rendimiento de la Cach
El funcionamiento de la cach de lectura se parece al de un adivino; debe anticipar lo que ocurrir en el futuro. Si el dispositivo que est siendo cacheado encuentra los datos en la cach, habr un xito ("hit"), en caso contrario, un fracaso ("miss"). Los sistemas de cach actuales son capaces de proporcionar una tasa de xitos superior al 90%.
Como puede figurarse el lector, construir un mecanismo de cach no es una tarea balad. Se requieren esquemas de funcionamiento que atiendan de forma simultnea y balanceada diversos factores:
Discriminar que informacin debe ser almacenada y cual descartada.
Decidir la organizacin interna de este almacenamiento.
Manejar las peticiones de lectura. Esto exige disponer de un mecanismo de intercepcin de las peticiones del dispositivo que est siendo cacheado.
Manejar las peticiones de escritura. Interceptar las peticiones de escritura del dispositivo a cachear.
SUAREZ JARAMILLO SEGUNDO PARALELO A ALEX ITACHI SEBASTIAN ARQUITECTURA DE COMPUTADORAS
UNIVERSIDAD AGRARIA DEL ECUADOR FUNCIONAMIENTO DE LA RAM CACHE. La CPU se encarga de buscar los datos o instrucciones que se han originado en las ltimas operaciones realizadas, y estos datos o instrucciones son cargadas desde la Memoria RAM a la Memoria Cache. La CPU siempre busca primero la informacin en la cach, y normalmente siempre se va a encontrar ah, con lo que el acceso ser muy rpido. En caso de no encontrar en la Memoria Cache la informacin buscada, se pierde un tiempo extra en acudir a la RAM y copiar dicha informacin en la cach para as poder utilizarla. En diagrama siguiente se describe un proceso cuando la CPU requiere la operacin de lectura de una instruccin, para ello se presentan dos casos:
(Alarcn s.f.) (Tiposde.Org 2014) (Unidad de Informtica UPIICSA s.f.) (Informatica Moderna s.f.) (Mateos s.f.) (Ordenadores y Portatiles s.f.) (RabiaPc s.f.) (Stalling 2005)
SUAREZ JARAMILLO SEGUNDO PARALELO A ALEX ITACHI SEBASTIAN ARQUITECTURA DE COMPUTADORAS
UNIVERSIDAD AGRARIA DEL ECUADOR
Bibliografa Alarcn, Armando Campos. Laboratorio de Electronica. s.f. http://www.info- ab.uclm.es/labelec/solar/Memoria/Tipos%20de%20Memoria%20RAM.htm.
Mateos, Alejandro Calderon. GRUPO ARCOS. s.f. http://www.arcos.inf.uc3m.es/~acaldero/UC3M/lib/exe/fetch.php?media=teach:grado-ec:t5- memoria_i_intro-v4a.pdf.
Ordenadores y Portatiles. Ordenadores y Portatiles. s.f. http://www.ordenadores-y-portatiles.com/memoria- rom.html.
RabiaPc. RabiaPc. s.f. http://rabiapc.blogspot.com/2011/01/memoria-cache-que-es-la-memoria.html. Stalling, William. Organizacion y Arquitectura de Computadoras. Cap. I de Organizacion y Arquitectura de Computadoras, de William Stalling, 832. Madrid: Pearson Education SA, 2005.