UNIVERASIDAD ALAS PERUANAS

ING. DE SISTEMAS E INFORMATICA

CURSO
PROYECTO
CICLO
INTEGRANTES

:
:
:
:

FAC.

DISEO LOGICO
IMPLEMENTACIN DE UN MULTIPLICADOR DE 2 X 2 BITS
III
ALUM. ROLANDO TACO RAMOS
ALUM. JOHN MAQUERA

1.- FINALIDAD:
LA IMPLEMENTACION UN MULTIPLICADOR DE 2 X 2 CON SALIDA DE 4 BITS
2.- MATERIALES:
02 DIP SWITCH (CONMUTADOR ELECTRICO)
08 LEDS (2 ROJOS, 2 ANARANJADOS Y 4 VERDES) 5 mm.
02 INTEGRADOS 7408 (AND) MULTIPLICADORES
01 INVERSOR 7404
04 RESISTENCIAS DE 330 OHMIOS WATTS
03 RESISTENCIAS DE 1K. WATTS
02 INTEGRADOS 7448 (DECODER)
02 DISPLAYS (8 SEGMENTOS) CATODO COMUN
01 REGULADOR DE VOLTAJE DE COD. 7805 (5 VOLT. POSITIVOS)
01 CAPACITOR ELECTROLITICO DE 1000 Uf/25 VOLTS.
01 TRANSFORMADOR DE ONDA COMPLETA 9,0,9 ALTERNOS.

UNIVERSIDAD ALAS PERUANAS

E. P. ING. DE SISTEMAS E INFORMATICA

PROYECTO
MULTIPLICADOR DE 3 BITS

CURSO

Diseo Lgico

DOCENTE

Mara Elena Pareja Ventura

INTEGRANTES

AREQUIPA, 17 de diciembre de 2010

Introduccin
Los circuitos multiplicadores son ampliamente usados en sistemas digitales, estos
sistemas pueden ser implementados en diversas formas, ya sea en forma combinacional,
en forma secuencial mediante el uso de registros y contadores o mediante el uso de un
arreglo lgico programable (PLA).

Objetivos
Comprender la lgica de la MULTIPLICACIN BINARIA. Exponer el funcionamiento lgico
de un Multiplicador de dos bits cada uno. Disear, simular y armar un circuito
combinacional multiplicador 2 x 2 con salida de 4 bits poniendo en prctica los
conocimientos recibidos durante el desarrollo del curso.

Marco terico
El modulo del multiplicador esta basado en el funcionamiento de los multiplicadores
binarios, este esta realizado mediante operaciones lgicas, aprovechando que en los
sistemas binarios, la multiplicacin es si el sistema es un 0 el resultado es tambin cero y
si es uno es el mismo repetido. El nmero de bits de salida debe de ser la suma de los
componentes de entrada.

La mayora de las mquinas digitales slo pueden sumar dos nmeros binarios a la vez,
por esta razn, los productos parciales que se forman durante la multiplicacin no pueden
sumarse todos al mismo tiempo. En su lugar, se suman de dos en dos, es decir, el primero
se suma con el segundo, su suma se agrega al tercero y as sucesivamente.
Llegamos a la idea de desarrollar el multiplicador con sumadores completos, debido a que
un circuito puramente combinacional que resolviera la multiplicacin sera complejo e
ineficiente; otra ventaja es que al usar sumadores de 4 bits logramos resolver no solo un
circuito que multiplicara dos nmeros de tres bits, sino que aumentamos a cuatro bits,
debido a las caractersticas del sumador. Retomando la idea de la introduccin, primero
resolvimos cada uno de los productos bit a bit y despus se fueron sumando
correspondientemente los bits del menos significativo al mas significativo.

Cabe mencionar que si en una suma se generaba un acarreo, tendramos la oportunidad

de sumarlo en la siguiente cadena de productos. El diagrama del circuito implementado es
el siguiente: