Realizado por: Ing.

Jos Trelles

MDULO N5

COMPARADORES Y SUMADORES

UNIDAD: LGICA COMBINATORIA

TEMAS:

Comparadores.
Sumadores.

OBJETIVOS:

Explicar que es un comparador y sus principales caractersticas.
Explicar que es un sumador y sus principales caractersticas.


DESARROLLO DE TEMAS

1. Comparadores:

En este mdulo se analizan dos sistemas de extrema utilidad cuando se habla de
aplicaciones tales como: Sistemas de Seguridad, de Chequeo, Calculadoras, Procesamiento
de matemtico de datos, etc., estos son los comparadores y los sumadores, y como se ver
ms adelante en base a un sumador se puede obtener un restador. A continuacin se explican
en detalle cada uno de estos circuitos.
En primera instancia se tiene a los comparadores digitales, como su nombre lo indica
estos circuitos se encargan de comparar magnitudes binarias y entregar seales de relacin
como son mayor que, menor que, igual a, mayor o igual que, etc.
En general nos concentraremos en aquellos comparadores que solo entregan tres
seales: mayor que, menor que e igual a. En la siguiente figura se muestra el esquema de un
comparador de 1 bit tpico junto con su tabla de verdad:

A B E A>B A=B A<B
0
1
0
1
0
1
0
1
0
0
1
1
0
0
1
1
0
0
0
0
1
1
1
1
0
0
0
0
0
1
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0
1
0


















Realizado por: Ing. Jos Trelles

Como se observa, este circuito cuenta adems con una entrada de inhibicin, que sirve
para bloquear las salidas cuando esta es cero. Adicionalmente, los comparadores ms
avanzados como el que se estudiar a continuacin, disponen de entradas para conexin en
cascada, es decir permiten comparar palabras de mayor longitud en bits. A continuacin se
muestra la representacin lgica, la distribucin de pines y la tabla de verdad del integrado
7485, un comparador de 4 bits con las tres salidas normales ms tres entradas para
expansin:

















































Para entender el proceso de expansin se muestra a continuacin un ejemplo, en
donde se comparan 2 palabras de 12bits, utilizando 3 comparadores de 4 bits:


7
4
8
5

7
4
8
5

Realizado por: Ing. Jos Trelles



























Observe que el primer comparador tiene su entrada de expansin A=B conectada al
positivo, esto le indica al comparador que ya no debe analizar los resultados posteriores sino
los presentes en sus entradas A0-A3 y B0-B3.

2. Sumadores:

La base de los sumadores digitales son dos circuitos conocidos como Medio Sumador
y el Sumador Completo cuyos esquemas y tablas de verdad se muestran a continuacin:

INPUT OUTPUT
A B S C
0
1
0
1
0
0
1
1
0
1
1
0
0
0
0
1
















Observe que el sumador completo es una versin extendida del medio sumador, ya
que no solo realiza la suma normal de un bit y genera el acarreo respectivo sino que tambin
permite la entrada de un acarreo previo. De esta manera un medio sumador se puede obtener
a partir de un sumador completo si tan solo colocamos la entrada de acarreo en cero.
INPUT OUTPUT
A B CI S CO
0
1
0
1
0
1
0
1
0
0
1
1
0
0
1
1
0
0
0
0
1
1
1
1
0
1
1
0
1
0
0
1
0
0
0
1
0
1
1
1
7485
7485
7485
4 Bits menos
significativo de
cada palabra
4 Bits ms
significativo de
cada palabra
Realizado por: Ing. Jos Trelles

Mediante este cambio se puede encadenar sumadores completos para formar un
sumador integrado del nmero de bits que se requiera, tal como lo muestra el siguiente ejemplo
de un sumador de 4 bits:



























La estructura antes mostrada se denomina Sumador en Paralelo y bajo este esquema
funciona el integrado 7483, que es un sumador de 4 bits. A continuacin se muestra el
esquema interno y la distribucin de pines de este integrado:





















Un sumador en paralelo, tambin puede ser utilizado para realizar la resta binaria de
dos nmeros. Para lograr esto, se utiliza el mtodo de resta utilizando el complemento de 2 del
sustraendo.
Este mtodo consiste en dos pasos: Primero, se invierte el estado de todos los bits del
sustraendo (B0, B1, B2, B3, en el caso de los sumadores estudiados), mediante una operacin
C
3
Realizado por: Ing. Jos Trelles

NOT. Segundo, se le suma un 1 al bit menos significativo del sustraendo (B0 + 1). Al nmero
as formado se le conoce como el complemento de dos del sustraendo
El nuevo sustraendo se suma al minuendo (A0, A1, A2, A3), el resultado de esta
operacin es la resta de los dos nmeros. Adicionalmente si el resultado es negativo basta con
aplicar nuevamente el complemento de 2 al resultado para obtener el nmero real.
De acuerdo a esto a continuacin se muestra el esquema que permite realizar la suma
y la resta en complemento a 2 utilizando un sumador en paralelo:






























Observe que la funcin de las compuertas XOR es invertir el estado de los bits del
sustraendo y adicionalmente colocar en uno el acarreo inicial, es decir, le suma uno al bit
menos significativo y a continuacin realiza la suma.
Otro detalle importante del esquema anterior, es que se ha utilizado un nuevo smbolo
para representar al sumador, este smbolo es ampliamente utilizado en esquemas de
microprocesadores y microcontroladores para identificar a una ALU o unidad aritmtica lgica.

















SUM / RES
Sumador
de 4 Bits
Realizado por: Ing. Jos Trelles

EJERCICIOS

1. Analice y describa el funcionamiento del circuito mostrado al final de este documento.
2. Modifique el circuito mostrado al final, para que active un LED cada vez que el resultado
sea igual a algn nmero entre 0 a 6, elegido mediante un DIPSWICHT (utilizar un
comparador).






















































Realizado por: Ing. Jos Trelles

S
U
M
A
D
O
R

/

R
E
S
T
A
D
O
R

E
N

C
2

D
E

3

B
I
T
S

C
O
N

V
I
S
U
A
L
I
Z
A
C
I

N
S
U
M
A
N
D
O

1

/

M
I
N
U
E
N
D
O
S
U
M
A
N
D
O

2

/

S
U
S
T
R
A
E
N
D
O
A
C
A
R
R
E
O

/

S
I
G
N
O
S
e
l
e
c
t
o
r

O
p
e
r
a
c
i

n
R
E
S
U
L
T
A
D
O

S
U
M
A

/

R
E
S
T
A
A
1
1
0
A
2
8
A
3
3
A
4
1
B
1
1
1
B
2
7
B
3
4
B
4
1
6
C
O
1
3
9621
5
C
4
1
4
U
?
S
N
7
4
L
8
3
A
D
?
L
E
D
R
?
R
E
S
1
5
V
R
E
S
T
A
R
S
U
M
A
R
12
3
A
7
4
L
S
8
6
45
6
B
9
1
0
8
C
1
2
1
3
1
1
D
B
I
/
R
B
O
4
R
B
I
5
L
T
3
A
7
B
1
C
2
D
6
a
1
3
b
1
2
c
1
1
d
1
0
e
9
f
1
5
g
1
4
U
3
S
N
7
4
L
S
4
7
a
b
f
c
g
d
e
D
P
Y
1234567
abcdefg
8
d
p
d
p
D
S
1
A
N
O
D
O

C
O
M
U
N
12345678
1
6
1
5
1
4
1
3
1
2
1
1
1
0
9
R
P
4
8

x

3
3
0
5
V
5
V
A
C
4
1
5
2
6
3
7
4
8
5
C
6
B
7
G N D
8
A
9
9
1
0
1
1
1
2
1
2
3
1
3
D
1
4
N
C
1
5
V C C
1 6
U
1
7
4
L
S
1
4
7
1
2
3
4
5
6
7
8
1 6
1 5
1 4
1 3
1 2
1 1
1 0 9
1 7
1 8
1
0
K

X

9
123456789
1
8
1
7
1
6
1
5
1
4
1
3
1
2
1
1
1
0
S
1
D
I
P
S
W
I
T
C
H
1
2
A7
4
L
S
0
4
3
4
B7
4
L
S
0
4
5
6
C7
4
L
S
0
4
5
V
5
V
B
I
/
R
B
O
4
R
B
I
5
L
T
3
A
7
B
1
C
2
D
6
a
1
3
b
1
2
c
1
1
d
1
0
e
9
f
1
5
g
1
4
U
3
S
N
7
4
L
S
4
7
a
b
f
c
g
d
e
D
P
Y
1234567
abcdefg
8
d
p
d
p
D
S
1
A
N
O
D
O

C
O
M
U
N
12345678
1
6
1
5
1
4
1
3
1
2
1
1
1
0
9
R
P
4
8

x

3
3
0
5
V
5
V
A
C
4
1
5
2
6
3
7
4
8
5
C
6
B
7
G N D
8
A
9
9
1
0
1
1
1
2
1
2
3
1
3
D
1
4
N
C
1
5
V C C
1 6
U
1
7
4
L
S
1
4
7
1
2
3
4
5
6
7
8
1 6
1 5
1 4
1 3
1 2
1 1
1 0 9
1 7
1 8
1
0
K

X

9
123456789
1
8
1
7
1
6
1
5
1
4
1
3
1
2
1
1
1
0
S
1
D
I
P
S
W
I
T
C
H
1
2
A7
4
L
S
0
4
3
4
B7
4
L
S
0
4
5
6
C7
4
L
S
0
4
5
V
5
V
B
I
/
R
B
O
4
R
B
I
5
L
T
3
A
7
B
1
C
2
D
6
a
1
3
b
1
2
c
1
1
d
1
0
e
9
f
1
5
g
1
4
U
3
S
N
7
4
L
S
4
7
a
b
f
c
g
d
e
D
P
Y
1234567
abcdefg
8
d
p
d
p
D
S
1
A
N
O
D
O

C
O
M
U
N
12345678
1
6
1
5
1
4
1
3
1
2
1
1
1
0
9
R
P
4
8

x

3
3
0
5
V
5
V
A
C
S
1
S
2
S
3
S
4