Diseo Lgico con Microprocesadores

Primavera/Verano 2014
Prctica 3
Objetivo: Probar un microprocesador Z80.
Introduccin: ! Z80 es un microprocesador orien"ado a regis"ros. s"e #ace accesib!es a!
programador 18 regis"ros de 8$bi"s % 4 de 1&$bi"s 'ue (uncionan como memoria
programab!e es")"ica. s"os regis"ros es")n divididos en dos con*un"os+ principa! % a!"erno+
cada uno de !os cua!es con"iene seis regis"ros de propsi"o genera! de 8$bi"s 'ue pueden ser
usados %a sea individua!men"e+ o como "res regis"ros de 1&$bi"s. ,ambi-n es")n inc!uidos
dos con*un"os de acumu!adores % regis"ros de bandera .o es"ado/. La (igura i!us"ra !a
ar'ui"ec"ura in"erna de! procesador cen"ra! de! Z80. La (igura siguien"e mues"ra !a
ar'ui"ec"ura in"erna de! Z80.
Diseo Lgico con Microprocesadores
Primavera/Verano 2014
La (igura siguien"e mues"ra e! diagrama de pins de! Z80. 0'u1 podemos observar "res buses
de sea!es2 bus de direccin+ bus de da"os % bus de con"ro!+ adem)s de o"ras sea!es como !a
sea! de re!o* % !as de a!imen"acin.
! Z80 "iene !a capacidad de direccionar direc"amen"e #as"a &334& b%"es de memoria .56M
o 50M/ % #as"a 23& puer"os de /7. Debido a 'ue e! bus de direcciones puede es"ar
conec"ado a !as en"radas de muc#os disposi"ivos en para!e!o+ cada uno de !os cua!es
demandando una cier"a can"idad de po"encia de en"rada+ e! bus de direccin debe "ener una
corrien"e de sa!ida 'ue cump!a con !a demanda de carga. ! mismo Z80 demanda #as"a 1.8
m0 .o sea una carga ,,L/ en cada pin. s"o no es prob!ema cuando e! diseador usa
memorias % c#ips de in"er(ace de ba*o consumo de po"encia.
! uso de c#ips de ba*a densidad % disposi"ivos ,,L en e! sis"ema m1nimo de! Z80 es m)s
bara"o pero demanda considerab!emen"e m)s energ1a de! bus. La siguien"e "ab!a mues"ra !a
demanda de corrien"e de en"rada de varios disposi"ivos2
Dispositivo Corriente mxima de
entrada
TTL estndar (7404, 7442, etc.) 1.6mA
TTL c!ott"# de $a%a potencia
(74L04, etc.)
0.1&mA
270& ('()*+ de 1,x&) 10-A
2&16 (''()*+ de 2,x&) 10-A
2114 (+emoria pro.rama$/e de
1,x4)
10-A
2716 ('()*+ de 2,x&) 10-A
2102 (+emoria pro.rama$/e de
1,x1)
10-A
&212 (Latc! de & $its) 0.20mA
&T17 (Driver de 6 $its) 1.0mA
De esa "ab!a se puede cons"a"ar 'ue !os disposi"ivos ,,L son unos verdaderos devoradores
de corrien"e. Los disposi"ivos ,,L 7c#o""8% de ba*a po"encia .L7,,L/ pueden u"i!i9arse
Diseo Lgico con Microprocesadores
Primavera/Verano 2014
como subs"i"u"o %a 'ue a#orran energ1a a un pe'ueo cos"o e:"ra+ pero con capacidad para
a!imen"ar varias cargas ,,L.
Podemos cons"a"ar "ambi-n 'ue !a carga causada por !a memoria es insigni(ican"e. ;on !a
corrien"e de sa!ida de 1.8m0 disponib!e en e! Z80+ podr1an u"i!i9arse disposi"ivos L7,,L
para !a decodi(icacin de memoria % de /7 pero deber1a !imi"arse e! (an$ou" .n<mero de
en"radas conec"adas/ de cada !1nea de direccin a = en"radas L7,,L.
Seales del Z80
! bus de direccin cons"a de 1& !1neas 'ue van de 00 a 013+ donde 00 es e! bi" menos
signi(ica"ivo % 013 es e! bi" m)s signi(ica"ivo. La seccin de con"ro! de! Z80 co!oca+ a!
inicio de! cic!o (e"c# .!ec"ura de ins"ruccin/+ en e! bus de direccin e! con"enido de!
regis"ro P; .con"ador de programa/ 'ue con"iene !a direccin de !a siguien"e ins"ruccin a
e*ecu"ar. Duran"e e! procesamien"o de ins"rucciones de /7+ cic!os adiciona!es co!ocan !a
direccin de! disposi"ivo de /7 en !os 8 bi"s menos signi(ica"ivos .00 a 0>/.
! bus de da"os de! Z80 cons"a de 8 sea!es 'ue van de D0 a D> donde D0 es e! bi" menos
signi(ica"ivo % D> e! bi" m)s signi(ica"ivo. ! bus de da"os es bidirecciona!+ !o 'ue imp!ica
'ue en cier"os ins"an"es #a% da"os en"rando a! Z80 % o"ras veces sa!iendo de! Z80. ;uando
e! Z80 no es") ocupando !as !1neas de da"os+ -s"as es")n en "ercer es"ado .o sea (!o"ando
por'ue e! Z80 es") desconec"ado de esas !1neas/.
! bus de con"ro! cons"a de 4 grupos2 con"ro! de sis"ema+ con"ro! de ;P?+ % con"ro! de bus
de! ;P?. Las sea!es de con"ro! de sis"ema son2 1 M +
MREQ
+
IORQ
+ RD+ WR + %
RFSH . Las sea!es de con"ro! de ;P? son2 HA! + WAI! + I"!+ "MI + % RESE! .
Las sea!es de con"ro! de bus de! ;P? son2
#$SRQ
+ % #$SA%& .
1 M 2 en ba*o indica 'ue #a iniciado e! cic!o (e"c# de !ec"ura de una ins"ruccin o bien
'ue e! ;P? #a reconocido una pe"icin de in"errupcin.

MREQ
2 en ba*o indica 'ue "endr) !ugar una operacin de memoria .!ec"ura o escri"ura
de memoria/.

IORQ
2 en ba*o indica 'ue "endr) !ugar una operacin de en"rada/sa!ida .!ec"ura o
escri"ura de da"o en un disposi"ivo de /7/.
RD2 en ba*o indica 'ue "endr) !ugar una !ec"ura .de memoria o de /7/.
WR 2 en ba*o indica 'ue "endr) !ugar una operacin de escri"ura .de memoria o de
/7/.
RFSH 2 en ba*o indica 'ue "endr) !ugar una !ec"ura de re(rescado de memoria
din)mica.
HA! 2 en ba*o indica 'ue se #a e*ecu"ado una ins"ruccin @0L, % e! ;P? es")
esperando una in"errupcin para reanudar !a e*ecucin. n es"e es"ado+ e! ;P? e*ecu"a
ins"rucciones A6P para man"ener e! re(rescando de !a memoria din)mica.
Diseo Lgico con Microprocesadores
Primavera/Verano 2014
WAI! 2 en ba*o indica a! ;P? 'ue !a memoria o e! disposi"ivo de /7 no es") !is"a para
"rans(erencia. ! ;P? inser"ar) es"ados de espera mien"ras es"a sea! sea man"enida en
ba*o.
I"!2 en ba*o indica a! ;P? 'ue un disposi"ivo de /7 so!ici"a una in"errupcin. La
in"errupcin ser) !!evada a cabo a! (ina! de !a ins"ruccin en curso si !a bandera de
#abi!i"acin de in"errupciones es") ac"iva.
"MI 2 en ba*o indica a! ;P? 'ue un disposi"ivo so!ici"a una in"errupcin. La
in"errupcin siempre ser) !!evada a cabo a! (ina! de !a ins"ruccin en curso. La
in"errupcin #ar) 'ue e! ;P? inicie e*ecucin en !a direccin 00&&@.
RESE! 2 en ba*o #ace 'ue se inicia!ice e! ;P? como sigue2 !a bandera de in"errupcin
es des#abi!i"ada+ !os regis"ros P;+ B % 5 son !impiados+ % es ac"ivado e! modo de
in"errupciones 80800+ !as !1neas de !os buses de direcciones % da"os son pues"as en
"ercer es"ado % !as sea!es de con"ro! son des#abi!i"adas.

#$SRQ
2 indica a! ;P? 'ue debe !iberar .poner en "ercer es"ado/ !as !1neas de !os
buses de direccin+ da"os % !as sa!idas de con"ro! a! (ina! de cic!o de m)'uina en curso.
Para 'ue de esa manera o"ros disposi"ivos puedan con"ro!ar !os buses.
#$SA%& 2 indica 'ue !as !1neas de !os buses de direccin+ da"os % !as sa!idas de
con"ro! #an sido !iberadas .pues"as en "ercer es"ado/ para 'ue un disposi"ivo pueda
con"ro!ar!as.
! cic!o de ins"ruccin de! Z80 es e! "iempo 'ue -s"e "arda en !eer % !uego e*ecu"ar una
ins"ruccin. ;omo se puede ver en !a siguien"e (igura+ -s"e comprende "res e"apas o cic!os
de m)'uina2 M1 .!ec"ura de cdigo de operacin/+ M2 .!ec"ura de memoria/ % M4 .escri"ura
de memoria/. ;ada cic!o de m)'uina cons"a de un cier"o n<mero de cic!os , .o cic!os de
re!o*/.
Los cic!os de m)'uina de! Z80 son !os siguien"es2
1. Lec"ura de cdigo de operacin .(e"c#/ o M'.
2. scri"ura o !ec"ura de da"os en memoria.
4. n"rada o sa!ida de puer"os ./7/.
4. 7o!ici"ud/reconocimien"o de pe"icin de bus.
3. 7o!ici"ud/reconocimien"o de in"errupcin.
Diseo Lgico con Microprocesadores
Primavera/Verano 2014
&. 5espues"a a una pe"icin de in"errupcin no enmascarab!e .no des#abi!i"ab!e por e! bi"
de in"errupcin/.
>. *ecucin de ins"ruccin @0L,.
La siguien"e (igura mues"ra e! diagrama de "iempo de! cic!o de !ec"ura de ins"ruccin o M'.
;ic!o M'2
1. ,an pron"o como e! ;P? en"ra en e! cic!o M' .borde posi"ivo de ,1/+ !a sea!
1 M se #ace cero para indicar 'ue se es") !!evando a cabo ese cic!o. n ese
mismo ins"an"e e! con"enido de! regis"ro P; es propagado a! bus de direcciones
en preparacin para !a !ec"ura de !a ins"ruccin a e*ecu"ar.
2. Medio cic!o despu-s .borde nega"ivo de ,1/+ !a sea!
MREQ
ba*a a cero. De
es"a manera #a "ranscurrido su(icien"e "iempo como para 'ue !a direccin %a es"-
es"ab!e. Po !o "an"o+ !a sea!
MREQ
puede ser u"i!i9ada como !a"c# enab!e para
memorias din)micas. ,ambi-n+ !a sea! RD cae a cero para indicar a !a
memoria 'ue "endr) !ugar una !ec"ura.
4. ! ;P? mues"rea !as !1neas de! bus de da"os en e! borde posi"ivo de! cic!o ,4+ %
en ese mismo ins"an"e son "ambi-n des#abi!i"adas !as sea!es
MREQ
+ RD %
1 M .
4. Los cic!os ,4 % ,4 son u"i!i9ados para e(ec"uar una !ec"ura de re(rescado de !as
memorias din)micas. 0! iniciar e! cic!o ,4 .borde posi"ivo/+ !a sea! RFSH
ba*a a cero. n ese mismo ins"an"e+ !os primeros > bi"s de !a direccin de
re(rescado son propagados a! bus de da"os.
1
2
2
4
0 6
7
Diseo Lgico con Microprocesadores
Primavera/Verano 2014
3. Medio cic!o despu-s .borde nega"ivo de ,4/+ !a sea! !a sea!
MREQ
ba*a a
cero. De es"a manera !a memorias din)micas e(ec"<an !a operacin de !ec"ura de
re(rescado.
&. n e! borde nega"ivo de ,4+ !a sea!
MREQ
es des#abi!i"ada para 'ue de es"a
manera se d- (in a !a operacin de !ec"ura de re(rescado.
>. 0! (ina!i9ar e! cic!o 4+ !a sea! RFSH es des#abi!i"ada.
La siguien"e (igura mues"ra un diagrama de "iempo de"a!!ado de !os cic!os de !ec"ura %
escri"ura de memoria.
Los cic!os de !ec"ura de memoria "oman s!o "res cic!os de re!o* a menos 'ue !os
disposi"ivos so!ici"en cic!os de espera por medio de !a sea! WAI! . Mien"ras !a sea!
WAI! es"- en ba*o+ se seguir)n inser"ando cic!os de espera. Las sea!es
MREQ
+ % RD
son u"i!i9adas de !a misma manera 'ue en e! cic!o (e"c# .o M'/.
n un cic!o de escri"ura de memoria+ !a sea!
MREQ
ba*a a cero cuando !a direccin %a es
es"ab!e de manera 'ue puede ser u"i!i9ada direc"amen"e como #abi!i"acin de c#ip para !as
memorias din)micas .borde nega"ivo de ,1/. n cambio+ !a sea! WR ba*a a cero cuando
!os da"os en e! bus de da"os son es"ab!es .borde nega"ivo de ,2/ de manera 'ue puede ser
u"i!i9ado como pu!so de !ec"ura/escri"ura de casi cua!'uier "ipo de memoria
semiconduc"ora. 0dem)s+ !a sea! WR es des#abi!i"ada medio cic!o an"es de 'ue !os da"os
% !a direccin sean cambiados en !os buses. n ese mismo ins"an"e !a sea!
MREQ
es
"ambi-n des#abi!i"ada.
La siguien"e (igura presen"a e! diagrama de "iempo de !os cic!o de en"rada % sa!ida.
Diseo Lgico con Microprocesadores
Primavera/Verano 2014
Duran"e !as operaciones de /7+ e! ;P? inser"a au"om)"icamen"e es"ados de espera. La
ra9n es 'ue e! "iempo 'ue "ranscurre desde 'ue !a sea!
IORQ
ba*a a cero #as"a e!
ins"an"e en 'ue e! ;P? mues"rea !a sea! WAI! es mu% cor"o. 7in ese es"ado e:"ra+ no #a%
su(icien"e "iempo para 'ue un puer"o de /7 decodi(i'ue su direccin % ac"ive !a !1nea
WAI! cuando sea necesario un es"ado de espera.
Duran"e una operacin de !ec"ura de /7+ !a !1nea RD es u"i!i9ada para #abi!i"ar e! puer"o
direccionado en e! bus de da"os *us"o como ocurre en una !ec"ura de memoria. Para !as
operaciones de escri"ura de /7+ !a sea! WR puede ser u"i!i9ada como re!o* para e!
puer"o de /7 .p.e.+ !a en"rada de re!o* de un !a"c#/.
Materia(
1 P;C con microprocesador Z80 o Z800.
1 generador de sea!es.
1 osci!oscopio digi"a!.
8 resis"encias de 10D o#ms.
Procedi)iento

1. 0rme en p!an"i!!a e! circui"o de !a (igura siguien"e u"i!i9ando !a p!aca de circui"o
impreso de! Z80. n es"e caso+ !as 8 resis"encias de 10D o#ms se co!ocar)n en una
p!an"i!!a % e! P;C se conec"ar) a !a p!an"i!!a u"i!i9ando conec"ores o "iras de pines.
Diseo Lgico con Microprocesadores
Primavera/Verano 2014
U 9
Z 8 0
A 0
3 0
A 1
3 1
A 2
3 2
A 3
3 3
A 4
3 4
A 5
3 5
A 6
3 6
A 7
3 7
A 8
3 8
A 9
3 9
A 1 0
4 0
A 1 1
1
A 1 2
2
A 1 3
3
A 1 4
4
A 1 5
5
W A I T
2 4
I N T
1 6
N M I
1 7
R S T
2 6
B U S R Q
2 5
B U S A K
2 3
C L K
6
I O R Q
2 0
H A L T
1 8
D 0
1 4
D 1
1 5
D 2
1 2
D 3
8
D 4
7
D 5
9
D 6
1 0
D 7
1 3
M 1
2 7
M R E Q
1 9
R D
2 1
R E F S H
2 8
W R
2 2
+ 5
R E S E T
1 0 K
4 7 ! F
C L K
D 1 N 4 1 4 8
1 0 K
7 4 L S 0 4
1 2
3 4
5 6
9 8
1 1 1 0
1 3 1 2
4 7 0
4 7 0
4 7 0
4 7 0
4 7 0
4 7 0
1 0 0 " F
2. ;a!ibre e! generador de (unciones para una sea! cuadrada ,,L de 1 a 100 @9 % un
cic!o de "raba*o de 30E.
4. ;onec"e e! generador a !a en"rada ;LD de! P;C de! Z80.
4. nergice e! circui"o.
3. ;o!o'ue !os dos cana!es de! osci!oscopio+ uno en M1 % e! o"ro en ;LD. 5epor"e !as
(ormas de onda.
&. nseguida cambie un cana! para ver !as sea!es M1 % 5D. 5epor"e !as (ormas de onda.
>. nseguida cambie un cana! para ver !as sea!es M1 % M5F. 5epor"e !as (ormas de
onda.
8. Gun"e "odas !as (ormas de onda en una so!a imagen % veri(i'ue !as (ormas de onda de!
cic!o de !ec"ura de! Z80.
%ue*tionario
1. 7imu!e e! circui"o de es"a pr)c"ica % compare !os resu!"ados con !os de !a pr)c"ica.
2. HFu- (uncin desempean en e! circui"o !as 8 resis"encias conec"adas a! bus de da"osI
4. ;ompare !as secuencias de sea!es ob"enidas con !as 'ue se mues"ran en e! diagrama de
"iempo de! cic!o M1. H7on igua!esI
4. HDe 'u- o"ra manera puede ser probado e! Z80I
3. Hs posib!e probar e! 808& % o"ros microprocesadores usando un circui"o simi!arI
:p!i'ue cmo es posib!e probar!os.