Beruflich Dokumente
Kultur Dokumente
Sumadores
Jose Eduardo Urrea Cabus____20102001778
2016
OBJETIVO:
El estudiante al terminar esta prctica estar en capacidad de poder analizar
y disear las aplicaciones de los circuitos combinacionales aritmticos tales
como sumadores y restad.
INTRODUCCIN
Los circuitos integrados sumadores tienen aplicaciones en los circuitos
aritmticos sumadores y restadores, circuitos convertidores de cdigo y
comparadores de datos binarios. El chip sumador 7483 o 74283 es utilizado
en esta prctica para realizar dos montajes: el primero es un sumador
restador paralelo de cuatro bits y el segundo es un circuito que transforma un
nmero binario de cuatro bits en BCD. Se recomienda repasar los temas 1.5
y 5.4 de este material, consultar la bibliografa citada al final de la gua y
estudiar las caractersticas de los chips sumadores en un manual TTL.
PRELABORATORIO:
Investigar los siguientes tpicos.
Funcionamiento de los chips 7482, 7483, 74182 y 74283.
Circuitos sumadores de acarreo anticipado (CLA).
Aplicaciones generales de los sumadores.
Sumadores serie y paralelo.
Circuitos digitales sumadores
El sumador digital es un circuito combinacional que realiza la operacin
aritmtica de sumar dos o ms datos. La operacin suma es la base de las
unidades de computo en un sistema de procesamiento digital debido a que
las operaciones de resta, multiplicacin y divisin pueden crearse a partir de
sta. Por ejemplo, la resta de dos nmeros binarios se puede expresar como
la suma del minuendo ms el complemento a dos del sustrayendo; por otra
parte el producto y la divisin de dos nmeros se obtienen realizando
operaciones recursivas de sumas y restas respectivamente.
En la figura 5.32 se muestra un bloque sumador genrico de un bit, donde los
datos a sumar son de un bit cada uno. El circuito debe tener una salida que
corresponde con el resultado aritmtico y otra que seala el acarreo de la
operacin. Debido a que no posee acarreo de entrada, el circuito se conoce
como semisumador; y esto hace que no pueda ser acoplado en cascada
directamente con otros bloques del mismo tipo. Sin embargo, el acoplamiento
de los bloques semisumadores puede obtenerse a travs de circuitos de
compuertas. La solucin a este problema se resuelve en la figura 5.33, donde
se agrega un bit de acarreo en la entrada del circuito de forma que pueda ser
utilizado para realizar expansiones de sumadores digitales con varios
bloques de un solo bit acoplados en serie o en cascada.
Sumador completo de un bit.
El circuito de la figura 5.33 es un sumador completo de un bit; este circuito
puede acoplarse directamente en cascada para obtener sumadores de varios
bits. El inconveniente del acoplamiento es el retardo de tiempo que se origina
en cada bloque y que trae consigo una propagacin total del circuito
equivalente al producto del retardo de un bloque por la cantidad que van ha
ser conectados en serie. La figura 5.34 muestra un sumador serie de tres bits
realizado con bloques de un bit. Al asumir retardos uniformes, el tiempo de
propagacin total ser:
.
Los acarreos de un circuito sumador paralelo de cuatro bits se obtienen
partiendo del bloque sencillo de la figura; a partir de ste se puede desarrollar
la siguiente ecuacin recursiva:
.
En La figura 5.35 se pueden observar el circuito bsico para implementar la
ecuacin 5.2 formado por dos semisumadores acoplados. El primero genera
la salida
con entradas
con
entradas
.
Si es necesario aumentar la cantidad de bits en los dos sumandos, la
consecuencia ser un retardo de 20 ns por cada bloque que se agregue.
Existen tambin sumadores paralelos con acarreo anticipado (CLA) con
tcnicas de paralelismo doble en los CLA que son utilizados cuando es
necesario disear un sumador con capacidad de 8, 16, 32 y 64 bits. El libro
de Principios de diseo digital de Daniel D. Gajski tiene los fundamentos
tericos para realizar este tipo de acoplamiento.
Circuito sumador paralelo MSI 7483.
Existen circuitos integrados sumadores de la familia TTL que pueden sumar
dos datos binarios de cuatro bits cada uno en forma paralela; a su vez, cada
chip puede ser acoplado a travs de los acarreos de entrada y salida para
realizar expansin de los bits del circuito sumador. Los circuitos 7483 y 74283
son equivalentes y realizan sta operacin aritmtica de cuatro bits. Los
sumandos son: A , A , A , A B , B , B , B y el acarreo de entrada
C que es el bit menos significativo; la salida del chip se obtiene en S , S ,
S , S adems del bit ms significativo de la suma llamado acarreo de
salida C . La figura 5.38 muestra el diagrama del circuito integrado sumador
paralelo de cuatro bits 7483; el resultado mximo de la suma se obtiene
cuando todos los bits de las entradas valen uno: A , A , A , A = 1111;
B , B , B , B = 1111 y C = 1. Este resultado es 31 en binario: C =
1; S , S , S , S = 1111.
Circuito de acarreo anticipado MSI 74182.
La familia TTL tambin posee un chip con lgica de acarreo anticipado (CLA)
para dos sumandos de cuatro bits cada uno; este circuito es el 74182. Las
entradas
son equivalentes a
respectivamente explicados en
el tema anterior, y los acarreos:
La figura 5.39 muestra el diagrama del circuito integrado CLA 74182, ste
posee salidas G y P que sirven para realizar expansiones de 8, 16, 32 y ms
bits mediante el acoplamiento de varios chips de este tipo.
.
Aplicaciones de los circuitos sumadores 7483 y 74182. Los circuitos
integrados MSI 7483 y 74182 sirven para sumar datos binarios de cuatro y
ms bits; tambin, agregando algunos dispositivos y compuertas digitales en
el circuito, se pueden obtener restadores, comparadores o convertidores de
cdigo numrico. Con dos o ms chips 7483 se hacen expansiones
superiores a cuatro bits en el tamao de los datos a ser procesados,
formando circuitos acoplados en cascada. Las expansiones realizadas con el
74182 se implementan utilizando la tcnica de acarreo anticipado obteniendo
menor tiempo de respuesta en el procesamiento de los datos.
A continuacin se muestran algunas de stas aplicaciones con los
integrados descritos anteriormente.
Convertidor de cdigo con sumadores MSI.
Una aplicacin del 7483 es la conversin del cdigo BCD natural en Exceso
3; se implementa colocando los dos bit menos significativos de A en uno
lgico. Esto equivale a sumar tres en el dato BCD que entra por B. La figura
5.40 muestra este circuito con entradas BCD igual a
Circuito sumador y restador con el 7483.
La figura 5.42 muestra un circuito restador de cuatro bits implementado
mediante la tcnica de la suma del complemento a dos.. Mediante esta
operacin se obtiene, a la salida del 7483, el resultado de la resta. El
fundamento de la implementacin se basa en la frmula:
. La expresin