4 Logique Sequentielle PDF

Lyce Technique Mohammedia
Logique Squentielle
1
re
STE Unit ATC
Professeur : MAHBAB
1STE IDENTIFIER LES FONCTIONS DE BASE DES CIRCUITS SEQUENTIELS L.T Mohammedia
F.Cours n14 NOTION DE MEMOIRE Prof : MAHBAB Page 1 / 2
1. INTRODUCTION :
A la diffrence d'un circuit combinatoire, l'tat d'un circuit squentiel dpend de l'tat de
ses entres et de l'tat prcdent de ses sorties ; il doit donc "se rappeler" ou avoir de la
"mmoire". Par mmoire, on exprime le phnomne qui consiste conserver l'effet d'un
vnement aprs sa disparition.
2. CIRCUIT MEMOIRE EN TECHNOLOGIE ELECTRIQUE :
Exemple : Circuit de la commande d'un moteur d'une perceuse
3. CIRCUIT MEMOIRE EN TECHNOLOGIE ELECTRONIQUE :
Le circuit mmoire lmentaire en lectronique est appel BASCULE RS.
S (Set) est l'entre de mise 1 de la sortie Q ;
R (Reset) est l'entre de mise 0 de la sortie Q ;
Q sortie de la bascule.
3.1. Approche 1 :
Ce circuit est plus connu par sa ralisation simplifie avec l'utilisation de portes NOR.
Circuit
combinatoire
S
1
S
m
E
1
E
n
Ltat des sorties ne dpend que
de ltat des entres
Ltat des sorties dpend de ltat des
entres et de l'tat prcdent de ses sorties
Circuit
squentiel
S
1
S
m
E
1
E
n
S Q
R
Le bouton "m" permet de mettre en marche le moteur.
Le bouton "a" permet de l'arrter.
Quand on appuie sur le bouton m, le moteur dmarre ;
quand on relche le bouton, le moteur continue tourner.
L'ordre de mise en marche a donc t mmoris ;
Il en est de mme pour le bouton a ;
L'action arrt est prioritaire : si m et a sont appuys en
mme temps, on arrte le moteur.
Quand l'utilisateur appuie sur m, la bobine du relais est
alimente. Les contacts K associs se ferment. Si
l'utilisateur relche m, le courant continue circuler par
K ; le relais est alors auto-aliment et le moteur continue
tourner. L'quation du relais K et du moteur M est :
K = .
24 V
a
m K
K
Circuit de
commande
220 V
K
M
Circuit de
puissance
Circuit mmoire lmentaire en
technologie lectrique
On part de l'quation d'auto-alimentation du
relais et on fait la correspondance logique : S
correspond m, R correspond a et Q correspond K.
On en dduit alors l'quation de la bascule SR avec
Reset prioritaire, ainsi que son logigramme :
Q = .
R
Q
S
F.Cours n14 NOTION DE MEMOIRE Prof : MAHBAB Page 2 / 2
S R Q Fonction de la bascule
0 0 .
0 1 .
1 0 .
Q =
Q =
1 1 .
q indique l'tat prcdent (0 ou 1) (*) Etat indtermin si on passe SR=00
3.2. Approche 2 :
Dans cette approche, on raisonne comme pour un circuit combinatoire. Il est donc
ncessaire de connatre ltat de Q pour connatre ltat de la sortie lorsque les deux entres
sont 0 (tat de mmoire). On introduit alors une variable supplmentaire qui indique l'tat
prcdent de Q. On note "q" cette variable.
S R q Q
0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

R.q
S 00 01 11 10
0
1
Q = .
Q = .
Puisqu' on a (q = Q), alors :
Q = .
Q
R
S
F.Cours n15 LES BASCULES Prof : MAHBAB Page 1 / 5
1. INTRODUCTION :
Les Bascules, galement connues sous le nom de flip-flop, sont des circuits logiques
deux tats stables en sortie. Les bascules RS, D et JK sont dcrites par des tables de vrit,
dont la connaissance doit devenir instinctive si l'on veut pouvoir matriser des interfaces
complexes.
A linstar des oprateurs logiques lmentaires en logique combinatoire, les bascules
(flip-flop) sont les lments de base de la logique squentielle.
2. LA BASCULE SR :
2.1. Bascule SR Asynchrone :
Les bascules RS sont la base de tous les lments de mmorisation. Il s'agit d'un montage
utilisant deux portes NAND et capable de mmoriser un niveau logique choisi laide de deux
sorties complmentaires.
2.2. Bascule SR Synchrone statique :
Elle dispose dune entre de validation de la programmation en R et S. Ce signal appel
HORLOGE est actif sur niveau haut ou sur niveau bas. Donc, les ordres Set et Reset ne
changent ltat de la sortie quaprs lautorisation dun signal de commande H.
H S R Q /Q Commentaires

.

.
.
.
Table de vrit (H active sur niveau haut) :
S
Q
Q
Logigramme avec portes NAND :
q indique l'tat prcdent de Q
R
H
S Q
R Q
S R Q /Q Commentaires
.
.
.
.
Symbole : Table de vrit :
S
R
Q
Q
Logigramme avec portes NAND :
q indique l'tat prcdent de Q
Remarque :
Cette bascule prsente deux inconvnients
majeurs :
Sensibilit de la sortie Q aux changements
indsirables (parasites) des entres S et R ;
La configuration S = R = 1 est viter parce
qu'elle conduit lgalit entre les deux
sorties et donc il ny a plus
complmentarit comme cest indiqu dans
la dfinition de la bascule ;
Exemple de chronogramme :
S
t(s)
1
0
R
t(s)
1
0
Q
t(s)
1
0
2.3. Bascule SR Synchrone dynamique (maitre esclave) :
C'est une bascule R S dont la prise en compte de l'tat des entres est synchronise par une
d'horloge. Lhorloge est active sur front montant ou sur front descendant.
H S R Q /Q Commentaires

.
.
.

.
.
.
Table de vrit (H active sur front montant) :
Fonctionnement :
Signal dhorloge actif bascule RS
Absence de signal actif dhorloge
mmoire.
Symbole :
S Q
H
R Q
S Q
H
R Q
Active sur de H Active sur de H
H
t(s)
1
0
S
t(s)
1
0
R
t(s)
1
0
Q
t(s)
1
0
Chronogramme (H active sur front montant) :
H
t(s)
1
0
S
t(s)
1
0
R
t(s)
1
0
Q
t(s)
1
0
Chronogramme (H active sur front descendant) :
S Q
H
R Q
Remarque :
La bascule SR synchrone permet de
rsoudre le premier inconvnient de la
bascule SR asynchrone.
Fonctionnement :
Signal dhorloge actif bascule RS
Absence de signal actif dhorloge
mmoire.
Symbole :
S Q
H
R Q
Active sur niveau
haut de H
Active sur niveau
bas de H
H
t(s)
1
0
S
t(s)
1
0
R
t(s)
1
0
Q
t(s)
1
0
Q
t(s)
1
0
Sortie Q active sur niveau haut
Sortie Q active sur niveau bas
Logigramme avec portes NAND ; dune bascule RS dynamique (maitre esclave) active sur front descendant
3. LA BASCULE D :
La bascule D est une bascule synchrone (avec une entre dhorloge) une seule entre
de donne : lentre D (D=Data=Donne). Elle supprime la combinaison interdite de la bascule
RS, en ne gardant que les 3 fonctions utiles :( la mise 0, la mise 1 et la mmorisation).
Il existe 2 types de bascules D :
la bascule D active sur niveau (statique) ;
la bascule D active sur front (dynamique).
3.1. Bascule D statique :
3.2. Bascule D dynamique :
H D Q /Q Commentaires
.
.
.
Table de vrit (H active sur niveau haut) :
.
.
Fonctionnement :
signal actif, la sortie recopie lentre
D Fonction Ecriture ;
Signal inactif Fonction Mmoire.
Symbole :
D Q
H Q
Active sur niveau
haut de H
D Q
H Q
Active sur niveau
bas de H
Chronogramme (H active sur niveau haut) :
H
t(s)
1
0
D
t(s)
1
0
Q
t(s)
1
0
Chronogramme (H active sur niveau bas) :
H
t(s)
1
0
D
t(s)
1
0
Q
t(s)
1
0

.
.
.
.
.
Fonctionnement :
signal actif, la sortie recopie lentre
D Fonction Ecriture ;
Signal inactif Fonction Mmoire.
Symbole :
D Q
H Q
D Q
H Q
S
1
Q
1
Q
1
R
1
H
1
S
2
Q
2
Q
2
R
2
H
2
S
R
H
Q
Q
S Q
R Q
H
D
4. LA BASCULE JK :
Cest une bascule synchrone, offrant les fonctions mmorisation, mise 0, mise 1 (les
3 fonctions de la bascule D), et assurant en plus la fonction basculement. Donc, la bascule JK
permet en plus de lever lambigut qui existe pour ltat S=R=1 dune bascule SR.
Si on utilise la bascule JK avec J = K = 1, on obtient lune des principales applications de
la bascule JK savoir le diviseur de frquence par 2.
Chronogramme (H active sur front montant) :
H
t(s)
1
0
D
t(s)
1
0
Q
t(s)
1
0
Chronogramme (H active sur front descendant) :
H
t(s)
1
0
D
t(s)
1
0
Q
t(s)
1
0
H J K Q /Q Commentaires

.
.
.
.
.
.
.
Symbole :
J Q
H
K Q
J Q
H
K Q
Sortie Q active sur front montant
H
t(s)
1
0
J
t(s)
1
0
R
t(s)
1
0
Q
t(s)
1
0
Q
t(s)
1
0
Sortie Q active sur front descendant
5. Fonctionnement forc des bascules :
Il est parfois ncessaire daffecter le niveau de sortie dune bascule de manire non
synchrone, c'est--dire indpendamment de lhorloge. Cest le rle des entres de forage
asynchrone Preset (Set) et Clear (Clr) qui permettent dinitialiser la bascule :
Bascule JK avec entres de forage :
Bascule SR avec entres de forage :
Circuits intgrs bascules (exercice):
Brochage et table de vrit du 74 279
Brochage et table de vrit du 74 LS 75
J Q
H
K Q
Vs
Ve
1
Ve
t(s)
1
0
t(s)
1
0
J Q
H
K Q
Pr
Clr
Pr Clr H J K Q /Q Commentaires
.
.
Forage de la
sortie Q
.
.
.
Signal dhorloge
inactif
Mmorisation
.
.
.
.
Fonctionnement
normal de la
bascule SR
S Q
H
R Q
Pr
Clr
Pr Clr H S R Q /Q Commentaires
.
.
Forage de la
sortie Q
.
.
.
Signal dhorloge
inactif
Mmorisation
.
.
.
0 0 1 1 1 1 Etat indfini
Fonctionnement
normal de la
bascule SR
F.Cours n16 LES COMPTEURS Prof : MAHBAB Page 1 / 4
1. Dfinition :
Un compteur est un ensemble de n bascules interconnectes par des portes logiques. Ils
peuvent dcrire, au rythme dun signal de commande appel horloge, une suite d'tats binaires.
Il ne peut y avoir au maximum que 2
n
combinaisons et le nombre total N des combinaisons
successives est appel le modulo du compteur. Les compteurs binaires peuvent tre classs en
deux catgories :
Les compteurs asynchrones ;
Les compteurs synchrones ;
2. Compteur asynchrone modulo N = 2
n
:
Ce type de compteur est constitu de n bascules JK fonctionnant en mode T (Toggle) :
J=K=1. Ces bascules sont montes en cascade c'est--dire le signal dhorloge commande
uniquement la premire bascule tandis que pour chacune des autres bascules le signal d'horloge
est fourni par la sortie de la bascule de rang immdiatement infrieur.
Exemple : Compteur asynchrone modulo 16 = 2
4
J Q
H
K Q
Clr
1
J Q
H
K Q
Clr
1
J Q
H
K Q
Clr
1
J Q
H
K Q
Clr
1
H
R H q
3
q
2
q
1
q
0
Q
3
Q
2
Q
1
Q
0
1 x x x x x 0 0 0 0
0 0 0 0 0 0 0 0 1
0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Q
3
Q
2
Q
1
Q
0
H
R
Compteur
Il faut
3. Compteur asynchrone modulo N 2
n
:
Exemple : Compteur asynchrone modulo 10 (2
3
< 10 < 2
4
)
Pour le raliser, il y a deux tapes :
On cherche dabord la puissance de 2 immdiatement suprieure N.
Lexposant de cette puissance de 2 donne le nombre de bascules JK monter en cascade.
On dtecte ensuite ltat N qui remettra le compteur 0.
On relie les sorties Q
1
et Q
3
(=1 pour N=10) aux entres dune porte AND dont la sortie
commandera lentre CLR de chaque bascule.
J Q
H
K Q
Clr
1
J Q
H
K Q
Clr
1
J Q
H
K Q
Clr
1
J Q
H
K Q
Clr
1
H
H
Q
3
Q
2
Q
1
Q
0
t
t
t
t
t
R H q
3
q
2
q
1
q
0
Q
3
Q
2
Q
1
Q
0
1 x x x x x 0 0 0 0
0 0 0 0 0 0 0 0 1
0
0
0
0
0
0
0
0
0
Q
3
Q
2
Q
1
Q
0
H
R
Compteur
4. Compteur synchrone modulo N:
Dans un compteur synchrone toutes les bascules reoivent en parallle le mme signal
dhorloge. Pour faire dcrire au compteur une squence dtermine il faut chaque impulsion
d'horloge dfinir les entres synchrones J et K.
Pour cela on utilise la table de transition de la bascule J-K ainsi que la table de vrit dcrivant
la squence du compteur.
Exemple : Compteur asynchrone modulo 8 = 2
3
La rsolution du problme consiste chercher les quations des entres J et K de chaque
bascule laide de la table des tats recherchs.
q
2
q
1
q
0
Q
2
Q
1
Q
0
J
2
K
2
J
1
K
1
J
0
K
0
H
Q
3
Q
2
Q
1
Q
0
t
t
t
t
t
R H q
2
q
1
q
0
Q
2
Q
1
Q
0
1 x x x x 0 0 0
0
0
0
0
0
0
0
0
Q
2
Q
1
Q
0
H
R
Compteur
Il faut ...
q Q J K
0 0
0 1
1 0
1 1
Table dexcitation
de la bascule JK
Compteurs intgrs (exercice):
Q
1
.Q
0
Q
2
00 01 11 10
0
1
J
0
= .
Q
1
.Q
0
Q
2
00 01 11 10
0
1
K
0
= .
Q
1
.Q
0
Q
2
00 01 11 10
0
1
J
1
= .
Q
1
.Q
0
Q
2
00 01 11 10
0
1
K
1
= .
Q
1
.Q
0
Q
2
00 01 11 10
0
1
J
2
= .
Q
1
.Q
0
Q
2
00 01 11 10
0
1
K
2
= .
J Q
H
K Q
Clr
J Q
H
K Q
Clr
J Q
H
K Q
Clr
H
H
Q
2
Q
1
Q
0
t
t
t
t
1STE ANALYSER LES MONTAGES BASE DU CIRCUITS INTEGR NE 555 L.T Mohammedia
F.Cours n17 TEMPORISATEURS A BASE DE CIRCUITS INTEGREES Prof : MAHBAB Page 1/3
1. INTRODUCTION :
Dans les systmes numriques, on a souvent besoin quune action soit effectue pendant
une dure dtermine ; on parle de temporisation. Aussi, on a besoin d'un signal priodique qui
synchronise ou cadence les oprations d'un systme squentiel ; on parle de base de temps ou
d'horloge (Clock).
2. LE CIRCUIT DE BASE-(Circuit RC) :
Dans un circuit RC, avec C dcharg
(Vc = 0V), aliment par une tension continue
E, la tension Vc aux bornes de C augmente ;
on dit que C se charge.
La loi de variation de Vc est de la forme :
Vc = E. (1-e
-t/RC
)
Pour t = 0 Vc = 0V ;
Pour t + Vc E ;
Pour t = Vc = 0.63E avec = RC.
Dans un circuit RC, avec C dj charg
(Vc = E), la tension aux bornes de C
diminue ; on dit que C se dcharge. la loi
de variation de Vc est de la forme :
Vc = E. (e
-t/RC
)
Pour t = 0 Vc = E ;
Pour t + Vc 0 ;
Pour t = Vc = 0.37E avec = RC.
On dmontre que pour atteindre une certaine valeur VcX, il faut un certain temps tX, tel que :
O :
ln est le logarithme nprien ;
R est la valeur de la rsistance ;
C est la capacit du condensateur.
E
C
R
Vc
R
C Vc
Vc
E
t
0,63E
Vc
E
t
0,37E
Vc
E
tx
t
Vcx
Variation totale
Variation
restante
Variation totale
tx = RC.ln
Variation restante
E
tx = RC.ln
E- Vcx
3. LE TEMPORISATEUR NE555 :
3.1. FONCTIONNEMENT EN MONOSTABLE :
On suppose qu'au dmarrage, le condensateur C est dcharg et la sortie Vs 0 ;
L'entre Vt est au repos au niveau logique 1 ; alors les variables du montage sont
positionnes ainsi :
Les entres de la bascule (S=0) et (R=0) Etat mmoire de la bascule et Vs reste 0 ;
Le transistor est satur ; c'est l'tat stable du monostable.
+
-
Reset
R Q
S /Q
+
-
8
6
5
2
1
4
3
7
E
C
R
Vc
E
E
0
t
Vc
1 8
2 7
3 6
4 5
N
E
5
5
5
VCC GND
DISCH
THRES
CONT RESET
OUT
TRIG
Comme l'indique son schma interne,
le NE555 est constitu de :
2 comparateurs dont les seuils sont
fixs par le pont des 3 rsistances R ;
d'une bascule SR, avec une entre
de forage 0 (RESET) ;
d'un transistor pour la dcharge de
condensateur externe.
R
R
R
Si Vt passe 0 pendant une dure trs courte par rapport la dure qu'on veut du
monostable, alors :
(S=1) et (R=0) la sortie Vs est 1 ;
Le transistor est bloqu, ce qui permet au condensateur C de se charger travers R.
Quand Vc, aprs un temps qui dpend de R et C, atteint 2/3 de E, on a :
Le transistor est satur ; on revient l'tat de repos.
L'expression de la dure de temporisation T
W
est :
T
W
= R.C.ln3 T
W
= 1,1.R.C
3.2. FONCTIONNEMENT EN ASTABLE :
Il y a plusieurs variantes de cette fonction ; on va tudier la plus courante.
On suppose qu'au dmarrage, le condensateur C est dcharg et la sortie Vs 1 ; alors les
variables du montage sont positionnes ainsi :
Les entres de la bascule (S=0) et (R=0) Etat mmoire de la bascule et Vs reste 1 ;
Le transistor est bloqu, ce qui permet au condensateur C de se charger travers (R
A
+
R
B
).
Quand Vc, aprs un temps qui dpend de (R
A
+ R
B
) et C, atteint 2/3 de E, on a :
Le transistor est satur ; ce qui permet au condensateur C de se dcharger travers la
rsistance R
B
. La tension Vc diminue alors.
Quand Vc, aprs un temps qui dpend de R
B
et C, atteint 1/3 de E, on a :
Le transistor est bloqu ; le cycle recommence. Il s'agit bien d'un oscillateur.
L'expression de la priode est T = T
L
+ T
H
, avec :
TL= R
B
.C.ln2 et TH = (R
A
+ R
B
).C.ln2 T = 0,7(R
A
+ 2.R
B
).C
F.Cours n18 LES REGISTES Prof : MAHBAB Page 1 / 2
1. Prsentation :
Un registre est constitu dun assemblage de n bascules D permettant la mmorisation
temporaire de n bits avec ou sans dcalage. L'information est emmagasine sur un signal de
commande et ensuite conserve et disponible en lecture.
2. Le registre de mmorisation :
Les quatre bits D
0
, D
1
, D
2
et D
3
sont mmoriss dans les 4 bascules sur la mme impulsion
d'horloge, le mot binaire prsent en entre est donc mmoris.
Le signal dhorloge permet lcriture (Write) des donnes D
0
, D
1
, D
2
et D
3
, dans les 4
bascules.
3. Les registres dcalage :
Dans un registre dcalage les bascules sont interconnectes de faon ce que l'tat
logique de la bascule de rang i puisse tre transmis la bascule de rang i+1 (ou i-1) quand un
signal d'horloge est appliqu l'ensemble des bascules.
L'information peut tre charge de deux manires :
Entre parallle : comme dans le cas d'un registre de mmorisation ;
Entre srie : l'information est prsente squentiellement bit aprs bit l'entre de
la premire bascule. Le dcalage peut alors tre vers la gauche ou la droite.
De mme, linformation peut tre lue en srie ou en parallle.
3.1. Les modes de fonctionnement dun registre dcalage :
3.2. Exemple de registre dcalage :
Linformation entrante qui est insre bit par bit (en srie) est reconstitue au rythme du
signal dhorloge sur un format parallle.
Exemple de registre criture srie avec dcalage droite :
D
3
Q
3
H Q
3
D
3
Q
3
D
2
Q
2
H Q
2
D
2
Q
2
D
1
Q
1
H Q
1
D
1
Q
1
D
0
Q
0
H Q
0
D
0
Q
0
w
r
3
r
2
r
1
r
0
Ecriture / Lecture
parallle
r
3
r
2
r
1
r
0
Lecture parallle
SR r
3
r
2
r
1
r
3
r
2
r
1
r
0
Ecriture srie avec
dcalage droite
r
2
r
1
r
0
SL
r
3
r
2
r
1
r
0
Ecriture srie avec
dcalage gauche
F.Cours n18 LES REGISTES Prof : MAHBAB Page 2 / 2
Un registre dcalage universel aura donc la structure suivante :
Parmi les registres universels, on trouve le 74194 qui est un registre chargement
parallle ou srie, avec la possibilit dun dplacement de linformation vers la droite (Q
A
vers
Q
D
) ou la gauche (Q
D
vers Q
A
).
Registres intgrs (exercice):
Brochage et table de vrit du 74 194
D
3
Q
3
H Q
3
D
0
Q
0
H Q
0
D
1
Q
1
H Q
1
D
2
Q
2
H Q
2
H
SR
Q
3
Q
2
Q
1
Q
0
H
SR
Q3
Q2
t
t
t
t
Q1
t
Q0
t
F.Cours n19 Les mmoires lectroniques Prof : MAHBAB Page 1 / 2
1. Prsentation :
Une cellule mmoire est un lment bistable capable demmagasiner puis de restituer un
bit d'information (0 ou 1). EX : bascule, Disquette
2. Mmoires lectroniques :
2.1. Mmoire morte (ROM) :
C'est une mmoire lecture seule, son contenu est non modifiable, elle reste inchange
mme s'il y a coupure d'alimentation. On dit alors qu'elle est non volatile.
Les ROM sont utilises pour stocker des informations figes telles que des programmes fixes
dans des machines programmes ou les tables de conversion de donnes.
Le contenu est fix la construction ou par lutilisateur et la disparition de lalimentation
lectrique naltre pas le contenu.
2.2. Mmoire vive (RAM) :
C'est une mmoire accs alatoire, on peut chaque instant changer son contenu. Les
RAM perdent leurs informations si on coupe lalimentation, on dit quelles sont volatiles.
Ds quun systme doit conserver temporairement des informations, la RAM trouve sa
place. En informatique, elles sont largement mises en uvre en quantits importantes (plus de
16 Mo en micro informatique et plusieurs centaines de mga octets en mini informatique).
2.3. Les mmoires programmables et effaables par lutilisateur :
Les mmoires programmables sont intermdiaires entre les RAM et les ROM. Leur contenu
peut tre dfini par lutilisateur et subsister sans alimentation lectrique.
On en rencontre de diffrentes familles :
Les PROM (Programmable ROM) : sont composes de fusibles que lon peut dtruire une
seule fois ;
Les EPROM (Erasable PROM) : ce sont des mmoires effaables par ultraviolet et
programmables lectriquement ;
Les EEPROM (Electrical Erasable PROM) : ce sont des mmoires effaables et
programmables lectriquement.
3. Organisation interne :
3.1. Capacit :
Cest la quantit dinformation qui peut tre stocke dans la mmoire. Elle sexprime en bits
ou en mots de n bits. Par exemple :
64b, 4Kb, 8Ko (o : octet) avec 1o = 8bits ; 1K = 2
10
= 1024 ; 1M = 2
20
= 1048576
3.2. Longueur de mot :
Cest la faon avec laquelle les bits sont organiss ou rangs, en gnral par mot de 8 bits
ou de 4 bits.
Un mot de 8bits :1 Octet
Un mot de 4bits : 1 Quartet
3.3. Adresse :
Pour identifier les mots on donne chacun une adresse, on dit alors case mmoire
d'adresse 40, case mmoire d'adresse FF etc.
3.4. Le temps daccs :
Cest le temps qui scoule entre une demande dinformation et le moment o elle est
effectivement disponible.
F.Cours n19 Les mmoires lectroniques Prof : MAHBAB Page 2 / 2
7
6
5 3
4 1 0 1 0 2
3 1 x x x x x x x x
2 0
1
0 x x x x
8 mots de 4 bits ou 8 quartets 4 mots de 8 bits ou 4 octets
8 mots de 4 bits = 32 bits 4 mots de 8 bits = 32 bits
3.5. Dcodage d'adresse :
Capacit = 2
nombre de lignes dadresse
x nombre de lignes de donnes
Pour lexemple ci-dessus : Capacit = 2
3
x 4 bits = 8 x 4 bits = 32 bits
Capacit = 8 x 4 bits = 8 q
On peut donc utiliser une mmoire soit en :
lecture :
Appliquer le mot adresse sur le bus dadresse ;
Slectionner le botier mmoire en appliquant un niveau logique bas sur la ligne CS ;
Slectionner le mode lecture en appliquant un niveau logique haut sur la ligne R/W ;
criture :
Appliquer le mot dadresse sur le bus dadresse ;
Appliquer le mot de donne sur le bus de donnes ;
Slectionner le botier mmoire en appliquant un niveau logique bas sur la ligne CS ;
Slectionner le mode criture en appliquant un niveau logique bas sur la ligne R/W ;
Schma fonctionnel d'une mmoire
IN/OUT
D
3
D
2
D
1
D
0
DATA I/O
A
2
A
1
A
0
Dcodeur
Dadresses
R/W
/CS
DATA : Donne
IN/OUT : Entre/Sortie
A
2
, A
1
, A
0
: lignes dadresse ou
Bus dadresse
D
3
, D
2
, D
1
, D
0
: lignes de donnes ou
Bus de donnes
R/W : signal de lecture/criture
CS : signal de slection du boitier
MEMOIRE
2
p
donnes de n bits
p n
CS R/W
Chip select Read/Write
Bus de donnes
bidirectionnel
Bus dadresse
unidirectionnel
TD LES COMPTEURS Prof : MAHBAB Page 1 / 5
1. Exercice compteur synchrone modulo 16 :
A- Table de vrit :
q
3
q
2
q
1
q
0
Q
3
Q
2
Q
1
Q
0
J
3
K
3
J
2
K
2
J
1
K
1
J
0
K
0
0 0 0 0 0 0 0 1
0 0 0 1 0 0 1 0
0 0 1 0 0 0 1 1
0 0 1 1 0 1 0 0
0 1 0 0 0 1 0 1
0 1 0 1 0 1 1 0
0 1 1 0 0 1 1 1
0 1 1 1 1 0 0 0
1 0 0 0 1 0 0 1
1 0 0 1 1 0 1 0
1 0 1 0 1 0 1 1
1 0 1 1 1 1 0 0
1 1 0 0 1 1 0 1
1 1 0 1 1 1 1 0
1 1 1 0 1 1 1 1
1 1 1 1 0 0 0 0
B- Tableau de Karnaugh :
q Q J K
0 0
0 1
1 0
1 1
Table dexcitation de
la bascule JK
H
R
Compteur
Modulo 16
Il faut ...
Q
1
.Q
0
Q
3
.Q
2
00 01 11 10
00
01
11
10
J
0
= ..
Q
1
.Q
0
Q
3
.Q
2
00 01 11 10
00
01
11
10
K
0
= ..
Q
1
.Q
0
Q
3
.Q
2
00 01 11 10
00
01
11
10
J
1
= ..
Q
1
.Q
0
Q
3
.Q
2
00 01 11 10
00
01
11
10
K
1
= ..
Q
1
.Q
0
Q
3
.Q
2
00 01 11 10
00
01
11
10
J
2
= ..
Q
1
.Q
0
Q
3
.Q
2
00 01 11 10
00
01
11
10
K
2
= ..
Q
1
.Q
0
Q
3
.Q
2
00 01 11 10
00
01
11
10
J
3
= ..
Q
1
.Q
0
Q
3
.Q
2
00 01 11 10
00
01
11
10
K
3
= ..
C- Logigramme :
2. Exercice compteur synchrone modulo 8 (0, 3, 6, 8, 10, 12, 13, 15) :
A- Table de vrit :
q
3
q
2
q
1
q
0
Q
3
Q
2
Q
1
Q
0
J
3
K
3
J
2
K
2
J
1
K
1
J
0
K
0
0 0 0 0 0 0 1 1
Q
1
.Q
0
Q
3
.Q
2
00 01 11 10
00
01
11
10
J
0
= ..
Q
1
.Q
0
Q
3
.Q
2
00 01 11 10
00
01
11
10
K
0
= ..
Q
1
.Q
0
Q
3
.Q
2
00 01 11 10
00
01
11
10
J
1
= ..
Q
1
.Q
0
Q
3
.Q
2
00 01 11 10
00
01
11
10
K
1
= ..
Q
1
.Q
0
Q
3
.Q
2
00 01 11 10
00
01
11
10
J
2
= ..
Q
1
.Q
0
Q
3
.Q
2
00 01 11 10
00
01
11
10
K
2
= ..
Q
1
.Q
0
Q
3
.Q
2
00 01 11 10
00
01
11
10
J
3
= ..
Q
1
.Q
0
Q
3
.Q
2
00 01 11 10
00
01
11
10
K
3
= ..
q Q J K
0 0
0 1
1 0
1 1
Table dexcitation de la bascule JK
J
0
Q
0
H
K
0
Q
0
Clr
H
R
J
1
Q
1
H
K
1
Q
1
Clr
J
2
Q
2
H
K
2
Q
2
Clr
J
3
Q
3
H
K
1
Q
3
Clr
H
R
Compteur
Modulo 8
Il faut ...
C- Complter le tableau suivant :
Q
3
Q
2
Q
1
Q
0
Q
3
Q
2
Q
1
Q
0
0 0 0 0
J
3
K
3
J
2
K
2
J
1
K
1
J
0
K
0
J
3
K
3
J
2
K
2
J
1
K
1
J
0
K
0
R
e
m
i
s
e

0

o
u
8
m
e

i
m
p
u
l
s
i
o
n
1
r
e

i
m
p
u
l
s
i
o
n
Q
3
Q
2
Q
1
Q
0
Q
3
Q
2
Q
1
Q
0
J
3
K
3
J
2
K
2
J
1
K
1
J
0
K
0
J
3
K
3
J
2
K
2
J
1
K
1
J
0
K
0
2
m
e

i
m
p
u
l
s
i
o
n
3
m
e

i
m
p
u
l
s
i
o
n
Q
3
Q
2
Q
1
Q
0
Q
3
Q
2
Q
1
Q
0
J
3
K
3
J
2
K
2
J
1
K
1
J
0
K
0
J
3
K
3
J
2
K
2
J
1
K
1
J
0
K
0
4
m
e

i
m
p
u
l
s
i
o
n
5
m
e

i
m
p
u
l
s
i
o
n
Q
3
Q
2
Q
1
Q
0
Q
3
Q
2
Q
1
Q
0
J
3
K
3
J
2
K
2
J
1
K
1
J
0
K
0
J
3
K
3
J
2
K
2
J
1
K
1
J
0
K
0
6
m
e

i
m
p
u
l
s
i
o
n
7
m
e

i
m
p
u
l
s
i
o
n
D- Logigramme :
E- Chronogramme :
H
Q3
t
Q2
Q1
Q0
t
t
t
t
R
H
J
0
Q
0
H
K
0
Q
0
Clr
J
1
Q
1
H
K
1
Q
1
Clr
J
2
Q
2
H
K
2
Q
2
Clr
J
3
Q
3
H
K
3
Q
3
Clr
3. Exercice compteur synchrone modulo 10 :
A- Table de vrit :
q
3
q
2
q
1
q
0
Q
3
Q
2
Q
1
Q
0
J
3
K
3
J
2
K
2
J
1
K
1
J
0
K
0
0 0 0 0 0 0 0 1
0 0 0 1 0 0 1 0
0 0 1 0 0 0 1 1
0 0 1 1 0 1 0 0
0 1 0 0 0 1 0 1
0 1 0 1 0 1 1 0
0 1 1 0 0 1 1 1
C- Complter le tableau suivant :
Q
3
Q
2
Q
1
Q
0
Q
3
Q
2
Q
1
Q
0
0 0 0 0
J
3
K
3
J
2
K
2
J
1
K
1
J
0
K
0
J
3
K
3
J
2
K
2
J
1
K
1
J
0
K
0
R
e
m
i
s
e

0

o
u
1
0
m
e

i
m
p
u
l
s
i
o
n
1
r
e

i
m
p
u
l
s
i
o
n
Q
1
.Q
0
Q
3
.Q
2
00 01 11 10
00
01
11
10
J
0
= ..
Q
1
.Q
0
Q
3
.Q
2
00 01 11 10
00
01
11
10
K
0
= ..
Q
1
.Q
0
Q
3
.Q
2
00 01 11 10
00
01
11
10
J
1
= ..
Q
1
.Q
0
Q
3
.Q
2
00 01 11 10
00
01
11
10
K
1
= ..
Q
1
.Q
0
Q
3
.Q
2
00 01 11 10
00
01
11
10
J
2
= ..
Q
1
.Q
0
Q
3
.Q
2
00 01 11 10
00
01
11
10
K
2
= ..
Q
1
.Q
0
Q
3
.Q
2
00 01 11 10
00
01
11
10
J
3
= ..
Q
1
.Q
0
Q
3
.Q
2
00 01 11 10
00
01
11
10
K
3
= ..
q Q J K
0 0
0 1
1 0
1 1
Table dexcitation de la bascule JK
H
R
Compteur
Modulo 10
Il faut ...
Q
3
Q
2
Q
1
Q
0
Q
3
Q
2
Q
1
Q
0
J
3
K
3
J
2
K
2
J
1
K
1
J
0
K
0
J
3
K
3
J
2
K
2
J
1
K
1
J
0
K
0
2
m
e

i
m
p
u
l
s
i
o
n
3
m
e

i
m
p
u
l
s
i
o
n
Q
3
Q
2
Q
1
Q
0
Q
3
Q
2
Q
1
Q
0
J
3
K
3
J
2
K
2
J
1
K
1
J
0
K
0
J
3
K
3
J
2
K
2
J
1
K
1
J
0
K
0
4
m
e

i
m
p
u
l
s
i
o
n
5
m
e

i
m
p
u
l
s
i
o
n
Q
3
Q
2
Q
1
Q
0
Q
3
Q
2
Q
1
Q
0
J
3
K
3
J
2
K
2
J
1
K
1
J
0
K
0
J
3
K
3
J
2
K
2
J
1
K
1
J
0
K
0
6
m
e

i
m
p
u
l
s
i
o
n
7
m
e

i
m
p
u
l
s
i
o
n
Q
3
Q
2
Q
1
Q
0
Q
3
Q
2
Q
1
Q
0
J
3
K
3
J
2
K
2
J
1
K
1
J
0
K
0
J
3
K
3
J
2
K
2
J
1
K
1
J
0
K
0
8
m
e

i
m
p
u
l
s
i
o
n
9
m
e

i
m
p
u
l
s
i
o
n
D- Logigramme :
E- Chronogramme :
H
J
0
Q
0
H
K
0
Q
0
Clr
R
J
1
Q
1
H
K
1
Q
1
Clr
J
2
Q
2
H
K
2
Q
2
Clr
J
3
Q
3
H
K
3
Q
3
Clr
H
Q3
Q2
Q1
Q0
t
t
t
t
t

4 Logique Sequentielle PDF

Hochgeladen von

Dokumentinformationen

Originaltitel

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

4 Logique Sequentielle PDF

Hochgeladen von

Copyright:

Verfügbare Formate

Lyce Technique Mohammedia

Das könnte Ihnen auch gefallen