Universidad Nacional Federico Villarreal

Facultad de Ingeniera Electrnica e Informtica

Curso:
Laboratorio de Circuitos Digitales II

Trabajo:
Informe N1

Tema:
Contador ascendente y descendente utilizando Maquina de Estados

Alumnos:
Camacho Prez Jorge Leonardo 2013232206
Fernndez Rosales Walter Cesar

Profesor:
Ing Vivar Recarte







Universidad Nacional Federico Villarreal


Universidad Nacional Federico Villarreal
Facultad de Ingeniera Electrnica e Informtica
I. LABORATORIO:
Ing.Vivar Recarte
II.OBJETIVO:
Disear un circuito secuencial sncrono (contador ascendente y descendente)
por medio de maquinas de estado, utilizando un software de simulacin de
circuitos.

C.I 74ls11 .
C.I 74ls21.
C.I 74ls32.
C.I 74ls74 (Flip Flop D).
C.I 74ls86.
C.I 4075.
C.I 74ls08.
C.I 74ls04.
Software Quartus II.
Software de simulacin Proteus.

IV:MARCO TERICO:
Un contador secuencial sncrono de 3 bits se determina mediante sus entradas,
salidas y estados de sus flips flops, por ellos las salidas representan en un
determinado cdigo el nmero de pulsos que puede recibir la entrada.
Estos estn constituidos por una serie de Biestables conectados entre s, de
modo que las salidas cambian cuando se le aplica un pulso a la entrada
generando un cambio de estado en las salidas.
La capacidad del contador es el nmero ms elevado, expresado en cualquiera
de los cdigos binarios, dependiendo al modo de operacin, los contadores
pueden ser "ascendentes"( si su contenido se incrementa con cada pulso) ,
"descendentes"(si su contenido disminuye con cada pulso) o tambin una
combinacin de ambos .


Universidad Nacional Federico Villarreal

V.Desarrollo Experimental
1.Uso del C.I 74ls74
Este circuito integrado contiene dos flip flop,
Latch o bsculas tipo D activadas por flanco
positivo.
El funcionamiento del circuito para que
tengamos el valor de la entrada D en la salida
Q se har cuando tengamos un flanco positivo
en la seal de reloj T. El terminal S (Set) si la
colocamos a nivel bajo nos pondr la salida Q
a nivel 1 y el terminal R al ponerlo a nievel
bajo pasa la salida Q a estar a nivel 0.Las salidas son Ttem.
Tabla de Estados
ENTRADAS SALIDAS
S R D

1 0 1 0 1
0 1 X 1 0
0 0 X * *
1 1 1 1 0
1 1 0 0 1

2.Uso del C.I 74ls32

Puerta OR cudruple de 2
entradas (de baja potencia
versin Schottky)



Universidad Nacional Federico Villarreal

3.Uso del C.I 74ls11





4.Uso del C.I 74ls21





5.Uso del C.I 74ls04





6.Uso del C.I 4075


Universidad Nacional Federico Villarreal

Para el desarrollo del circuito contador ascendente y descendente, utilizamos
maquinas de estado de tipo Mealy, en donde las salidas se generan
nicamente de las entradas y de su estado actual.
Maquina de Estado Mealy







SALIDAS = 0 , ENTRADAS= 1
TABLA DE ESTADOS
Estado Actual Estado Siguiente Estado Flip-Flops

x=0 x=1 x=0| x=1
A B H B H
B C A C A
C D B D B
D E C E C
E F D F D
F G E G E
G H F H F
H A G A G

DECODIFICACIN DE ESTADOS
Estado Actual Estado Siguiente Estado Flip-Flops

x=0 x=1 x=0| x=1
000 001 111 001 111
001 010 000 010 000
010 011 001 011 001
011 100 010 100 010
100 101 011 101 011
101 110 100 110 100
110 111 101 111 101
111 000 110 111 110
A
B H
G C
D E F
Universidad Nacional Federico Villarreal


SIMPLIFICANDO (Tablas de karnaugh)

Para

00 01 11 10
00 1 0 0 1
01 1 0 0 1
11 1 0 0 1
10 1 0 0 1

Para

00 01 11 10
00 1 1
01 1 1
11 1 1
10 1 1

Para

00 01 11 10
00 1
01 1 1 1
11 1 1 1
10 1

Q1

Universidad Nacional Federico Villarreal

ESQUEMATICO



}























Universidad Nacional Federico Villarreal

SIMULACION EN QUARTUS II

SIMULACION EN PROTEUS