DEPARTAMENTO DE ELCTRICA Y ELCTRONICA

CARRERAS DE:
INGENIERA ELECTRNICA EN TELECOMUNICACIONES
INGENIERA ELECTRNICA AUTOMATIZACIN Y CONTROL;

ASIGNATURA: CIRCUITOS DIGITALES NRC: 2524

INFORME/TRABAJO PREPARATORIO
DE LABORATORIO No. 3.2

INTEGRANTES
1. Alex Bez Espinosa
2. Ricardo Cordovilla


Profesora: MARIA ANTONELLA VALLEJO BALDEON









FECHA DE ENTREGA

19/11/2013
TRABAJO PREPARATORIO
LABORATORIO No. 3.2

Tema: Anlisis de Mquinas secuenciales sincrnicas

1. Objetivo.

Dibujar el diagrama de estados de una mquina secuencial sincrnica y verificar su funcionamiento
mediante la implementacin del circuito electrnico correspondiente.

2. Realice el anlisis completo (paso a paso) de la siguiente mquina secuencial sincrnica.

















MUX 4/1
S1
VCC
CLK
__
TB
S0
DA
__
QtC
CLR
QtB
TC
QtA QtB
CLR
__
QtC QtA
B
OUT
RESET (L)
VCC
Y
CLR
A C
W
E I3 I2 I1 I0
3. Diagrama de bloques completo de la mquina secuencial sincrnica





























4. Procedimiento completo del anlisis de una mquina secuencial sincrnica

Mquina Secuencial tipo A, en vista que se puede observar que la variable externa (W)
alimenta el Decoder de Salida
Se procede a redibujar el circuito en lgica mixta, y colocar los inhibidores donde exista
incompatibilidad de nivel

Qt
A-1
Qt
B-1
Qt
C-1

D.P.



Qt
A
Qt
B
Qt
C


E.M

A B C

D

Decodificador de Salida
VARIABLE
EXTERNA
W



Se procede a obtener las expresiones lgicas de los decodificadores de prximo estado y salida

C B A W OUT OUT OUT
0 0 0 0

1 1
0 0 0 1 0 1
0 0 1 0 0 1
0 0 1 1 1 1
0 1 0 0
0
0 1
0 1 0 1 0 1
0 1 1 0 0 0
0 1 1 1 0 1
1 0 0 0

1 0
1 0 0 1 1 0
1 0 1 0 0 0
1 0 1 1 1 0
1 1 0 0

1 1
1 1 0 1 1 0
1 1 1 0 1 0
1 1 1 1 1 1


EXPRESIONES DEL DECODER DE PROXIMO
ESTADO
Se reduce la tabla de verdad introduciendo dos variables para obtener as la salida del MUX (4/1),
donde C, B son los selectores S1, S0 correspondientemente, y se obtiene OUT








En OUT se encuentran los valores que hacen que la salida OUT sean las expresiones
anteriores.
En los selectores entran y , entonces se debe volver a escribir los valores de la
salida, estos se encuentran en OUT.











Expresin de Salida, se la obtiene con la utilizacin de Mapas de Karnaugh

AW/CD 00 01 11 10
00 1 1 1
01 1 1
11 1 1 1
10 1

Mapas de Karnaugh correspondientes a los decodificadores de estado presente y prximo
estado.

T
C
= B T
B
=1 D
A
=
AW\CB 00 01 11 10
00 1 1
01 1 1
11 1 1
10 1 1


Lo siguiente que se debe realizar es la tabla de Estado Presente y Prximo estado, tomando en
cuenta las tablas caractersticas de cada Flip-Flop utilizado en el diseo de la maquina
secuencial, adems de las entradas externas y sus combinaciones para obtener los resultados
en el Decoder de salida, por tanto se indica a continuacin dicha tabla:





S1 S0 OUT
0 0
0 1 0
1 0

1 1
S1 S0 OUT
0 0 1
0 1

1 0 0
1 1
AW\CB 00 01 11 10
00 1 1 1 1
01
11
10 1 1 1 1
AW\CB 00 01 11 10
00 1 1 1 1
01 1 1 1 1
11 1 1 1 1
10 1 1 1 1
EXPRESIONES DEL DECODER DE
SALIDA
EXPRESIONES DEL DECODER DE
SALIDA
TABLA DE PRESENTE Y PRXIMO ESTADO

























5. Diagrama de estados correspondiente




























ESTADOS Ct-1 Bt-1 At-1 W TC TB DA C B A OUT
a
0 0 0 0 0 1 1 0 1 1 1
0 0 0 1 0 1 0 0 1 0 1
b
0 0 1 0 0 1 1 0 1 1 1
0 0 1 1 0 1 0 0 1 0 1
c
0 1 0 0 1 1 1 1 0 1 1
0 1 0 1 1 1 0 1 0 0 1
d
0 1 1 0 1 1 1 1 0 1 0
0 1 1 1 1 1 0 1 0 0 1
e
1 0 0 0 0 1 1 1 1 1 0
1 0 0 1 0 1 0 1 1 0 0
f
1 0 1 0 0 1 1 1 1 1 0
1 0 1 1 0 1 0 1 1 0 0
g
1 1 0 0 1 1 1 0 0 1 1
1 1 0 1 1 1 0 0 0 0 0
h
1 1 1 0 1 1 1 0 0 1 0
1 1 1 1 1 1 0 0 0 0 1
a
000
C
010

e
100

g
110

f
101

h
111

d
011

b
001

1/1
1/1
1/0
0/1
1/0
1/1
0/0
1/1
0/1
0/0
1/1
1/0
0/0 0/0
0/1
0/1
6. Diagrama de tiempos completo

CLK
DA
QA 1
TB
QB 0
TC
QC 0
0
1
0
0 0 0
1
0
1
1 0 1
1 1
0 1 0 1 1 0
0
0 1 0 0 1
0 0 1 1 0 0
0
0 1
0
1 1
0
0
1
1 1 1 1


7. Diagrama Electrnico


8. Lista de elementos
RV1: 100 [K]
R1: 1[k]
C1: 1[F], C2: 10[F], C3: 10[F],
R2, R3: 330 []
D1: Diodo 1N4001
R4: 10[K]
R5, R6: 1[K]
U1: 7476 (2/2) flip flop JK
U2: 7476 (1/2) flip flop JK
U3: NE555 (1/1) generador seal CLK
U4: 7404 (4/6) COMPUERTA NOT
U5: 7486 (1/4) COMPUERTA XOR
U5: 74LS08 (2/4) COMPUERTA AND
U7: 74LS153 (1/1) MUX DE 4/1
U8: 7447 (2/2) DECODER BDC/ 7 SEGMENTOS
U10: 7402 (2/4) COMPUERTA NAND
DIP Switch (2/2)

9. Conclusiones y recomendaciones
..
.....
.....
....

....

....
....
....
....


10. Bibliografa

Fsico: Apuntes de Circuitos Digitales.

URL: http://www.ladelec.com/practicas/circuitos-analogos/271-antirrebote-basico
URL: http://es.scribd.com/doc/108913237/Circuito-antirrebotes