1

D.I.S.C.A. UPV
TEMA 4: TECNOLOGAS DE
CIRCUITOS DIGITALES
INTEGRADOS. FAMILIAS
BIPOLARES
2
D.I.S.C.A. UPV
CONTENIDOS DEL TEMA 4
1. Introduccin
2. Lgica TTL. Puerta bsica NAND
3. Parmetros caractersticos
4. Tipos de salida en TTL
4.1 salida totem-pole
4.2 salida en colector abierto
4.3 salida triestado
5. Otras puertas TTL
6. Subfamilias TTL
3
D.I.S.C.A. UPV
BIBLIOGRAFA DEL TEMA 4
TEORA
"Principios y Aplicaciones Digitales". Malvino. Ed. Marcombo. 1988.
Captulos 6 y 7.
"Circuitos Electrnicos" Vol.4 (Digitales II). Merino. E.T.S.I.T.
Madrid. Captulos 5 y 7.
"Diseo Electrnico". Savant. Ed. Addison-Wesley. 1992. Captulo 15.
"Digital Design". Wakerly. Ed. Prentice-Hall. 1994. Captulo 3.
PROBLEMAS
"Problemas resueltos de Electrnica". Benlloch y otros. U.P.Valencia.
Captulo 11.
"Sistemas Digitales. Problemas". Pedro Lpez y J.M. Martnez.
U.P.Valencia. Captulo 2.
4
D.I.S.C.A. UPV
1. INTRODUCCIN
ESCALAS DE INTEGRACIN EN C.I DIGITALES:
SSI (Small Scale Integration): hasta 10 puertas
puertas, biestables
MSI (Medium Scale Integration): 10 a 100 puertas
codificadores, multiplexores, sumadores,
contadores, registros, ...
LSI (Large Scale Integration): 100 a 1000 puertas
VLSI (Very Large Scale Integration): ms de 1000 puertas
memorias y procesadores
5
D.I.S.C.A. UPV
1. INTRODUCCIN(2)
FAMILIA LGICA:
Conjunto de elementos funcionales ( puertas, biestables, decodificadores,
contadores, ...) con el mismo circuito base y tecnologa de fabricacin.
Compatibilidad elctrica, interconexin directa.
FAMILIAS LGICAS PRINCIPALES:
Bipolares:
Lgica transistor-transistor (TTL, LSTTL, STTL)
Lgica de emisor acoplado (ECL)
MOS:
PMOS, NMOS
CMOS
BiCMOS (Bipolar- CMOS)
6
D.I.S.C.A. UPV
Familias lgicas: Estado actual
CMOS
bsica
7
D.I.S.C.A. UPV
Niveles de tensin en familias
lgicas. Grfico comparativo
8
D.I.S.C.A. UPV
Evolucin del mercado.
(Millones de unidades vendidas por ao)
Fuente: Texas Instruments
9
D.I.S.C.A. UPV
2. Lgica TTL
Puerta bsica TTL. Funcin lgica NAND
(Baja impedancia de salida en los dos estados lgicos: velocidad de conmutacin alta).
Transistor multi-emisor
Salida
Totem-Pole
El diodo D impide
que conduzcan
simultneamente
Q3 y Q4,
limitando el
consumo de
potencia.
10
D.I.S.C.A. UPV
2. Lgica TTL (2)
CASO 1: Salida a nivel bajo:
Q1 funciona en activa inversa
(Unin B-C:ON, B-E:OFF)
Q2 y Q3 funcionan en saturacin
Q4 est cortado, debido a la
presencia de D1
V
SAL
= V
CE(sat)
= 0.2V =V
OL
( 0)
(5V)
11
D.I.S.C.A. UPV
2. Lgica TTL (3)
CASO 2: Salida a nivel alto: Al menos una entrada est a
nivel bajo.
La unin B-E de Q1 conduce, por
lo que la tensin de base de Q1
es de 0.2+0.7=0.9V, insuficiente
para que Q2, Q3 y el diodo B-C de
Q1 conduzcan .
Por tanto, Q2 y Q3 cortados.
Tensin de salida Vs aproximada:
Vs Vcc - V
BEQ4
- V
D1
= 5 - 1.4 = 3.6V
(Q4 prximo a la saturacin)
12
D.I.S.C.A. UPV
3. Parmetros caractersticos(1)
Margen de temperatura
serie comercial (74xx): de 0 a 70C
serie militar (54xx): de -55 a 125C
Tensin de alimentacin
74xx: 4.75V - 5.25V (5 5%)
54xx: 4.5V - 5.5V (510%)
13
D.I.S.C.A. UPV
3. Parmetros caractersticos(2)
Caractersticas de
transferencia
V
OHMIN
=2.4V
V
IHMIN
=2V
V
ILMAX
=0.8V
V
OLMAX
=0.4V
Mrgenes de ruido (inmunidad
al ruido)
A Nivel alto(H)
NM
H
= V
OHMIN
- V
IHMIN
= 0.4V
A nivel bajo(L)
NM
L
= V
ILMAX
- V
OLMAX
=0.4V
NM
H
=0.4V
NM
L
=0.4V
Por defecto, se toma el menor de
los dos, si son distintos
14
D.I.S.C.A. UPV
3. Parmetros caractersticos(3)
FAN-OUT: Nmero mximo de cargas (entradas de puertas)
que pueden ser conectadas a la salida de una puerta sin que se
desvirten los mrgenes lgicos.
Puerta
lgica
Puerta
lgica
Puerta
lgica
Puerta
lgica
Puerta
lgica
1
2
3
n
I
IL
I
IH
I
IL
I
IH
I
OL
I
OH
I
IL
I
IH
I
IL
I
IH
I
IL
I
IH
I
IL
I
IH
Convenio: Las corrientes entrantes hacia
la puerta se consideran positivas, y
negativas si son salientes
En TTL estndar, se tiene:
A nivel bajo de salida:
I
OLMAX
= 16mA, I
ILMAX
= -1.6mA
A nivel alto de salida:
I
OHMAX
=-400 A, I
IHMAX
= 40 A
10 ) / ( ) ( = =
ILMAX OLMAX
I I L FanOut
10 ) / ( ) ( = =
IHMAX OHMAX
I I H FanOut
Por defecto, se toma el menor de los dos,
si son distintos. Si no es un entero, se
trunca.
15
D.I.S.C.A. UPV
3. Parmetros caractersticos(4)
Tiempo de retardo
tpd= (tpdLH + tpdHL)/2 10ns
Disipacin de potencia
Aproximadamente 10mW
por puerta TTL.
Factor de mrito:
Producto (Potencia x Retardo) 100pJ
Input
Propagation delay:
Transition time:
Voltage swing:
t
pd

t
r
(rise time) or t
f
(fall time)
V
OH
- V
OL
t
r
t
10%
90%
t
pd(LH)
Output
V
OH
-V
OL
10%
90%
t
f
t
pd(HL)
16
D.I.S.C.A. UPV
Salida Totem Pole
No permite la conexin
directa de las salidas de dos
puertas diferentes
Cuando las dos salidas
tienen niveles lgicos
distintos, se establecen
caminos de corriente (I
1
I
2
)
elevada (unos 30mA), que
superan ampliamente la
I
OLMAX
(16mA) y que pueden
daar los transistores.
4. Tipos de salida en TTL(1)
+5V +5V
ON
ON
(OFF)
(OFF)
OFF
OFF
(ON)
(ON)
I
1 I
2
Puerta A
Puerta B
17
D.I.S.C.A. UPV
Salida en colector abierto
Permite el cableado lgico directo,
eliminando Q4 y D (AND cableada).
Se requiere una resistencia externa,
denominada de Pull-up, para obtener
el nivel alto.
4. Tipos de salida en TTL(2)
+5V
out
Vcc
R
pull-up
R
pull-up
El valor de R
pu
es un compromiso
entre velocidad, disipacin y fan out.
Valores tpicos: unos pocos Kohm. 18
D.I.S.C.A. UPV
4. Tipos de salida en TTL(3)
Salida Tri-estado (tri-state)(1).
Permite la conexin directa de las salidas, y es tan rpida como la salida totem-pole.
A la salida hay tres estados lgicos: 0, 1, y alta impedancia (H.Z Z*).
La alta impedancia se consigue cortando simultneamente a Q3 y Q4, mediante una
entrada especial, denominada enable(E) disable (/D).
19
D.I.S.C.A. UPV
4. Tipos de salida en TTL(y 4)
Salida Tri-estado (y 2)
Esta salida permite la conexin directa de varias salidas entre s, en configuracin de
bus, activando slo una de las puertas e inhabilitando las restantes.
Varios dispositivos pueden acceder a un bus bidireccional en un sistema computador.
Slo la informacin de un dispositivo debe aparecer en la salida, mediante la correcta
seleccin del chip (Chip Select)
A
a
B
b
C
c
D
d
Puerta no
inversora Buffer
S
d c b a | S | Funcionamiento
0 0 0 1 | A | Buffers B,C y D desconectados
0 0 1 0 | B | Buffers A,C y D desconectados
0 1 0 0 | C | Buffers A,B y D desconectados
1 0 0 0 | D | Buffers A,B y C desconectados

d c b a | S | Funcionamiento
0 0 0 1 | A | Buffers B,C y D desconectados
0 0 1 0 | B | Buffers A,C y D desconectados
0 1 0 0 | C | Buffers A,B y D desconectados
1 0 0 0 | D | Buffers A,B y C desconectados

20
D.I.S.C.A. UPV
5. Otras puertas TTL
Puerta AND Puerta OR
Puerta NOR
21
D.I.S.C.A. UPV
6. Subfamilias TTL(1)
Subfamilias no saturadas.
Emplean transistores Schottky, que no se saturan en el estado bajo, debido a
una unin Schottky entre colector y base del transistor.
V
BC
=V
BE
-V
CE
=0.5V
0.7V
V
CESAT
=0.2V
TRT. Normal:
0.7V
0.2V
Diodo Schottky,
Conduce con
slo 0.2V
TRT. Schottky (no saturado):
0.5v
22
D.I.S.C.A. UPV
6. Subfamilias TTL(2)
Subfamilias con transistores Schottky:
STTL: Schottky TTL
LSTTL: Low Power Schottky TTL
ASTTL: Advanced Schottky TTL
ALSTTL: Advanced Low Power Schottky TTL (La ms utilizada en diseos
actuales)
STTL
LSTTL
23
D.I.S.C.A. UPV
6. Subfamilias TTL(3)
Retardo de propagacin vs.
Disipacin de potencia en
las subfamilias TTL.
Evolucin comparativa de las
familias lgicas.
De las bipolares, la ALS es la
ms empleada en diseos
actuales.