Sie sind auf Seite 1von 4

UNIVERSIDADE FEDERAL DE SO CARLOS DEE / CCET

_______________________________________________________________________________


SISTEMAS DIGITAIS 1 PROF. G. CIRINO REV.3 (2o SEM 2014)

Laboratrio de Sistemas Digitais 1
EXPERINCIA NR.3
PORTAS LGICAS e MAPA DE VEITCH-KARNAUGH

INSTRUES:
- grupo de at 3 alunos.
- IMPRIMIR ESTE ROTEIRO E TRAZER NA AULA para anotao de resultados;
- IMPRIMIR E TRAZER NA AULA OS DATASHEETS DE CIs NOT, AND, NAND,
OR;
- ler o documento sobre regras de conduta no laboratrio;
- ler o documento sobre roteiro e recomendaes de elaborao de relatrios;
- ler atentamente todo o procedimento desta experincia antes de realiz-la;
comentar cada item entre os integrantes da equipe;
- conferir (no mnimo duas vezes) detalhadamente, a montagem do circuitos.
Marcar as conexes feitas no esquema eltrico. De preferncia, o(s) aluno(s) que
conferir(em) no deve(m) ser o(s) mesmo(s) que montou(aram);
- utilizar as folhas de dados (datasheets) dos componentes usados;
- TAREFA PR LAB: sempre que possvel preencher tabelas e resolver as partes
tericas solicitadas neste roteiro.

MATERIAL
Mdulo de bancada Capacitores: 100 nF, 10uF (tntalo ou eletroltico);
Proto-board; Circuitos integrados TTL(74LSXX): NOT / OR / AND
Fios rgidos p/ conexes no proto-board;



UNIVERSIDADE FEDERAL DE SO CARLOS DEE / CCET
_______________________________________________________________________________


SISTEMAS DIGITAIS 1 PROF. G. CIRINO REV.3 (2o SEM 2014)
Procedimento

Vamos analisar um problema lgico tpico, gerar uma expresso lgica,
minimiz-la via mapa de Veitch-Karnaugh (mapa V-K) e implementar seu
circuito lgico. Para este fim, consultar os datasheets dos CIs portas lgicas
NOT, AND, OR, localizar e anotar suas principais caractersticas.
PREENCHER OS DADOS TCNICOS NESTE ROTEIRO DA
EXPERINCIA, QUANDO SOLICITADO. Apresentar no relatrio.

1. Projetar um circuito lgico que controla o elevador de um prdio de 3
nveis: trreo, primeiro e segundo andares. Estabelecer um sinal lgico,
M, que indica quando o elevador est se movendo (M=1) ou parado
(M=0). Estabelecer trs sinais lgicos (FT, F1 e F2) que indicam quando o
elevador se encontra num determinado andar: FT, F1 e F2 so
normalmente em nvel lgico BAIXO (Fs = 0), passando para ALTO (Fs
= 1) apenas quando o elevador se encontra num determinado andar. Por
exemplo, quando o elevador estiver no primeiro andar tem-se: F1 = 1 e FT
= F2 = 0. Estabelecer um sinal lgico (ABRIR) que habilita a abertura da
porta do elevador. ABRIR normalmente deve ficar em nvel BAIXO (0) e
vai para nvel ALTO (1) quando a porta do elevador tiver que ser aberta.
Estabelecer um sinal lgico de alarme (AL) para indicar um inadequado
funcionamento do sistema. AL normalmente deve ficar em nvel BAIXO
(0) e vai para nvel ALTO (1) quando h problema com algum sensor de
porta. Aproveite as vantagens das condies de irrelevncia. Com base
no exposto acima, pede-se:

1.1 Esboar o sistema lgico em diagrama de blocos, representando as
entradas e sadas. Quantas entradas e sadas existem nesse sistema ?

1.2 Preencher a correspondente Tabela-Verdade deste sistema, Tab.I;
NOTA IMPORTANTE: Por se tratar de um exerccio simplificado,
existiro algumas condies fisicamente impossveis, mas que no
experimento sero testadas, uma vez que o mdulo de bancada permite
UNIVERSIDADE FEDERAL DE SO CARLOS DEE / CCET
_______________________________________________________________________________


SISTEMAS DIGITAIS 1 PROF. G. CIRINO REV.3 (2o SEM 2014)
essas combinaes impossveis. No entanto, o aluno deve perceber que
quando ocorrerem estas situaes impossveis, a sada ABRIR assumir
um valor que irrelevante para as condies normais de operao.
Porm, nestas mesmas situaes impossveis, a sada AL dever ser
acionada, indicando que h uma falha na lgica normal de operao.

1.3 Transpor os valores da Tab.I num mapa V-K, minimizando a expresso
das sadas.

1.4 Esboar o circuito lgico correspondente s sadas;

1.5 Montar o circuito da funo minimizada obtida acima. Use o mdulo de
bancada para auxiliar na montagem, fig.1. Com a ajuda desta placa,
construir a Tabela-Verdade da expresso minimizada e confirmar os
seus valores com medies do circuito. Use a Tab.I.

1.6 Analisar os resultados com discusses entre os membros do grupo.


Fig.1: mdulo bancada.
OBS:
No esquecer de
alimentar
adequadamente todos
os CIs incluindo um
capacitor de 100nF na
alimentao de cada
CI, de Vcc=5V p/ o
terra (por que?).

Utilizar capacitores
(10 uF) nos pontos da
placa em que o Vcc
aplicado.
UNIVERSIDADE FEDERAL DE SO CARLOS DEE / CCET
_______________________________________________________________________________


SISTEMAS DIGITAIS 1 PROF. G. CIRINO REV.3 (2o SEM 2014)

Tab. I
FT F1 F2 M ABRIR TEO AL TEO
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1


UNIVERSIDADE FEDERAL DE SO CARLOS DEE / CCET
_______________________________________________________________________________


SISTEMAS DIGITAIS 1 PROF. G. CIRINO REV.3 (2o SEM 2014)
Soluo item 1.1:
Diagrama de blocos:

Soluo item 1.2: Vide Tab.I

Soluo item 1.3:
Mapas V-K:
UNIVERSIDADE FEDERAL DE SO CARLOS DEE / CCET
_______________________________________________________________________________


SISTEMAS DIGITAIS 1 PROF. G. CIRINO REV.3 (2o SEM 2014)
Soluo item 1.4:
Circuito:

Soluo item 1.5: Preencher a tabela com os valores medidos:
FT F1 F2 M ABRIR MED AL MED
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1

UNIVERSIDADE FEDERAL DE SO CARLOS DEE / CCET
_______________________________________________________________________________


SISTEMAS DIGITAIS 1 PROF. G. CIRINO REV.3 (2o SEM 2014)

Soluo item 1.6:
Anlise dos resultados: