UNIVERSIDAD TECNOLOGICA METROPOLITANA

FACULTAD DE INGENIERA
ESCUELA DE ELECTRNICA

UTEM
PRESENTACIN DE TEMA PARA TRABAJO DE TITULACIN
FECHA DE PRESENTACIN ACTUAL
FECHA DE PRESENTACIN ANTERIOR

1.- TTULO DEL TEMA:" IMPLEMENTACION DE UN SISTEMA DE PROCESAMIENTO

DE AUDIO EN FPGA"
2.- CARRERA: INGENIERIA EN ELECTRNICA
3.- MENCIN: SIN MENCIN
4.- PROFESOR GUA SR:
5.- INGENIERO GUA SR: JORGE TOBAR PINTO
6.- ALUMNO SR: ALEJANDRO MARTINEZ CAVIERES
6.1.- DIRECCIN: PRESIDENTE ARTURO ALESSANDRI #1682 MAIPU
6.2- TELFONO:
EMAIL:

02-27817628 / 09-83242985
ALEJANDROMARTINEZCAV@LIVE.COM

7.- OBJETIVOS DEL TEMA Y TEMARIO TENTATIVO.

7.1.-

Nombre del trabajo de ttulo.

Implementacin de un sistema de procesamiento de audio en FPGA"

UTEM

7.2.-

Objetivos:

Objetivo General:
-

Implementar una aplicacin de procesado de audio en un dispositivo FPGA (Field

Programmable Gate Array).

Objetivos Especficos
-

Analizar plataforma de desarrollo Spartan 6 de ATLYS.

Desarrollar una aplicacin que permita controlar el CODEC mediante la aplicacin
System Generator de Xillinx como parte de la suite de herramientas de
SIMULINK/MATLAB.
Implementacin de un filtro FIR orientado a aplicaciones de audio en la plataforma
Spartan 6.

7.3.-

Antecedentes del tema.

El procesado de seales digitales de audio es un rea muy desarrollada en los ltimos aos. Las
investigaciones sobre el procesado digital se orientan al desarrollo de algoritmos eficientes que
permitan maximizar los recursos de los sistemas donde son implementados, condicionando el
desarrollo de estos algoritmos a los dispositivos de tratamiento de seales digitales.
Los procesadores de seales digitales basados en estructuras de carcter secuencial siempre fueron
un desafo para la implementacin de este tipo algoritmos debido que el procesador de seales
digitales DSPIC por ejemplo posee solo una herramienta que permite realizar las tareas de
multiplicacin o acumulacin, manteniendo al sistema de procesamiento principal ocupado
mientras realiza esta operacin. De esta manera un DSPIC debe trabajar de forma secuencial para
realizar tareas de carcter paralela.

UTEM
En este caso una FPGA permite al diseador implementar una lgica paralela acorde al diseo
original de los algoritmos implementados. Para ilustrar las capacidades de la implementacin de
este tipo de algoritmos se considerara el siguiente ejemplo, un filtro digital de 256 taps
implementado en procesador convencional de seales digitales DSPIC. Se necesitan 256
operaciones MAC por ciclo de maquina por muestra para un ciclo de mquina.

Si consideramos aplicar el mismo algoritmo en una FPGA, esta contiene un gran nmero de
puertas lgicas y un nmero an ms grande de transistores. Usando un enfoque de diseo orientado
al paralelismo mediante la construccin de bloques hechos de arreglos lgicos digitales es posible
implementar un algoritmo similar al terico en un solo ciclo de mquina.

UTEM
Esto resulta en una gran mejora en la latencia de cada instruccin por ejemplo

7.4.-

Metodologa o programacin de actividades.

La metodologa de trabajo consiste en implementar algunos ejemplos de algoritmos conocidos de

procesamiento de audio en la herramienta System Generator de Xillinx. Esta herramienta permite
implementar algoritmos de manera rpida basada en un lenguaje de programacin visual. Esta
herramienta es una suite de MATLAB aplicada en Simulink lo que permite simular el algoritmo y
evaluar su desempeo, medidas de ruido y otras caractersticas de inters.
La implementacin final y comparacin de los resultados de los algoritmos en la FPGA se realizara
posteriormente al anlisis y optimizacin en System Generator.
En resumen la metodologa ser la siguiente:
1. Estudio de la plataforma SPARTAN 6 de ATLYS.
2. Estudio y anlisis de diseo de filtros digitales FIR y en menor medida IIR orientados a
aplicaciones de audio.
3. Estudio y anlisis de la herramienta System Generator y sus propiedades.
4. Simulaciones y registro de resultados entregados por System Generator.
5. Implementacin de los algoritmos optimizados en la FPGA SPARTAN 6 de ATLYS.
6. Pruebas de laboratorio y ajustes finales.
7. Entrega del proyecto final.

UTEM

7.5.- Resultados esperados.

1. Implementacin de la aplicacin que permita el control del cdec de la plataforma
SPARTAN 6 funcionando adecuadamente.
2. Generar un estudio del diseo de filtros digitales orientado a aplicaciones de audio.
3. Generar un estudio introductorio al entorno MATLAB/Simulink aplicado a la
herramienta System Generator para futuras aplicaciones disponibles para los
alumnos de la Universidad tecnolgica metropolitana o similares.

7.6.- Planteamiento de captulos.

Capitulo 1: Introduccin
1.1 Objetivos.
1.2 Antecedentes.
1.3 Justificacin.
1.4 Organizacin del documento de trabajo de titulacin.
Capitulo 2: Estado del Arte
2.1 Tipos de FPGA.
2.2 Introduccin a los filtros digitales.
2.3 Algoritmos en procesamiento digital de audio.
Capitulo 3: Propuesta de Diseo y Caractersticas estructurales
3.1 System Generator.
3.2 Punto Fijo y Punto Flotante.
3.3 Caractersticas de la plataforma de diseo SPARTAN 6 de ATLYS.

UTEM

Captulo 4: Simulacin y Pruebas

Captulo 5: Implementacin de los diferentes algoritmos.
Captulo 6: Conclusiones, recomendaciones y trabajos futuros.

7.7.- Aporte personal

Dejar a disposicin de alumnos y profesores de Ingeniera en Electrnica de la
UTEM el diseo e implementacin del trabajo de titulacin, cuyo anlisis y
posibles modificaciones ser objeto de trabajo en asignaturas correspondientes al
rea de procesamiento digital de seales o similares.

7.8.- Bibliografa.
-

Embedded Control Using FPGA, V. Sornam Viswanathan. Seminar Report

Interfacing a processor core in FPGA to an audio system. Jose Mateos Albiach.

7.9.- Carta Gantt

UTEM

CERTIFICADO

El infraescrito
Por la presente acepta actuar y figurar como profesor gua del trabajo de titulacin:
IMPLEMENTACION DE UN SISTEMA DE PROCESAMIENTO DE AUDIO EN FPGA".
Del alumno sr ALEJANDRO MARTINEZ CAVIERES
De la carrera INGENIERIA EN ELECTRONICA
A partir de la fecha de su aprobacin por la comisin de trabajo del ttulo del departamento de
electricidad.

Firma del profesor gua

Santiago, de.

RESOLUCIN DE LA COMISIN DE TITULACION

APROBADO

FECHA

PENDIENTE
RECHAZADO
OBSERVACIONES:

....