David Maga a Garcia

12110183 | L-202 | Microcontroladores y Microprocesadores

Arquitectura Von Neumann
La arquitectura tradicional de computadoras y microprocesadores est basada en la
arquitectura Von Neumann, en la cual la unidad central de proceso (CPU), est conectada a
entradas y salidas digitales, y una memoria nica donde se guardan las instrucciones del
programa y los datos. El tamao de la unidad de datos o instrucciones est fijada por el
ancho del bus que comunica la memoria con la CPU. As un microprocesador de 8 bits con
un bus de 8 bits, tendr que manejar datos e instrucciones de una o ms unidades de 8 bits
de longitud.
Si se tiene que acceder a una instruccin o dato de ms de un byte de longitud, tendr que
realizar ms de un acceso a la memoria. Y el tener un nico bus hace el microprocesador
ms lento en su respuesta, ya que no puede buscar en memoria una nueva instruccin
mientras no finalicen las transferencias de datos de la instruccin anterior.
Las principales limitaciones con la arquitectura Von Neumann son:
La limitacin de la longitud de las instrucciones por el bus de datos, que hace que el
microprocesador tenga que realizar varios accesos a memoria para buscar instrucciones
complejas.
La limitacin de la velocidad de operacin a causa del bus nico para datos e instrucciones
que no deja acceder simultneamente a uno y otras, lo cual impide superponer ambos
tiempos de acceso.







Pgina 2
Arquitectura Harvard
Esta arquitectura tiene la unidad central de proceso (CPU) conectada a dos memorias, una
con las instrucciones y otra con los datos por medio de dos buses diferentes. Una de las
memorias contiene solamente las instrucciones del programa (Memoria de programa), y
la otra solo almacena datos (Memoria de datos). Ambos buses son totalmente
independientes y pueden ser de distintos anchos. Para un procesador de set de
instrucciones reducido, o RISC, el set de instrucciones y el bus de memoria de programa
pueden disearse de tal manera que todas las instrucciones tengan una sola posicion de
memoria de programa de longitud.
Ademas, al ser buses independientes, la CPU puede acceder a los datos para completar la
ejecucin de una instruccin, y al mismo tiempo leer la siguiente instruccin a ejecutar.
Ventajas de esta arquitectura:

El tamao de las instrucciones no esta relacionado con el de los datos, y por lo tanto puede
ser optimizado para que cualquier instruccin ocupe una sola posicin de memoria de
programa, logrando asi mayor velocidad y menor longitud de programa.
El tiempo de acceso a las instrucciones puede superponerse con el de los datos, logrando
una mayor velocidad en cada operacin.