PDF

UNIVERSIDADE FEDERAL DE SANTA CATARINA
PROGRAMA DE PS-GRADUAO
EM ENGENHARIA ELTRICA

RETIFICADORES MONOFSICOS E
TRIFSICOS COM CARGA DIFERENCIAL
CONTROLADOS POR REGIME DE
DESLIZAMENTO: ANLISE, PROJETO E
IMPLEMENTAO

Tese submetida
Universidade Federal de Santa Catarina
Como parte dos requisitos para a
Obteno do grau de Doutor em Engenharia Eltrica

EDWARD LEONARDO FUENTEALBA VIDAL

Florianpolis, Novembro de 2008

ii

RETIFICADORES MONOFSICOS E
TRIFSICOS COM CARGA DIFERENCIAL
CONTROLADOS POR REGIME DE DESLIZAMENTO:
ANLISE, PROJETO E IMPLEMENTAO

EDWARD LEONARDO FUENTEALBA VIDAL

Esta Tese foi julgada adequada para obteno do Ttulo de Doutor
em Engenharia Eltrica, na rea de concentrao de Eletrnica de Potncia, e
aprovada em sua forma final pelo Programa de Ps-Graduao em Engenharia
Eltrica da Universidade Federal de Santa Catarina.

_____________________________
Prof. Ivo Barbi, Dr. Ing.
Orientador

___________________________________
Coordenador do Programa de Ps-Graduao em Engenharia Eltrica
Prof. Katia Campos de Almeida, Ph.D.

Banca Examinadora:
___________________________________
Prof. Ivo Barbi, Dr. Ing.
Presidente

___________________________________
Prof. Ivan Eidt Colling, Dr.

___________________________________
Prof. Gilberto Costa Drumond Souza, Ph.D.

___________________________________
Prof. Marcelo Lobo Heldwein, Dr.

___________________________________
Prof. Enio Valmor Kassick, Dr.

___________________________________
Prof. Samir Ahmad Mussa, Dr.

iii

La inteligencia consiste no slo en el conocimiento, sino tambin en la destreza
de aplicar los conocimientos en la prctica
Aristteles

iv

A mi esposa Yeriza y mi hijo Matias

A mis padres Manuel e Isabel, hermana y familiares

v

AGRADECIMENTOS

Meus agradecimentos so para todos queles que tm a inteno de
difundir o conhecimento cientfico e tecnolgico, melhorarem a qualidade de vida
e, principalmente, enriquecer a humanidade com saber e dignidade.
Agradeo a Deus por iluminar meu caminho, me dando foras para vencer
todas as dificuldades.
Ao Professor Ivo Barbi, pelo seu incentivo, apoio e amizade desenvolvida
no decorrer da orientao deste trabalho.
Ao Professor Ivan Eidt Colling, pelo seu apoio, amizade e soporte tcnico
entregado no decorrer deste trabalho.
Aos Professores do Instituto de Eletrnica de Potncia (INEP-UFSC):
Arnaldo Jos Perin, Denizar Cruz Martins, Enio Valmor Kassick, Joo Carlos dos
Santos Fagundes, Hari Bruno Mohr e Samir Ahmad Mussa, pela notvel
dedicao a excelncia do ensino e pesquisa neste laboratrio.
Aos membros da banca examinadora pela disposio em analisar, criticar e
dar contribuies para a finalizao deste trabalho.
Aos Mestrandos e Doutorandos: Carlos Illa Font, Alceu Andr Badim,
Andr Bardermarker, Mateus, Jean P. Rodriguez, Ccero Postiglioni.
Aos demais colegas bolsistas, mestrandos e doutorandos que sempre
estiveram dispostos a dar apoio e incentivo.
Aos ex-funcionrios do INEP Patrcia Schmitt, e Rafael e aos funcionrios
do INEP Abraham Hipolito, Regina, Antonio Luiz S. Pacheco e Luiz Marcelius
Coelho pela amizade e auxlio.
Universidade de Antofagasta e Capes por viabilizarem a realizao deste
trabalho.
A minha esposa e filho, que deram o suporte e a companhia durante meus
estudos, apoiando e dando fora nos momentos difceis e compartindo minha
felicidade nos momentos felizes, nesta bela e inesquecvel cidade.
A meus pais, Manuel e Isabel os quais contribuiram em minha formao
humana e profissional dando as ferramentas necessrias para alcanar esta
meta.

vi

Resumo da Tese apresentada UFSC como parte dos requisitos necessrios
para a obteno do grau de Doutor em Engenharia Eltrica

RETIFICADORES MONOFSICOS E TRIFSICOS COM
CARGA DIFERENCIAL CONTROLADOS POR REGIME DE
DESLIZAMENTO: ANLISE, PROJETO E IMPLEMENTAO

Edward Leonardo Fuentealba Vidal
Novembro / 2008

Orientador: Prof. Ivo Barbi, Dr. Ing
rea de Concentrao: Eletrnica de Potncia e Acionamento Eltrico
Palavras-chave: Conversores CA-CC; conversores CC-CA; qualidade de energia;
sistemas com estrutura varivel; fontes de alimentao
Nmero de pginas: 225

Resumo: Este trabalho apresenta o estudo de dois retificadores abaixadores, um
monofsico e sua verso trifsica, alm de elaborar o projeto e construo do
retificador trifsico proposto por Colling e Barbi. As principais caractersticas
destes retificadores so: empregar clulas de comutao tradicionais, permitir a
transferncia de energia em forma bidirecional, por meio da inverso dos sinais
de referncia, obter uma tenso de sada menor, igual ou maior que sua tenso
de entrada e conseguir uma baixa THD e um elevado fator de potncia para a
corrente alternada na entrada. Os conversores so analizados como conexes de
subconversores independentes, controlados por regime de deslizamento com
esquema de comutao descentralizado. Este controle permite obter um sistema
mais robusto e de fcil implementao. Na parte inicial do trabalho, faz-se uma
reviso das topologias propostas, que operam com carga ligada em forma
diferencial, elaboradas no Instituto de Eletrnica de Potncia da UFSC.
Posteriormente, apresenta-se a anlise matemtica, resultados de simulaes
numricas dos diversos retificadores propostos e os resultados de ensaios dos
retificadores, monofsico e trifsico implementados neste trabalho.

vii

Abstract of Thesis presented to UFSC as a partial fulfillment of the
requirements for the degree of Doctor in Electrical Engineering.

SINGLE-PHASE AND THREE-PHASE RECTIFIER WITH
DIFFERENTIAL LOAD CONTROLLED BY SLIDING
REGIME: ANALYSIS, PROJECT AND IMPLEMENTATION

November / 2008

Advisor: Prof. Ivo Barbi, Dr. Ing
Area of Concentration: Power Electronic and Electrical Driver
Keywords: AC-DC Power conversion; DC-AC power convertion; power quality;
power supplies; variable structure system
Number of pages: 225

Abstract: This work presents the study of two step-down rectifiers, a single-phase
and its three-phase version, in addition to develop the design and implementation
of the three-phase rectifier proposed by Colling and Barbi. The main
characteristics of these rectifiers are: to use of conventional switching cells, to
allow the bidirectional energy transfer, through the inversion of the reference
signal, to obtain an output voltage lower, equal or larger than the peak value of the
input voltage and to achieve a reduction of input current THD and a high power
factor. The converters are analyzed as a connection of independent
subconverters, controlled by sliding mode with decentralized switching scheme.
This control, allows to obtain a robust system and a straightforward
implementation. Initially a revision of the proposed topologies that operate with
differential load connected is done in the research of the Power Electronics
Institute of the UFSC. Subsequently, mathematical analyses are shown, resulted
from numerical simulations of the different proposed rectifiers and the
experimental results of the rectifiers tests, for both, single-phase and three-phase
versions implemented in this work.

viii

Resumo de la Tezo prezentita al UFSC kiel parta postulo por la havigo
de la titolo de Doktoro pri Elektra Inenierarto

UNUFAZAJ KAJ TRIFAZAJ REKTIFILOJ KUN SUBTRAHE
KONEKTITA ARO REGULIGITAJ PER REIMO DE GLITADO:
ANALIZO, PROJEKTO KAJ EKESTIGO
Novembro / 2008

Gvidanto: Prof. Ivo Barbi, Dr.Ing.
Fako de Koncentrio: Povuma Elektroniko kaj Elektra Funkciigado.
losilvortoj: AK-KK konvertiloj; KK-AK konvertiloj; energikvalito; sistemoj kun
variigebla strukturo; nutrofontoj.
Nombro da paoj: 225

Resumo: En tiu i laboro oni presentas la studon de du tensimallevaj rektifiloj: unu
el ili estas la unufaza kaj la alia estas ia trifaza versio. Krome, oni prezentas la
projekton kaj pridiskutas la ellaboradon de la trifaza rektifilo proponita de Colling
kaj Barbi. La efaj ecoj de la menciitaj strukturoj estas: ili uzas la tradiciajn
altelojn, ili ebligas la energitransdonon el AK- al KK-nutrofonto kaj inverse,
estante tiu inversigo de la energifluo efektivigebla per simpla inversigo de du
referencaj signaloj, ili kapablas disponigi elirtension pli malalta, egala a pli alta ol
la enirtensio kaj ili permesas la funkciadon kun malalta rilatumo de harmondistordo
(RHD) e la enirkurento kaj kun alta agofaktoro. La konvertiloj estas analizataj kiel
konektaoj de sendependaj subkonvertiloj, reguligataj per reimo de glitado kun
malcentralizan skemon de altigo. En la komenca parto de la laboro, oni revizias
la strukturojn, kiuj nutras arojn per subtraha konekto, proponitajn kaj ellaboritajn
en la Instituto pri Povuma Elektroniko de la Federacia Universitato de Sankta-
Katarino. Poste, oni prezentas la matematikan analizon, la rezultojn de nombraj
simuloj, same kiel la eksperimentajn rezultojn koncernantajn la unufazan kaj la
trifazan rektifilojn ekestigitajn dum i tiu laboro.

ix

SUMRIO
SIMBOLOGIA ............................................................................................... XIII
CAPTULO 1 INTRODUO GERAL ............................................................. 1
1.1. INTRODUO ........................................................................................................... 1
1.2. QUALIDADE DA ENERGIA ....................................................................................... 3
1.3. RETIFICADORES CLSSICOS BIDIRECIONAIS ..................................................... 5
1.3.1. Retificador Boost (Step-Up) .................................................................................. 5
1.3.2. Retificador Buck (Step-Down) ............................................................................... 7
1.4. TOPOLOGIAS PROPOSTAS .................................................................................... 8
1.5. ORGANIZAO DO TRABALHO ............................................................................ 11
CAPTULO 2 REVISO DAS TOPOLOGIAS EXISTENTES DE
CONVERSORES COM CARGA DIFERENCIAL .................... 12
2.1. INTRODUO ......................................................................................................... 12
2.2. PRINCPIO DE OPERAO DO INVERSOR MONOFSICO ................................ 18
2.2.1. Etapas de Operao ........................................................................................... 19
2.3. INVERSOR TRIFSICO .......................................................................................... 25
2.4. RETIFICADOR MONOFSICO................................................................................ 28
2.5. CONCLUSO ........................................................................................................... 32
CAPTULO 3 RETIFICADOR BUCK (STEP-DOWN) MONOFSICO
BIDIRECIONAL ....................................................................... 33
3.1. INTRODUO ......................................................................................................... 33
3.2. ANLISES QUALITATIVA E QUANTITATIVA ......................................................... 36
3.2.1. Consideraes para o funcionamento do circuito ............................................... 37
3.3. ANLISE DO CIRCUITO ......................................................................................... 41
3.3.1. Primeira etapa de operao ................................................................................ 41
3.3.2. Segunda etapa de operao ............................................................................... 42
3.4. FUNCIONAMENTO E IMPLEMENTAO DO REGIME DE DESLIZAMENTO ...... 44
3.5. IMPLEMENTAO DO CONTROLADOR CLSSICO ............................................ 48

x

3.6. ESPECIFICAES DE PROJETO .......................................................................... 50
3.7. RESULTADOS DE SIMULAES NUMRICAS .................................................... 55
3.7.1. Operao como Inversor .................................................................................... 57
3.7.2. Operao como retificador .................................................................................. 60
3.8. CONCLUSO ........................................................................................................... 62
CAPTULO 4 PROJETO E IMPLEMENTAO DE UM PROTTIPO
MONOFSICO ........................................................................ 64
4.1. INTRODUO ......................................................................................................... 64
4.2. PROJETO DO CIRCUITO DE POTNCIA .............................................................. 64
4.2.1. Escolha dos Componentes Eltricos .................................................................. 66
4.2.2. Parmetros de controle por regime de deslizamento ......................................... 68
4.2.3. Parmetros do controlador clssico .................................................................... 72
4.3. OBTENO DE SINAIS E PROJETO DE CONTROLE .......................................... 72
4.3.1. Controle de i
Lcc
.................................................................................................... 72
4.3.2. Controle de v
C1
.................................................................................................... 73
4.3.3. Controle de i
Lca
.................................................................................................... 74
4.3.4. Controle de V
C2
................................................................................................... 75
4.3.5. Somador e comparador com histerese ............................................................... 78
4.3.6. Limitador de corrente para i
Lcc
............................................................................ 80
4.3.7. Gerao dos sinais para acionar o driver ........................................................... 81
4.4. MTODO DE PARTIDA ........................................................................................... 82
4.4.1. Carga inicial do Capacitor C
2
.............................................................................. 82
4.4.2. Acionamento do Circuito de Potncia ................................................................. 83
4.5. RESULTADOS DA SIMULAO ............................................................................. 84
4.6. RESULTADOS EXPERIMENTAIS ........................................................................... 88
4.6.1. Operao como retificador .................................................................................. 88
4.6.2. Operao como inversor ..................................................................................... 94
4.6.3. Desempenho do prottipo monofsico ............................................................... 98
4.7. CONCLUSO ......................................................................................................... 100

xi

CAPTULO 5 TOPOLOGIAS TRIFSICAS PROPOSTAS PARA UM
CONVERSOR REVERSVEL CA-CC .................................... 102
5.1. INTRODUO ....................................................................................................... 102
5.2. DESCRIO DA PRIMEIRA TOPOLOGIA ............................................................ 102
5.2.1. Anlise Quantitativa e Qualitativa ..................................................................... 104
5.2.2. Simulao do circuito trifsico .......................................................................... 106
5.3. DESCRIO DA SEGUNDA TOPOLOGIA ........................................................... 111
5.3.1. Anlise Qualitativa e Quantitativa ..................................................................... 113
5.3.2. Controle dos conversores A, B e C ................................................................... 123
5.3.3. Parmetros utilizados para a simulao numrica do circuito proposto ........... 125
5.3.4. Simulao do circuito trifsico .......................................................................... 126
5.4. CONCLUSO ......................................................................................................... 131
CAPTULO 6 PROJETO E IMPLEMENTAO DO RETIFICADOR
ABAIXADOR TRIFSICO ..................................................... 132
6.1. INTRODUO ....................................................................................................... 132
6.2. PROJETO DO CIRCUITO DE POTNCIA ............................................................ 132
6.2.1. Projeto de potncia das fases A e B ................................................................. 134
6.2.2. Projeto de potncia da fase C ........................................................................... 135
6.3. DESCRIO DAS SUPERFCIES DE DESLIZAMENTO ...................................... 136
6.3.1. Superfcie de deslizamento das fases A e B .................................................... 137
6.3.2. Superfcie de deslizamento da fase C .............................................................. 138
6.4. OBTENO DE SINAIS E PROJETO DE CONTROLE ........................................ 139
6.4.1. Fase A e B ........................................................................................................ 139
6.4.2. Fase C .............................................................................................................. 147
6.5. OBTENO DO ERRO DA CORRENTE I
LCCC
...................................................... 148
6.5.1. Obteno do erro da tenso V
C1C
..................................................................... 149
6.6. PARTIDA DO CONVERSOR TRIFSICO ............................................................. 151
6.6.1. Resultados experimentais ................................................................................. 153
6.6.2. Desempenho do prottipo ................................................................................. 163
6.7. CONCLUSO ......................................................................................................... 164
CONCLUSO GERAL ........................................................................................ 167

xii

Anexo A. Projeto de controle prottipo monofsico......................................171
Anexo B. Projeto de controle prottipo trifsico proposto...........................187
Anexo C. Projeto de controle prottipo trifsico implementado...................195
Anexo D. Lista de componentes e circuitos eltricos de prottipos
implementados..................................................................................218
REFERNCIAS BIBLIOGRFICAS ................................................................... 223

xiii

SIMBOLOGIA
Smbolos e abreviaturas usadas nos diagramas e equacionamentos
Smbolo Descrio
A : Matriz de sistema ou matriz de estado
ampop : Amplificador operacional
B : Vetor de entrada ou vetor de controle
BESS : Sistema de armazenamento de energia em baterias
(Battery Energy Storage System)
BJT : Transistor bipolar de juno (Bipolar Junction Transistor)
C : Capacitor [F]
CA : Corrente alternada (como subndice, escrito em
minscula)
CC : Corrente contnua (como subndice, escrito em
minscula)
C
d
: Capacitor do filtro de corrente contnua [F]
C
v
(s) : Funo de transferncia do controlador de tenso
C
SI
(s) : Funo de transferncia do circuito PI com filtro
C1FC : Capacitor 1 do filtro Butterworth do sinal de corrente
C2FC : Capacitor 2 do filtro Butterworth do sinal de corrente
D : Interruptor no controlado (diodo); razo cclica (razo de
conduo)
Dr : Diodo retificador do circuito de comando complementar
d(t) : Razo cclica varivel no tempo
f
cd
: Freqncia de comutao para regime de deslizamento
[Hz]
FP : Fator de Potncia
f
pa
: Freqncia de corte do filtro passa-altos [Hz]
f
r
: Freqncia da rede [Hz]
f
s
: Freqncia de comutao [Hz]
FT : Funo de transferncia
i : Corrente instantnea [A]
I : Corrente mxima

xiv

IGBT : Transistor bipolar com porta isolada (Isolated-Gate
Bipolar Transistor)
IGCT : Tiristor comutado por porta integrada (Integrated-Gate
Commutated Thyristor)
K
1
e K
4
: Constante de regime de deslizamento da tenso [V/V]
K
2
, K
3
e K
5
: Constante de regime de deslizamento da corrente [V/A]
K
V
: Ganho do compensador de tenso
L : Indutncia [H]
L
d
: Indutor do filtro de corrente contnua [H]
MCT : Tiristor semicondutor-controlado de metal-xido (Metal-
oxide-semiconductor Controlled Thyristor)
MOSFET : Transistor de efeito de campo de metal-xido
semicondutor (Metal-Oxide-Semiconductor Field-Effect
Transistor)
n : Ordem do sistema
N1, N2..N
n
: Pontos do circuito de controle
P : Potncia [W]
PI : Aes de controle proporcional e integral
P
s
: Potncia de sada [W]
PWM : Modulao por largura de pulso (Pulse-Width
Modulation)
Q : Interruptores ideais; Potncia reativa
R : Resistor []
R1FC : Resistor 1 do filtro Butterworth do sinal de corrente []
R32 e R38 : Resistores do circuito inversor com amplificadores
operacionais []
RSA : Resistor do circuito somador []
RS1 : Resistor do circuito somador que ajusta o valor de S
1
[]

2
[]
3
[]

xv

RSP1 : Resistor equivalente do paralelo de RS1, RS2, RS3 e
RSA []
Rr : Resistor do circuito retificador do comando
complementar []
s : Varivel Laplaciana [rad/s]
S1, S2,..,S4 : Interruptores controlados
S
1,
S
2
,...S
8
: Constantes da superfcie de deslizamento
SCR : Retificador controlado de silcio (Silicon-Controled
Rectifier)
SW1 e SW2 : Interrupores do prottipo monofsico
t : Varivel tempo [s]
t
a
: Tempo em aberto do interruptor [s]
t
c
: Tempo em conduo do interruptor [s]
THD : Distoro harmnica Total ou Taxa de distoro
harmnica (Total Hamonic Distortion) [%]
Triac : Triodo para corrente alternada (TRIode for Alternating
Current)
T
s
: Perodo de comutao [s]
UPS : Fonte de Alimentao Ininterrupta (Uninterrupted Power
Supply)
V : Tenso mxima [V]
v : Tenso instantnea [V]

VSI : Fonte inversora de tenso (Voltage Source Inverter)
Z
n
: Impedncia caracterstica do circuito ressonante []
: Razo entre S
2
e S
3
[A/V]

A
: Razo entre S
4
e S
5
[A/V]
B
: Razo entre S
7
e S
8
[A/V]
: Representao do estado dos interruptores; pode
assumir os valores 0 ou 1
: Indica diferena ou variao
: Faixa de histerese [V]
: Erro, diferena
: Coeficiente de amortecimento

xvi

: Superfcie de deslizamento
: Defasagem da fase i, com relao origem, no sistema

de alimentao trifsico [rad]
: ngulo de fase na evoluo senoidal (na freqncia da
rede em graus)
: Freqncia angular da rede de alimentao [rad/s]
zi
: Freqncia angular dos zeros [rad/s]
pi
: Freqncia angular dos plos [rad/s]

ndices e subndices
Smbolo Descrio
1, 2, 3...N : Numerao para descrever os componentes
1i, 2i : Componentes do circuito PI com filtro
0 : Sada
a, b e c ou A,
B e C
: Fases do sistema trifsico
C1, C2 : Capacitor 1 ou 2
C1s : Sinal de sada do sensor de tenso de V
C1

cc : Corrente contnua
ccret : Operao como retificador, lado de corrente contnua
ccinv : Operao como inversor, lado de corrente contnua
cret : Comutao como retificador
cvaz : Comutao em vazio
cinv : Comutao como inversor
ca : Corrente alternada
ch1, ch2, ch3 : Componentes do comparador com histerese
d1, d2, d3, d4 : Divisor de tenso 1, 2, 3 e 4. Relacionado com as
medies das tenses V
c1
e V
C2

dif1,..,difn : Relacionado com componentes dos circuitos
diferenciadores
dlz : Deslizamento
dlz.mn.i : Limite mnimo para que acontea o deslizamento sem
fugas na operao como inversor

xvii

dlz.mn.r : Limite mnimo para que acontea o deslizamento sem
fugas na operao como retificador
H- : Limite inferior do circuito de histerese
H+ : Limite superior do circuito de histerese
in : Entrada
inv : Operao como inversor
L : Carga
L1, L2 : Indutor 1 ou 2
mx : Valor mximo
mn : Valor mnimo
op- : Potencial negativo do amplificador operacional
op+ : Potencial positivo do amplificador operacional
p : Valor de pico
part : Partida
pc1,....pcn : Componente do circuito limitador de corrente i
Lcc

pi : Componente do plo do controle PI
ps1 : Potencial da varivel S
1
, que relaciona o erro de L
ca

ps3 : Potencial da varivel S
3
, que relaciona o erro de L
cc

pot1 : Potencimetro 1
ref1,...refn : Relacionado com os sinais de referncia
ret : Operao como retificador
rms : Valor eficaz (Root Mean Square)
sat : Saturao
salR : Lado secundrio do transformador de sinal
S1, S2,..,S4 : Interruptores controlados
sec : Secundrio
tm : Tempo morto
zi : Componente do zero do controle PI

Superndices
Smbolo Descrio
* : Indica valor de referncia
^ : Perturbao

xviii

FIGURAS

Fig. 1.1. Retificador Boost bidirecional baseado na ponte VSI. ........................................... 6
Fig. 1.2. Conversor Buck bidirecional baseado em IGBT. ................................................... 7
Fig. 1.3. Diagrama do retificador/inversor proposto por Colling e Barbi [7], [9] e [10]. ........ 8
Fig. 1.4. Diagrama do retificador abaixador monofsico proposto neste trabalho. ............. 9
Fig. 1.5. Circuito do retificador abaixador trifsico reversvel proposto neste trabalho. .... 10
Fig. 1.6. Circuito do retificador abaixador trifsico reversvel implementado [8] e [9]. ...... 10
Fig. 2.1. Configurao bsica para obter inverso CC-CA [11]. ........................................ 13
Fig. 2.2. Inversor Buck [11]. ............................................................................................... 14
Fig. 2.3. Inversor Buck formado por dois conversores CC-CC [11]. .................................. 14
Fig. 2.4. Conversor Buck bidirecional em corrente [11]. .................................................... 14
Fig. 2.5. Inversor Buck, separado em dois blocos [11]. ..................................................... 15
Fig. 2.6. Caracterstica do ganho de tenso em funo da razo cclica do inversor Buck
em conduo contnua [11]. ................................................................................ 16
Fig. 2.7. Conversor CC-CC Boost bidirecional em corrente [11]. ...................................... 17
Fig. 2.8. Inversor Boost monofsico, proposto por Cceres e Barbi [11], [12] e [13]. ....... 17
Fig. 2.9. Caracterstica do ganho de tenso em funo da razo cclica do inversor Boost,
em conduo contnua [11]. ................................................................................ 18
Fig. 2.10. Circuito equivalente para a primeira etapa de operao do inversor Boost. ..... 20
Fig. 2.11. Circuito equivalente para a segunda etapa de operao do inversor Boost. .... 21
Fig. 2.12. Principais formas de onda [11]. ......................................................................... 21
Fig. 2.13. Inversor Boost controlado por modos deslizantes [11]. ..................................... 22
Fig. 2.14. Diagrama blocos do controle por modos deslizantes. ....................................... 23
Fig. 2.15. Tenso e corrente na carga do inversor Boost. ................................................. 23
Fig. 2.16. Tenses nos capacitores C
1
e C
2
. ..................................................................... 24
Fig. 2.17. Correntes nos indutores L
1
e L
2
. ........................................................................ 24
Fig. 2.18. Circuito do inversor Boost trifsico [14]. ............................................................ 25
1A
, C
1B
e C
1C
........................................................... 26
Fig. 2.20. Tenses de linha na carga. ............................................................................... 26
ccA
, L
ccB
e L
ccC
. ........................................................... 26
Fig. 2.22. Tenso e corrente da fase A na carga. ............................................................. 27
Fig. 2.23. Retificador Buck monofsico reversvel [7], [9] e [10]. ....................................... 28
Fig. 2.24. Circuito de controle conversor esquerdo. .......................................................... 29
Fig. 2.25. Circuito de controle conversor direito. ............................................................... 29

xix

Fig. 2.26. Correntes nos indutores i
Lcc1
e i
Lcc2
, na operao como inversor. ...................... 30
1
e C
2
, na operao como inversor. ....................... 30
Fig. 2.28. Corrente no indutor L
ca
e tenso de sada, na operao como inversor. .......... 31
Lcc1
e i
Lcc2
, na operao como retificador. ................... 31
1
e C
2
, na operao como retificador. .................... 31
ca
e tenso de sada, na operao como retificador. ....... 32
Fig. 3.1. Diagrama bsico do inversor derivado do conversor elevador de tenso [11], [12]
e [13]. ................................................................................................................... 34
Fig. 3.2. Diagrama do retificador/inversor aps a incluso do indutor L
ca
[7], [9] e [10]. ... 35
Fig. 3.3. Circuito retificador abaixador monofsico modificado. ........................................ 35
Fig. 3.4. Circuito do retificador abaixador monofsico, operando como inversor [9]. ........ 37
Fig. 3.5. Primeira etapa da operao do inversor elevador monofsico. .......................... 41
Fig. 3.6. Segunda etapa da operao do inversor elevador monofsico. ......................... 42
Fig. 3.7. Circuito simplificado: utiliza-se uma fonte de corrente para representar o lado
CC. ....................................................................................................................... 48
Fig. 3.8. Simplificao do lado CC e dos interruptores por uma fonte de corrente
controlada pela razo cclica. .............................................................................. 49
Fig. 3.9. Tenso nos capacitores C
1
e C
2
. ......................................................................... 51
Fig. 3.10. Variao da razo cclica do conversor. ............................................................ 51
Fig. 3.11. Corrente no indutor conectado na fonte CC, operando como inversor. ............ 52
Fig. 3.12. Corrente no indutor conectado na fonte CC, operando como retificador. ......... 52
Fig. 3.13. Freqncia das comutaes em funo do ngulo de fase em trs condies
de trabalho: inversor com carga plena, retificador com carga plena e operao
em vazio. ............................................................................................................. 54
Fig. 3.14. Limites de tenso para a obteno do deslizamento sem fuga. ........................ 54
Fig. 3.15. Variao de pico a pico de i
Lcc
, durante um intervalo de comutao. ................ 54
Fig. 3.16. Variao de pico a pico de v
c1
, durante um intervalo de comutao. ................ 55
Fig. 3.17. Circuito de potncia do retificador abaixador monofsico simulado. ................. 55
Fig. 3.18. Circuito de controle da Fig. 3.17. ....................................................................... 56
Fig. 3.19. Diagrama do lugar das razes e resposta em lao aberto da planta e controle. 57
Fig. 3.20. Reposta da planta com o controlador ao degrau. .............................................. 57
Fig. 3.21. Tenso sobre os capacitores C
1
e C
2
, na operao como inversor. ................. 58
Fig. 3.22. Corrente circulante no indutor L
cc
, na operao como inversor......................... 58
Fig. 3.23. Tenso (v
ca
) e corrente (i
Lca
) no lado CA, na operao como inversor. ............. 58
Fig. 3.24. Potncia instantnea transferida fonte CA, na operao como inversor. ....... 59
1
e C
2
, na operao como retificador. .............. 60

xx

cc
, na operao como retificador...................... 60
Fig. 3.27. Tenso (v
ca
) e corrente (i
Lca
) no lado CA, na operao como retificador. .......... 61
Fig. 3.28. Potncia instantnea transferida fonte CA, na operao como retificador. .... 61
Fig. 4.1. Circuito de potncia do retificador abaixador proposto neste trabalho
empregando uma clula de comutao tradicional. ............................................ 64
Fig. 4.2. Formas de ondas da tenso nos capacitores C
1
e C
2
. ........................................ 65
Fig. 4.3. Forma de onda da razo cclica. ......................................................................... 66
Fig. 4.4. Formas de ondas da corrente no indutor CC operando como inversor e como
retificador. ............................................................................................................ 66
Fig. 4.5. Variao da freqncia de comutao num perodo da rede. ............................. 69
Fig. 4.6. Curvas de tenses de deslizamento mnimo para a operao como inversor,
como retificador e em vazio. ................................................................................ 70
Fig. 4.7. Ondulao de corrente no indutor CC. ................................................................ 71
Fig. 4.8. Ondulao de tenso no capacitor C1. ............................................................... 71
Fig. 4.9. Medio de i
Lcc
, atravs do sensor Hall LA25NP. ................................................ 72
Fig. 4.10. Circuito do filtro passa-altos de segunda ordem Butterworth [19]. .................... 73
Fig. 4.11. Divisor de tenso resistivo a fim de obter o sinal de V
C1
. .................................. 73
Lca
, atravs do sensor Hall LA25NP. ............................................. 74
Fig. 4.13. Transformador utilizado para obter o sinal de referncia da corrente i
Lca
. ......... 75
Fig. 4.14. Circuito subtrator do sinal de referncia com a corrente i
Lca
. ............................. 75
Fig. 4.15. Circuito que gera a referncia de tenso V
C2
. ................................................... 75
Fig. 4.16. Divisor de tenso para obter o sinal de V
C2
. ...................................................... 76
Fig. 4.17. Circuito subtrator empregado para subtrair os sinais. ....................................... 76
Fig. 4.18. Circuito PI com filtro. .......................................................................................... 77
Fig. 4.19. Resposta em freqncia da equao (4.20). ..................................................... 78
Fig. 4.20. Circuito inversor. ................................................................................................ 78
Fig. 4.21. Cicuito somador dos sinais de erro. .................................................................. 79
Fig. 4.22. Circuito comparador com histerese no inversor. ............................................. 79
Fig. 4.23. Circuito limitador da corrente i
Lcc
. ...................................................................... 81
Fig. 4.24. Circuito lgico que gera o sinal de entrada ao driver. ....................................... 82
Fig. 4.25. Circuito para energizar o capacitor C
2
. .............................................................. 83
Fig. 4.26. Corrente pelo indutor CC (i
Lcc
), na operao como retificador abaixador. ......... 84
1
e C
2
, na operao como retificador abaixador. .... 84
Fig. 4.28. Tenso e corrente na entrada do conversor, na operao como retificador
abaixador. ............................................................................................................ 85
Lcc
), na operao como inversor elevador. .............. 86

xxi

1
e C
2
, na operao como inversor elevador. ......... 86
Fig. 4.31. Tenso e corrente na entrada do conversor, na operao como inversor
elevador. .............................................................................................................. 87
Fig. 4.32. Formas de onda utilizadas para medir a freqncia de comutao no
cruzamento por zero e nos picos positivo e negativo da corrente i
Lcc
. a) em 0,
escala 40 s/div, b) 90, escala 20 s/div, c) 180, escala 40 s/div e d) 270,
escala 40 s/div. .................................................................................................. 89
Fig. 4.33. Formas de onda das tenses nos interruptores: a) em 0, b) 90, c) 180 e d)
270. Escalas 100 V/div., 40 s/div. .................................................................... 90
Fig. 4.34. Formas de onda do pulso de comando e tenso nos interruptores: a) em 0,
escala 2 s/div., b) 90, escala 4 s/div, c) 180, escala 2 s/div e d) 270, escala
2 s/div. Escalas 100 V/div. ................................................................................. 91
Fig. 4.35. Forma de onda da corrente i
Lcc
na operao como retificador abaixador.
Escalas 500 mV/div., 10 ms/div. .......................................................................... 92
Fig. 4.36. Formas de onda das tenses nos interruptores SW1 e SW2, na operao como
retificador. Escalas 100 V/div., 10 ms/div. ........................................................... 92
Fig. 4.37. Formas de onda da tenso e corrente de entrada CA, na operao como
retificador abaixador. Escalas 20 V/div., 1 A/div., 4 ms/div. ................................ 93
Fig. 4.38. Decomposio harmnica da corrente i
Lca
na operao como retificador
abaixador. ............................................................................................................ 93
Fig. 4.39. Formas de onda da corrente i
Lcc
em diversos pontos para medir a freqncia de
comutao. a) em 0, b) 90, c) 180 e d) 270. Escalas 40 s/div. .................... 94
Fig. 4.40. Formas de onda das tenses nos interruptores em diversos pontos para medir
a freqncia de comutao. a) em 0, escala 40 s/div., b) 90, escala 40 s/div.,
c) 180, escala 20 s/div. e d) 270, escala 40 s/div.. Escalas 100 V/div.......... 95
escala 2 s/div., b) 90, escala 2 s/div., c) 180, escala 2 s/div. e d) 270,
escala 4 s/div.. Escalas 50 V/div. ...................................................................... 96
Lcc
na operao como inversor elevador. Escalas:
1 V/div., 10 ms/div. .............................................................................................. 97
Fig. 4.43. Forma de onda das tenses nos interruptores SW1 e SW2, na operao como
inversor elevador. Escalas: 100 V/div., 4 ms/div. ................................................ 97
Fig. 4.44. Forma de onda da tenso e corrente de entrada CA, na operao como
inversor. Escalas 20 V/div., 2 A/div., 10 ms/div. .................................................. 98
Lca
na operao como inversor elevador.
............................................................................................................................. 98

xxii

Fig. 4.46. Curvas da THD em funo da potncia transferida, na operao como
retificador abaixador e inversor elevador. ............................................................ 99
Fig. 4.47. Curvas de Fator de potncia em funo da potncia transferida, na operao
como retificador abaixador e inversor elevador. .................................................. 99
Fig. 4.48. Fotografia do prottipo monofsico implementado. ......................................... 100
Fig. 5.1. Circuito do retificador abaixador monofsico. .................................................... 103
Fig. 5.2. Primeira estrutura do retificador abaixador trifsico proposto. .......................... 103
Fig. 5.3. Diagrama fasorial das correntes de referncia e tenses de fase no lado CA. . 105
Fig. 5.4. Formas de onda das correntes nos Indutores CC, na operao como retificador
abaixador. .......................................................................................................... 107
Fig. 5.5. Formas de onda das tenses nos capacitores C
1A
, C
1B
e C
1C
, na operao como
retificador abaixador. ......................................................................................... 107
Fig. 5.6. Formas de onda das correntes de CA, na operao como retificador abaixador.
........................................................................................................................... 107
Fig. 5.7. Formas de onda da tenso e da corrente da fase A, na operao como
retificador abaixador. ......................................................................................... 108
Fig. 5.8. Formas de onda das correntes nos Indutores CC, na operao como inversor
elevador. ............................................................................................................ 109
1A
, C
1B
e C
1C
, na operao como
inversor elevador. .............................................................................................. 109
Fig. 5.10. Formas de onda das correntes CA, na operao como inversor elevador. .... 109
Fig. 5.11. Formas de onda da tenso e da corrente da fase A, na operao como inversor
elevador. ............................................................................................................ 110
Fig. 5.12. Topologia apresentada por Colling e Barbi [7], [9] e [10]. ............................... 111
Fig. 5.13. Circuito trifsico proposto por Colling e Barbi [9]. ............................................ 112
Fig. 5.14. Subsistema A do conversor trifsico da Fig. 5.13 [8], [9]. ............................... 113
Fig. 5.15. Subsistema B do conversor trifsico da Fig. 5.13 [8] e [9]. ............................. 114
Fig. 5.16. Subsistema C do conversor trifsico da Fig. 5.13 [8] e [9]. ............................. 114
Fig. 5.17. Subsistema C [8] e [9]. .................................................................................... 115
Fig. 5.18. Primeira etapa da operao do subsistema C. ................................................ 116
Fig. 5.19. Segunda etapa da operao do subsistema C. ............................................... 116
Fig. 5.20. Subsistema A. .................................................................................................. 119
Fig. 5.21. Primeira etapa, da operao do subsistema A. ............................................... 120
Fig. 5.22. Segunda etapa da operao do Subsistema A. .............................................. 120
Fig. 5.23. Circuito do conversor A com seu controlador [8] e [9]. .................................... 124
Fig. 5.24. Circuito do conversor B com seu controlador [8] e [9]. .................................... 124

xxiii

Fig. 5.25. Circuito do conversor C com seu controlador [8] e [9]. .................................... 125
abaixador trifsico. ............................................................................................. 127
1A
, C
1B
e C
1C
, na operao
como retificador abaixador trifsico. .................................................................. 127
Fig. 5.28. Formas de onda das correntes nos indutores CA, na operao como retificador
abaixador trifsico. ............................................................................................. 127
retificador abaixador trifsico. ............................................................................ 128
elevador trifsico. ............................................................................................... 129
1A
, C
1B
e C
1C
, na operao
como inversor elevador trifsico. ....................................................................... 129
Fig. 5.32. Formas de onda das correntes nos indutores CA, na operao como inversor
Fig. 6.1 Circuito do retificador abaixador trifsico implementado no laboratrio ............. 133
Fig. 6.2. Circuito eltrico de potncia da fase A .............................................................. 140
Fig. 6.3. Circuito eletrnico para obter o sinal
iLccA
. ........................................................ 140
Fig. 6.4. Circuito eltrico para obter
VC1A
. ....................................................................... 141
Fig. 6.5. Circuito eletrnico para obter
iLcaA
. ................................................................... 143
Fig. 6.6. Circuito eletrnico que permite obter os sinais de tenso de referncia das
correntes das fases A e B e tenso de referncia da fase C. ........................... 143
Fig. 6.7. Circuito somador e comparador com histerese no inversor, da fase A. .......... 144
Fig. 6.8. Circuito do sinal de tempo morto e do sinal de comando complementar. ......... 146
Fig. 6.9. Circuito de proteo de sobrecorrentes atravs L
ccA
. ........................................ 147
Fig. 6.10. Circuito eltrico de potncia utilizado na fase C .............................................. 148
Fig. 6.11. Circuito eltrico para obter o sinal
iLccC
. .......................................................... 148
VC1A
. ...................................................... 150
Fig. 6.13.Circuito somador e comparador inversor com histerese da fase C. ................. 151
Fig. 6.14. Circuito eltrico para alimentar o retificador abaixador trifsico. ..................... 152
Fig. 6.15. Formas de onda das correntes i
LccA
, i
LccB
e i
LccC
em diversos ngulos de forma
que se consiga a freqncia de comutao. a) em 0, b) 90, c) 180 e d) 270.
Escalas 1 V/div., 40 s/div. ................................................................................ 154

xxiv

Fig. 6.16. Formas de onda das tenses nos interruptores SW1 e SW2, da fase A, em
diversos ngulos, de modo que se mea a freqncia de comutao. a) em 0,
b) 90, c) 180 e d) 270. Escalas 100 V/div., 40 s/div. ................................... 155
Fig. 6.17. Formas de onda do tempo morto. a) Escalas 100 V/div., 200 ns/div., b) Escalas
100 V/div., 100 ns/div. ....................................................................................... 156
LccA
, i
LccB
e i
LccC
, na operao como retificador
abaixador trifsico. Escalas 2 V/div., 10 ms/div. ................................................ 156
1A
, C
1B
e C
1C
na operao como
retificador abaixador trifsico. Escalas 100 V/div., 4 ms/div. ............................. 157
Fig. 6.20. Formas de onda das correntes de entrada CA, na operao como retificador
abaixador trifsico. Escalas 1 A/div., 10 ms/div. ................................................ 158
Fig. 6.21. Tenso e corrente na fase A, operando como retificador abaixador trifsico.
Escalas 50 V/div., 2 A/div., 10 ms/div. ............................................................... 158
LccA
, i
LccB
e i
LccC
na operao como inversor
elevador trifsico, em diversos ngulos para medir a freqncia de comutao.
a) em 0, escala 50 s/div., b) 90, escala 100 s/div., c) 180, escala 100 s/div.
e d) 270, escala 50 s/div.. Escalas 2 V/div. .................................................... 159
Fig. 6.23. Formas de onda das tenses em SW1 e SW2, da fase A na operao como
inversor elevador trifsico. a) em 0, b) 90, c) 180 e d) 270. Escalas
200 V/div., 40 s/div. ......................................................................................... 160
LccA
, i
LccB
e i
LccC
, na operao como inversor
elevador trifsico. Escala 2 V/div., 10 ms/div. ................................................... 161
1A
, C
1B
e C
1C
na operao como
inversor elevador trifsico. Escalas 100 V/div., 10 ms/div. ................................ 161
Fig. 6.26. Formas de onda das correntes de entrada CA, na operao como inversor
elevador trifsico. Escalas 1 A/div., 10 ms/div. .................................................. 162
Fig. 6.27. Tenso e corrente na fase A, na operao como inversor. Escalas 50 V/div.,
2 A/div., 10 ms/div. ............................................................................................ 162
Fig. 6.28. Curvas de THD
iLcaA
em funo da potncia na carga, na operao como
retificador e inversor. ......................................................................................... 163
Fig. 6.29. Curvas de Fator de potncia em funo da potncia na carga, da fase A, na
operao como retificador e inversor. ............................................................... 163
Fig. 6.30. Fotografia do prottipo trifsico implementado. ............................................... 164
1

CAPTULO 1

INTRODUO GERAL
1 1. .1 1. . I IN NT TR RO OD DU U O O
A eletrnica de potncia o ramo da eletrnica que se refere aplicao
de dispositivos eletrnicos, principalmente semicondutores, ao controle e
transformao de energia eltrica. Isto inclui tanto aplicaes em sistemas de
controle como de fornecimento de energia eltrica a plantas industriais, incluindo-
se ainda a interconexo de sistemas eltricos de potncia [1].
O principal objetivo deste ramo o processamento da energia com a
mxima eficincia possvel, pelo que se evita utilizar elementos resistivos,
potenciais geradores de perdas por efeito Joule. Os principais dispositivos
utilizados so os semicondutores trabalhando em modo de corte/saturao
(on/off), assim como indutores e capacitores.
Para estas aplicaes, foi desenvolvida uma srie de dispositivos
semicondutores de potncia, todos os quais derivam do diodo ou do transistor.
Entre estes se encontram: Tiristor (SCR em ingls), Triac (TRIode for Alternating
Current), MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), IGBT
(Insulated Gate Bipolar Transistor), IGCT (Integrated Gate Commutated Thyristor)
e MCT (MOS- Controlled Thyristor).
Estes dispositivos so utilizados em equipamentos que se denominam
conversores estticos de potncia, classificados em:

Retificadores: Convertem grandezas alternadas em contnuas.
Inversores: Convertem grandezas contnuas em alternadas.
Cicloconversores: Convertem grandezas alternadas em alternadas.
Conversor CC-CC: Convertem grandezas contnuas em contnuas.

Na atualidade, este ramo est assumindo cada vez mais importncia
devido principalmente elevada eficincia dos conversores eletrnicos, em
2

comparao aos mtodos tradicionais e sua maior versatilidade. Um passo
imprescindvel para produzir esta revoluo foi o desenvolvimento de dispositivos
capazes de manejar as elevadas potncias necessrias em tarefas de distribuio
eltrica.
As principais aplicaes dos conversores eletrnicos de potncia so as
seguintes:

Fontes de alimentao: Na atualidade, vm ganhando grande
importncia subtipos de fontes de alimentao eletrnicas
denominadas fontes de alimentao comutadas. Estas fontes se
caracterizam por seu elevado rendimento e reduo de volume
necessrio. O exemplo mais utilizado de aplicao se encontra na fonte
de alimentao dos computadores.

Acionamento de motores: A utilizao de conversores eletrnicos
permite controlar parmetros tais como a posio, a velocidade ou
torque fornecido por um motor. Este tipo de controle utilizado na
atualidade nos sistemas de ar-condicionado. Esta tcnica, denominada
comercialmente como "inversor", substituiu o antigo controle
liga/desliga por uma variao de velocidade que permite economizar
energia.

Aquecimento por induo: Consiste no aquecimento de um material
condutor atravs do campo gerado por um indutor. A alimentao do
indutor se realiza em alta freqncia, geralmente na faixa dos
quilohertz, de maneira que se fazem necessrios conversores
eletrnicos de freqncia. A aplicao mais comum se encontra nos
foges de induo atuais.

Sistemas de alimentao ininterrupta: Regulam o fluxo de energia,
controlando as subidas e as descidas de tenso e de corrente
existentes na rede eltrica. Tambm so conhecidas por seu acrnimo
ingls, UPS (Uninterruptible Power Supply) [1]. Os dispositivos que so
ligados numa UPS se denominam cargas crticas. Podem ser
3

aparelhos mdicos, industriais ou de informtica e de
telecomunicaes.

Correo do fator de potncia: Sistemas eletrnicos que permitem
rede perceber as cargas no-lineares como uma carga linear (resistor),
ajustando e colocando em fase com a tenso de alimentao a forma
da onda da corrente de entrada.

Ballasts eletrnicos para iluminao em alta freqncia: Estes
equipamentos permitem a alimentao de lmpadas de descarga.

Interface entre fontes de energia renovvel e a rede eltrica:
Utilizando conversores tais como retificadores e inversores controlados,
possvel adaptar a energia proveniente de fontes renovveis (elica,
fotovoltaica, trmica, mareomotriz e outras) para o uso domiciliar ou
comercial.
1 1. .2 2. . Q QU UA AL LI ID DA AD DE E D DA A E EN NE ER RG GI IA A
O termo "qualidade de energia eltrica" se utiliza para descrever as
variaes da tenso, da corrente e da freqncia no sistema eltrico.
Historicamente, a maioria dos equipamentos pode operar satisfatoriamente com
variaes relativamente amplas destes trs parmetros. Nos ltimos dez anos,
entretanto, foi adicionado ao sistema eltrico um elevado nmero de
equipamentos no to tolerantes a estas variaes. Muitos desses novos
equipamentos contm sistemas controlados atravs de microprocessadores e
outros componentes eletrnicos que so sensveis aos diversos tipos de
distrbios que ocorrem no sistema eltrico. Entre tais distrbios podem estar o
mergulho ou afundamento de tenso (Sag), o salto de tenso (Swell) e transitrios
provocados por ligar e desligar capacitores, curtos-circuitos e variaes bruscas
de carga.
A Tabela 1.1 apresenta os principais aspectos analisados pelas
concessionrias dos servios de eletricidade com relao qualidade do
fornecimento de energia eltrica. Alguns fatores apresentados na Tabela 1.1 no
4

dependem somente da concessionria, mas tambm do tipo de carga que
instalada ou ligada ao sistema.

Tabela 1.1. Classificao dos distrbios de tenso observados no sistema eltrico.
CATEGORIAS
Contedo
Espectral
Tpico
Durao Tpica Magnitude Tpica
Transientes
Impulsivo
nanossegundo 5ns < 50ns -
microssegundo 1s 50ns 1ms -
milissegundo 0,1ms >1ms -
Oscilatrio
Baixa freqncia <5 kHz 0,3 50ms 0 -4 pu
Mdia freqncia 5 500 kHz 20s 0 8 pu
Alta freqncia 0,5 5 MHz 5s 0 4 pu
Variaes de
Curta Durao
Instantneas
Interrupo - 0,5 30 ciclos <0,1 pu
SAG - 0,5 30 ciclos 0,1 0,9 pu
SWELL - 0,5 30 ciclos 1,1 1,8 pu
Momentneas
Interrupo - 30 ciclos - 3s <0,1 pu
SAG - 30 ciclos - 3s 0,1 0,9 pu
SWELL - 30 ciclos - 3s 1,1 1,4 pu
Temporria
Interrupo - 3s 1min <0,1 pu
SAG - 3s 1min 0,1 0,9 pu
SWELL - 3s 1min 1,1 1,2 pu
Variaes de
Longa durao
Interrupo - > 1 min 0,0 pu
Subtenso - > 1 min 0,8 0,9 pu
Sobretenso - > 1 min 1,1 1,2 pu
Desequilbrio de tenso - Regime Permanente 0,5 2%
Distores na
forma de onda
Componente CC - Regime Permanente 0 0,1%
Harmnicas 0 100
a
ordem Regime Permanente 0 20%
Inter-harmnicas 0 6 kHz Regime Permanente 0 2%
Sulcos (Notching) - Regime Permanente -
Rudos Ampla faixa Regime Permanente 0 1%
Flutuao de Tenso <25 Hz Intermitente 0,1 7%
Variaes de Freqncia - <10s -
Fonte: Electrical Power System Quality [2]

A presena de cargas no-lineares (retificadores a diodos, cargas
eletrnicas, etc...) no sistema eltrico provoca srios problemas de deformao
das formas de onda de corrente e de tenso. Para preservar a natureza senoidal
das tenses do sistema eltrico, mantendo assim a qualidade da energia
fornecida, foram criadas normas de carter internacional estabelecendo certas
diretrizes a respeito da produo de harmnicos por determinados equipamentos.
As duas normas que limitam o contedo harmnico foram estabelecidas pela IEC
(International Electrotechnical Commission) e pelo IEEE (Institute of Electrical and
Electronics Engineers) e so conhecidas respectivamente por IEC/EMC 61000 [3],
[4] e IEEE-519 [5].
5

1 1. .3 3. . R RE ET TI IF FI IC CA AD DO OR RE ES S C CL L S SS SI IC CO OS S B BI ID DI IR RE EC CI IO ON NA AI IS S
Atualmente, so projetados conversores trifsicos e monofsicos com
correo de fator de potncia e baixa injeo de correntes harmnicas, desta
forma possvel atender as solicitaes das normas IEC/EMC 61000 [3], [4] e
IEEE-519 [5]. Assim, so inseridos no sistema eltrico elementos que se
comportam como cargas lineares, os quais no provocam deformaes
considerveis nas tenses e correntes absorvidas da rede eltrica.
Hoje em dia as aplicaes industriais de potncia requerem um elevado
consumo de energia eltrica, o que leva a especificar equipamentos que
consigam processar mdias e altas potncias. Por esta razo, de preferncia,
utilizam-se retificadores trifsicos [6], os quais devem ser bem projetados (com
alta qualidade de energia), evitando-se desta forma inserir na rede eltrica
magnitudes de correntes harmnicas que possam danificar os equipamentos ou
redes eltricas vizinhas.
Entre os retificadores trifsicos clssicos mais utilizados podem-se
destacar o retificador Boost (Step-Up) e o retificador Buck (Step-Down), os quais,
com uma modulao apropriada podem proporcionar correntes de entrada, com
reduzido contedo harmnico.
Na topologia Boost o modo de conduo contnuo das correntes de entrada
minimiza ou elimina a utilizao de filtros de entrada, enquanto no retificador Buck
os filtros de entrada so essenciais para suprimir os harmnicos originados pela
freqncia de comutao. Em contrapartida, os filtros originam uma defasagem
entre as correntes e as tenses de entrada, a qual varia com a carga. Na maioria
dos casos, esta defasagem, se no for exagerada, pode ser corrigida pelas
malhas de controle em tempo real [6]. A seguir, apresenta-se uma breve
descrio de sua operao incluindo-se as vantagens e desvantagens de cada
um.
1 1. .3 3. .1 1. . R Re et ti if fi ic ca ad do or r B Bo oo os st t ( (S St te ep p- -U Up p) )
o mais estudado na literatura (em aplicaes de correo de fator de
potncia) e permite obter na sada uma tenso maior que a tenso de
alimentao da rede. O fluxo de energia eltrica bidirecional da entrada, CA,
6

para a sada, CC, e vice-versa. Este retificador utilizado, normalmente, nos
guindastes, nos elevadores, em acionamentos e em UPS.
A Fig. 1.1 apresenta o diagrama de conexo clssico deste circuito. O
controle em malha fechada da tenso de sada ajusta a amplitude das correntes,
as quais se encontram em fase com as tenses de entrada. A modulao PWM
de corrente, da fonte de tenso senoidal, conserva o formato das correntes
prximo do formato das tenses de entrada. Desta forma o retificador trabalha
com um elevado fator de potncia e um baixo contedo harmnico.

Fig. 1.1. Retificador Boost bidirecional baseado na ponte VSI.
Algumas das vantagens apresentadas por este conversor so:
Bidirecional em fluxo de potncia.
Alto fator de potncia e baixo contedo harmnico de acordo com as
normas IEEE 519-1992 [5] e IEC 61000-3-2/IEC 61000-3-4 [3] e [4].
Regulao da tenso de sada.

Algumas das desvantagens deste conversor so a complexa
implementao prtica e a possibilidade de ocorrncia do curto-circuito de brao
(destrutiva). O controle pode ser feito atravs de variveis reais, transformao
de correntes ou transformao de Park das correntes de linha ou de fase.
7

1 1. .3 3. .2 2. . R Re et ti if fi ic ca ad do or r B Bu uc ck k ( (S St te ep p- -D Do ow wn n) )
O retificador Buck tem a mesma funo que um conversor do tipo ponte de
tiristores, mas com melhoramento da qualidade da energia em termos de alto
fator de potncia e reduo de correntes harmnicas na entrada, bem como
rpida regulao bidirecional da tenso de sada para reversibilidade de fluxo.
Conversores deste tipo so desenvolvidos usando IGBT com diodos em srie em
baixas potncias e com freqncia de comutao elevada, como mostra a
Fig. 1.2, resultando em reduo do tamanho dos componentes dos filtros.
IGBT, transistores BJT e MOSFET necessitam de diodos em srie para
proporcionar capacidade de bloqueio das tenses reversas requeridas neste
retificador.

Fig. 1.2. Conversor Buck bidirecional baseado em IGBT.
As vantagens e as desvantagens deste retificador so as mesmas
mencionadas para o retificador trifsico Boost bidirecional adicionando-se ainda o
fato da vantagem de ter proteo contra curto-circuito na ponte retificadora e a
desvantagem de empregar filtros de entrada pesados e volumosos em
comparao aos utilizados no retificador trifsico Boost.
Os circuitos das Fig. 1.1 e Fig. 1.2 so apresentados operando como
retificador. Se forem utilizados como inversores, basta variar a referncia de
corrente, sempre que as fontes utilizadas forem reversveis.
L
a
L
b
L
c
V
a
V
b
V
c
i
a
i
b
i
c
C
d
CARGA
i
cc
V
cc
C
a
C
b
C
c
L
d
8

1 1. .4 4. . T TO OP PO OL LO OG GI IA AS S P PR RO OP PO OS ST TA AS S
Observando a importncia que tm os retificadores nas aplicaes
industriais e comerciais, neste trabalho propem-se duas novas estruturas de
retificadores abaixadores com elevado fator de potncia operando com clulas de
comutao tradicional, sendo uma monofsica e a outra trifsica. As duas
topologias, alm de serem retificadores abaixadores, podem fornecer uma tenso
na sada igual ou maior que a tenso de entrada. Outras caractersticas so sua
reversibilidade de corrente e seu controle na corrente de entrada, o qual permite
obter um conversor com elevado fator de potncia e baixo contedo harmnico.
Os circuitos propostos so baseados na topologia sugerida por Colling e
Barbi [7], [8], [9] e [10]. Este representa um retificador constitudo por dois
conversores abaixadores de tenso, com as mesmas caractersticas que a
topologia proposta neste trabalho. A estrutura proposta por Colling e Barbi
apresenta vantagens com relao aos conversores clssicos apresentados
anteriormente. A Fig. 1.3 apresenta a estrutura monofsica proposta por Barbi e
Colling [7], [9] e [10].

Fig. 1.3. Diagrama do retificador/inversor proposto por Colling e Barbi [7], [9] e [10].
O sistema proposto por Colling e Barbi controlado atravs de regime de
deslizamento. Este controle no-linear apresenta bons resultados em comparao
a outros tipos de controle lineares clssicos testados por Cceres e Barbi [11],
[12], [13]. Os detalhes com relao ao de controle clssicos so abordados na
tese de Cceres [11].
9

O retificador abaixador proposto neste trabalho apresentado na Fig. 1.4.
Este possui as mesmas vantagens que o conversor proposto por Colling e Barbi,
tais como: elevado fator de potncia, baixo contedo harmnico, tenso de sada
menor, igual ou maior que a tenso de entrada, alm de empregar uma clula de
comutao tradicional.
Tambm possvel observar na Fig. 1.4 que foi diminudo o nmero de
semicondutores utilizados para fazer a retificao da tenso, conservando o
emprego de uma clula de comutao tradicional. Foi montado um prottipo no
Instituto de Eletrnica de Potncia (INEP) de uma potncia de 100 W. O
conversor apresentou bons resultados, com relao ao controle da corrente de
entrada. O projeto e resultados experimentais so detalhados no Captulo 4.

Fig. 1.4. Diagrama do retificador abaixador monofsico proposto neste trabalho.
Com o desenvolvimento deste trabalho, prope-se a estrutura trifsica
baseada no retificador da Fig. 1.4, a qual ilustrada na Fig. 1.5. O fato de utilizar
a topologia trifsica tem a vantagem de que processa o triplo da potncia da
estrutura monofsica, permitindo a utilizao em equipamentos industriais de
mdia e alta potncia.
Realizando-se uma anlise crtica do retificador abaixador trifsico
apresentado junto com a topologia trifsica proposta por Colling e Barbi (ver Fig.
1.6) em [8], [9], atravs dos clculos dos parmetros de potncia, controle e
simulao numrica, detalhados neste trabalho, decidiu-se implementar um
prottipo de 600 W da topologia proposta por Colling e Barbi para testar o
princpio de operao do conversor em regime permanente trabalhando como
inversor elevador e como retificador abaixador. Alguns dos principais fatores da
escolha deste conversor foram a menor quantidade de componentes eltricos,
sensores e menor nmero de variveis a controlar.
10

Fig. 1.5. Circuito do retificador abaixador trifsico reversvel proposto neste trabalho.

Fig. 1.6. Circuito do retificador abaixador trifsico reversvel implementado [8] e [9].
I
C
1
A
I
C
1
B
I
C
1
C
V
cc
L
ccA
i
LccA
C
1A
+
V
C1A
-
L
caA
i
LcaA
Q2B
D2B
Q1A, D1A
L
ccB
i
LccB
C
1B
+
V
C1B
-
L
caB
i
LcaB
Q2B
D2B
Q1B, D1B
L
ccC
i
LccC
C
1C
+
V
C1C
-
i
LcaC
Q2C
D2C
Q1C, D1C
V
caA
V
caB
V
caC
V
N
+
-
11

1 1. .5 5. . O OR RG GA AN NI IZ ZA A O O D DO O T TR RA AB BA AL LH HO O
De maneira a simplificar a leitura deste trabalho, apresentado
brevemente o contedo de cada captulo.
No captulo II, apresenta-se uma reviso sobre as topologias propostas por
Cceres, Romaneli e Colling, dando nfases ao funcionamento, forma de
controle e aos resultados grficos obtidos por simulao.
O captulo III aborda o estudo quantitativo e qualitativo do retificador
monofsico bidirecional proposto. Neste, so apresentados o princpio de
operao, o controle e as formas de ondas obtidas atravs da simulao
numrica.
Elabora-se no captulo IV o equacionamento para o projeto fsico dos
componentes eltricos pertencentes estrutura do captulo III. Para os elementos
passivos do retificador so deduzidas as equaes que apresentam os esforos
mximos, mdios e eficazes para seu projeto e construo. Para os elementos
semicondutores do retificador so deduzidos os esforos de tenso e de corrente
necessrios para seu dimensionamento, finalizando em um prottipo para verificar
sua operao.
No captulo V, analisam-se qualitativamente e quantitativamente os dois
retificadores trifsicos bidirecionais propostos. O primeiro o retificador trifsico
da estrutura dos capitulos III e IV e o segundo retificador trifsico corresponde ao
proposto por Colling e Barbi [8] e [9]. So detalhados o princpio de operao, o
controle e os resultados grficos gerados por meio de simulao das duas
estruturas.
Para finalizar no captulo VI apresentado o projeto de potncia e de
controle do retificador proposto por Colling para um conversor de 600 W, o qual
foi implementado no Instituto de Eletrnica de Potncia. So mostradas as curvas
prticas obtidas na bancada, nas quais se pode apreciar o funcionamento e
operao do conversor.
Nos anexos A, B e C so incluidos diversos arquivos consultados para
obter os parmetros eltricos utilizados nas simulaes numricas, por meio de
planilhas de clculos usadas no dimensionamento dos projetos de potncia e
controle dos retificadores apresentados. No anexo D so apresentados as listas
de componentes e diagramas eltricos utilizados na montagem dos prottipos
monofsico e trifsico implementados no Instituto de Eletrnica de Potncia.
12

CAPTULO 2

REVISO DAS TOPOLOGIAS EXISTENTES DE
CONVERSORES COM CARGA DIFERENCIAL
Com o fim de compreender o funcionamento dos inversores com carga
diferencial, apresentado neste captulo um resumo das topologias pesquisadas
no Instituto de Eletrnica de Potncia da Universidade Federal de Santa Catarina.
A primera topologia pesquisada foi o inversor monofsico, proposto por
Ramn Cceres [13]. Neste inversor a carga conectada em forma diferencial,
sendo a tenso de sada o resultado da diferena de duas tenses V
1
e V
2
[11]
como mostra a Fig. 2.1. O segundo trabalho foi desenvolvido por Eduardo
Romaneli [14], que construiu a verso trifsica do inversor monofsico.
Posteriormente, o trabalho de Ivan Colling [9] permitiu melhorar a operao do
conversor, adicionando-se um controle sobre a corrente alternada, por meio da
insero de um indutor de CA, posibilitando a operao do conversor como um
retificador bidirecional com alto fator de potncia e baixo contedo harmnico. Da
mesma forma, no final de seu trabalho Ivan Colling [9] deixa proposto o circuito
trifsico deste retificador.
De forma a introduzir a operao deste tipo de conversores, apresentado
na Fig. 2.1 o princpio bsico de operao da estrutura monofsica inversora CC-
CA. Esta estrutura composta por dois conversores, A e B. Cada conversor
produz uma tenso de sada unipolar senoidal com uma componente contnua.
Podem-se observar na Fig. 2.1 as formas de onda V
1
e V
2
[11].
Como a carga conectada diferencialmente entre os conversores, nela
anulada a componente contnua. A modulao em cada conversor est 180
defasada em relao ao outro, o que maximiza a excurso de tenso atravs da
carga, porm a diferena de fase entre os conversores pode ser qualquer. Isto se
apresenta como uma alternativa para o controle da tenso de sada (V
1
-V
2
) [11].
13

Fig. 2.1. Configurao bsica para obter inverso CC-CA [11].
Da Fig. 2.2 a Fig. 2.7, apresentada a forma de obter o circuito do
conversor proposto por Cceres e Barbi exibido na Fig. 2.8. Inicia-se a anlise
pelo conversor Buck para posteriormente extrapolar seus resultados ao conversor
Boost, o qual empregado por Cceres e Barbi para propor o inversor
monofsico com carga diferencial.
O inversor alimentado em tenso apresentado na Fig. 2.2, referido como
inversor Buck provavelmente o conversor de potncia mais importante. Ele
usado em diversas aplicaes industriais e comerciais. Entre estas aplicaes, as
mais importantes so: fonte ininterrupta de energia (Uninterruptible Power Supply
UPS ou No-Break), acionamento de motores CA e, mais recentemente, em
filtros ativos para compensao de harmnicos
1
.Equation Chapter 2 Section 1
O inversor Buck constitudo por dois conversores abaixadores CC-CC,
bidirecionais em corrente. A Fig. 2.3 mostra esta propriedade de uma forma
simples. Nesta pode-se observar uma transformao do inversor Buck at chegar
a exibir os dois conversores CC-CC Buck que o formam
1
.

1
Cceres, 1997, p.6.
+
V
1
-
+
V
2
-
V
1
0
V
2
0
CARGA
CONVERSOR
B
CONVERSOR
A
14

Fig. 2.2. Inversor Buck [11].

Fig. 2.3. Inversor Buck formado por dois conversores CC-CC [11].
O conversor Buck bidirecional em corrente apresentado na Fig. 2.4. A
possibilidade de separar o inversor Buck em dois blocos permitir mostrar o
princpio de funcionamento dos conversores CC-CA apresentados.

Fig. 2.4. Conversor Buck bidirecional em corrente [11].
15

Para o inversor Buck da Fig. 2.5 ser determinada a caracterstica esttica
do ganho de tenso em funo da razo cclica.
O conversor Buck A, em conduo contnua, apresenta a seguinte relao
de tenso entre V
1
e V
in
, dada na equao (2.1)
2
, sendo D a razo cclica.
=
1
in
V
D
V
(2.1)

Fig. 2.5. Inversor Buck, separado em dois blocos [11].
O ganho de tenso do inversor Buck pode ser encontrado assumindo-se
que o conversor Buck B opera com uma defasagem de 180 em relao ao outro
conversor. A equao (2.2) mostra o ganho de tenso para o conversor Buck B
2
.

2
in
V
1 D
V
= (2.2)
A tenso na sada obtida pela expresso (2.3).

0 1 2 in in
V V V D V (1 D) V = = (2.3)
O ganho de tenso em funo da razo cclica definido na equao (2.4).

0
in
V
2 D 1
V
= (2.4)
A caracterstica do ganho de tenso em funo da razo cclica, referente
ao conversor Buck em conduo contnua, mostrada na Fig. 2.6. Como se pode

2
Cceres, 1997, p.9.
16

observar, a caracterstica de tenso linear conforme esperado, com tenso de
sada nula para D = 0,5. Portanto, variando-se a razo cclica em torno deste
ponto, pode-se obter uma tenso senoidal na sada. Porm, o mdulo da tenso
de sada instantnea sempre menor que a tenso contnua de entrada, uma vez
que o ganho de tenso menor que um
3
.

Fig. 2.6. Caracterstica do ganho de tenso em funo da razo cclica do inversor Buck
em conduo contnua [11].
O princpio exposto pode ser aplicado a qualquer conversor CC-CC.
Aplicando-se um procedimento similar, obtm-se o conversor CC-CA Boost
indicado na Fig. 2.7 a partir de dois conversores CC-CC Boost bidirecionais em
corrente, mostrados na Fig. 2.8
3
.
O conversor Boost apresenta a seguinte relao de tenses entre V
1
e V
in:

1
in
V 1
V 1 D
=
(2.5)
Operando-se os conversores com uma defasagem de 180, resulta a
equao (2.6) que relaciona V
2
e V
in
.

2
in
V 1
V D
= (2.6)

3
Cceres, 1997, p.10
D
0.0 0.2 0.4 0.6 0.8 1.0
V
0
/
V
i
n
-1.0
-0.5
0.0
0.5
1.0
D
2D-1
D-1
17

Fig. 2.7. Conversor CC-CC Boost bidirecional em corrente [11].

Fig. 2.8. Inversor Boost monofsico, proposto por Cceres e Barbi [11], [12] e [13].
A tenso de sada obtida da diferena de tenses entre V
1
e V
2
, como
indicado na equao (2.7).

in in
0 1 2
V V
V V V
1 D D
= =
(2.7)
O ganho de tenso em funo da razo cclica definido pela
expresso (2.8).

( )
0
in
V 2 D 1
V D 1 D

=

(2.8)
18

Na Fig. 2.9, apresenta a caracterstica do ganho de tenso em funo da
razo cclica, para o inversor operando em conduo contnua.
Como se pode observar, o inversor Boost apresenta um ganho de tenso
com caracterstica no-linear. A tenso de sada nula para D = 0,5, seu valor
instantneo pode ser maior ou menor que a tenso contnua de entrada,
dependendo da razo cclica
4
. Por esta razo, utilizada a topologia Boost, dado
que permite obter na sada uma tenso menor, igual ou maior que a tenso de
entrada. Esta topologia ser utilizada como base nas estruturas apresentadas
neste trabalho.

Fig. 2.9. Caracterstica do ganho de tenso em funo da razo cclica do inversor Boost,
em conduo contnua [11].
2 2. .2 2. . P PR RI IN NC C P PI IO O D DE E O OP PE ER RA A O O D DO O I IN NV VE ER RS SO OR R M MO ON NO OF F S SI IC CO O
O inversor Boost, cujo diagrama est ilustrado na Fig. 2.8, foi proposto por
Cceres e Barbi no ano de 1997 [11], [12] e [13]. O principal atrativo desta
topologia o fato de gerar uma tenso de sada menor, igual ou maior que a
tenso de entrada, dependendo do valor instantneo da razo cclica. Esta
propriedade no se encontra num inversor de tenso clssico, no qual o mdulo
da tenso de sada instantnea produzida sempre menor do que a tenso de
entrada.

4
Cceres, 1997, p.13.
1
1 D
1
D
( )
2D 1
D 1 D
0
in
V
V
19

O conversor CC-CA Boost, apresentado na Fig. 2.8, foi concebido para ser
utilizado no projeto de fontes ininterruptas de energia (UPS), com tenso de sada
superior tenso de entrada, sem a necessidade de um segundo estgio de
processamento de energia. As aplicaes deste inversor podem ser sistemas de
fornecimento de energia utilizando clulas fotovoltaicas ou em sistemas de
correo do fator de potncia e compensao de harmnicos. O inversor Boost
oferece como vantagens a reduo do nmero de estgios de processamento da
energia e um menor nmero de interruptores, aumentando desta forma a
confiabilidade e a eficincia, reduzindo o volume, o peso e o custo em sua
construo
5
.
2 2. .2 2. .1 1. . E Et ta ap pa as s d de e O Op pe er ra a o o
Com o objetivo de simplificar a anlise do inversor, as seguintes
consideraes so feitas:
O circuito opera em regime permanente e no modo de conduo
contnua;
Os semicondutores so considerados ideais;
O inversor Boost operando em conduo contnua apresenta duas etapas
de funcionamento, aqui apresentadas para o intervalo do semiciclo positivo de V
0
.
Neste intervalo no trabalham os seguintes semicondutores: Q
1
, Q
4
, D
2
e D
3
6
.

1
a
Etapa (t
0
, t
1
):
No instante t
0
os interruptores Q
2
e Q
3
so acionados e conduzem as
correntes i
Q2
e i
Q3
respectivamente. A corrente i
L1
cresce linearmente com uma
derivada igual a V
in
/L
1
e a corrente i
L2
decresce linearmente com uma derivada
igual a (V
in
V
2
)/L
2
. A fonte de alimentao transfere energia para o indutor L
1
e o
capacitor C
1
transfere energia para a carga. Nesta etapa o diodo D
1
mantm-se
bloqueado com tenso reversa igual (-V
1
), e o diodo D
4
bloqueado com tenso
reversa igual a (-V
2
). As tenses V
1
e V
2
so consideradas constantes para um

5
Cceres, 1997, p.16-17.
6
Cceres, 1997, p.18.
20

perodo de freqncia de comutao. O circuito equivalente desta etapa
mostrado na Fig. 2.10
6
.

Fig. 2.10. Circuito equivalente para a primeira etapa de operao do inversor Boost.
2
a
Etapa (t
1
, t
2
):
Em t = t
1
, os interruptores Q
2
e Q
3
so bloqueados e os diodos D
1
e D
4

entram em conduo, permitindo que o indutor L
1
transfira energia para o
capacitor C
1
e a carga. A corrente i
L1
decresce linearmente com uma derivada
igual a (V
in
V
1
)/L
1
e i
L2
cresce linearmente com uma derivada igual a V
in
/L
2
. A
tenso nos terminais do interruptor Q
2
igual V
2
e no interruptor Q
3
V
1
. O
circuito equivalente desta etapa mostrado na Fig. 2.11
7
.
Na Fig. 2.10 e Fig. 2.11 cada conversor opera de forma independente, mas
por simplicidade dos desenhos se apresentam operando conjuntamente.

7
Cceres, 1997, p.18-19.
L
1
R
L
+ V
0
-
Q
1
L
2
C
1
+
V
1
-
C
2
+
V
2
-
i
0
i
L1
i
L2
V
in
+
-
D
1
Q
4
D
4
Q
2
D
2
Q
3
D
3
21

Fig. 2.11. Circuito equivalente para a segunda etapa de operao do inversor Boost.
As principais formas de onda so apresentadas na Fig. 2.12, sendo:
Perodo de comutao T
S
= 1/f
S
.
Freqncia de comutao f
S
.
Tempo em conduo do interruptor Q
3
, t
C
= t
1
t
0

Tempo em aberto, t
a
= t
2
t
1
= T
S
t
C
.
Razo cclica D = t
C
/T
S
.

Fig. 2.12. Principais formas de onda [11].
i
L1
0
i
L2
0
i
Q2
0
i
D1
0
-V
D1
0
V
Q2
0
V
1
V
1
t
0
t
1
t
2
t
C
t
a
Ts=1/f
s
22

Ramn Cceres [11] considerou diversas formas de como controlar este
conversor, dentre as quais se tm: modelo do interruptor PWM
8
, controle direto e
regime de deslizamento.
Na mencionada tese, o controle da tenso de sada utilizando o modelo do
interruptor PWM apresenta resultados aceitveis, mas finalmente foi escolhido o
controle no-linear por regime de deslizamento para controlar o inversor. Este
apresenta melhores resultados, nas formas de onda e robustez do sistema, alm
de proporcionar uma THD muito mais baixa, de forma de garantir uma correta
operao nas condies de trabalho em que foi testado.
A Fig. 2.13 mostra a configurao bsica do inversor Boost controlado por
regime de deslizamento. O estgio de potncia configurado utilizando o
conversor Boost CC-CC bidirecional em corrente.
A finalidade dos controladores A e B fazer com que as tenses de sada
V
C1
e V
C2
sigam uma referncia senoidal o mais fielmente possvel, enquanto o
valor absoluto da corrente dos indutores
L1,2
i mantido menor que um valor
mximo predeterminado, i
Lmx
. O detalhe dos blocos de controle apresentado na
Fig. 2.14.

Fig. 2.13. Inversor Boost controlado por modos deslizantes [11].

8
Clculo detalhado na tese de Ramn Cceres, 1997, p.20-31.
23

Fig. 2.14. Diagrama blocos do controle por modos deslizantes.
A Fig. 2.14 mostra o diagrama interno dos dois blocos de controle A e B, a
nica diferena so as variveis de entrada e sada. Portanto, para o bloco A, as
variveis de entrada so i
L1
e V
C1
e as de sada so S1 e S2. J, para o bloco B,
as variveis de entrada so i
L2
e V
C2
e as de sada so S3 e S4.
Na Fig. 2.15 a Fig. 2.17, apresentam-se os resultados de simulao para o
inversor Boost da Fig. 2.13. Este formado pelos seguintes parmetros eltricos
e de controle
9
: L
1
= L
2
= 800 H, C
1
= C
2
= 40 F, P
s
= 500 W, V
in
= 100 V e
V
0
= 180sen(t), K
1
= 0,208 V/A (malha de corrente) e K
2
= 0,04 V/V (malha de
tenso).

Fig. 2.15. Tenso e corrente na carga do inversor Boost.

9
Dados do circuito implementado na tese de Ramn Cceres, 1997, p.103.
iLcc
Vc1
*
c2
V
0,20 0,21 0,22 0,23 0,24
-200
-150
-100
-50
0
50
100
150
200
T
e
n
s
o

(
V
)
Tempo (s)
Tenso
Corrente
C
o
r
r
e
n
t
e

(
A
)
-6
-4
-2
0
2
4
6
24

1
e C
2
.

1
e L
2
.
A THD da tenso na carga 0,1%, aproximadamente. Este valor bem
melhor que a THD obtida com os outros mtodos de controle abordados na tese
de Ramn Cceres [11], o que justifica a utilizao desta tcnica de controle nos
outros conversores apresentados neste trabalho. Como a carga puramente
resistiva a corrente controlada indiretamente atravs da tenso.
0,20 0,21 0,22 0,23 0,24
100
150
200
250
300
350
V
C2
T
e
n
s
o

(
V
)
Tempo (s)
V
C1
0,20 0,21 0,22 0,23 0,24
-10
-5
0
5
10
15
20
C
o
r
r
e
n
t
e

(
A
)
Tempo (s)
i
L1
i
L2
25

2 2. .3 3. . I IN NV VE ER RS SO OR R T TR RI IF F S SI IC CO O
A Fig. 2.18 apresenta o circuito do inversor Boost trifsico, sugerido por
Romaneli e Barbi [14], [15]. Seu funcionamento similar ao do inversor Boost
monofsico proposto por Cceres e Barbi [11] sendo, portanto o clculo dos
parmetros similar ao que se apresenta na seo 2.2. Cabe mencionar que a
anlise, os clculos e resultados so detalhados na dissertao de mestrado de
Eduardo Romaneli [14].

Fig. 2.18. Circuito do inversor Boost trifsico [14].
Os parmetros eltricos e de controle utilizados na simulao do circuito
eltrico so: L
ccA
= L
ccB
= L
ccC
= 800 H, C
1A
= C
1B
= C
1C
= 40 F, P
s
= 1000 W,
V
in
= 100 V e
( ) =
0
V 180 sen t , K
1
= 0,15 V/A (malha de corrente) e
K
2
= 0,025 V/V (malha de tenso). O detalhe do controle empregado
apresentado na Fig. 2.14.
26

Da Fig. 2.19 a Fig. 2.22 mostram-se as formas de ondas de tenso e
corrente no inversor Boost trifsico proposto por Romaneli e Barbi [14], [15]. O
inversor foi controlado utilizando o regime de deslizamento, reafirmando a deciso
tomada por Cceres [11]. Desta forma, apresenta uma diminuio do contedo
harmnico e controle do mdulo da tenso na carga (V
0
) descrita anteriormente.
O comportamento da corrente de carga depende da carga empregada.

1A
, C
1B
e C
1C

Fig. 2.20. Tenses de linha na carga.

ccA
, L
ccB
e L
ccC
.
0,05 0,06 0,07 0,08
100
200
300
400
500
V
C1B
V
C1C
T
e
n
s
o

(
V
)
Tempo (s)
V
C1A
0,05 0,06 0,07 0,08
-400
-300
-200
-100
0
100
200
300
400
T
e
n
s
o

(
V
)
Tempo (s)
V
CA
V
AB
V
BC
0,05 0,06 0,07 0,08
-20
-10
0
10
20
30
i
LccB
i
LccC
C
o
r
r
e
n
t
e

(
A
)
Tempo (s)
i
LccA
27

Fig. 2.22. Tenso e corrente da fase A na carga.
A principal desvantagem desta topologia a elevada corrente pelos
interruptores de potncia. Trata-se de uma limitao tecnolgica que tende a ser
rapidamente anulada medida que novos componentes mais rpidos e com
menores perdas forem desenvolvidos.
Dentre das vantagens, pode-se mencionar o fato de elevar e inverter a
tenso de sada em uma nica etapa, ao contrrio de tcnicas convencionais que
sempre o fazem em dois estgios. Isto representa um grande acrscimo de
eficincia e robustez do equipamento e confiabilidade neste, alm de uma
reduo considervel de peso e de volume.
0,05 0,06 0,07 0,08
-200
-150
-100
-50
0
50
100
150
200
V
A
T
e
n
s
o

(
V
)
Tempo (s)
C
o
r
r
e
n
t
e

(
A
)
V
A
-6
-4
-2
0
2
4
6

I
A

28

2 2. .4 4. . R RE ET TI IF FI IC CA AD DO OR R M MO ON NO OF F S SI IC CO O
A Fig. 2.23 apresenta o retificador Buck monofsico reversvel proposto por
Colling e Barbi em 2000 [9]. As etapas de operao e o funcionamento so
similares s mencionadas no inversor Boost proposto por Cceres e Barbi [13].
Nesta nova topologia de retificador necessrio ter controle sobre o
formato da corrente alternada, por isso, deve-se inserir um indutor em srie com a
fonte V
ca
. Desta forma possvel obter uma baixa distoro harmnica da
corrente de entrada e um fator de potncia prximo unidade. Neste conversor o
formato da corrente alternada j no depende da carga, seno das referncias
impostas no controle. Cabe mencionar que a anlise dos clculos e as equaes
so detalhadas na tese de Ivan E. Colling [9].

Fig. 2.23. Retificador Buck monofsico reversvel [7], [9] e [10].
O conversor da Fig. 2.23 foi dividido em dois conversores: conversor
esquerdo, que responsvel pelo controle de i
Lca
e conversor direito, que
responsvel pela tenso V
c2
. Portanto, o conversor direito responsvel por
manter uma tenso senoidal sobre uma componente contnua, defasada 180,
como exibe o conversor B da Fig. 2.1.
L
cc1
S1,D1
V
cc
L
cc2
C
1
+
V
c1
-
C
2
+
V
c2
-
i
Lca
i
Lcc1
i
Lcc2
V
ca
L
ca
S3,D3
S2,D2 S4,D4
+
-
Conversor Esquerdo Conversor Direito
Controle
Modo
Deslizante
A
S1
S2
i
Lcc1
V
c1
i
Lca
Controle
Modo
Deslizante
B
S3
S4
i
Lcc2
V
c2
29

O conversor esquerdo responsvel por manter a corrente i
Lca
em fase
com a tenso V
ca
com um formato senoidal imposto, o qual permite obter uma
baixa distoro harmnica da corrente de entrada e um elevado fator de potncia.
Para observar o comportamento e a resposta deste retificador, apresenta-
se uma simulao numrica para um retificador monofsico com as seguintes
caractersticas eltricas: V
cc
= 100 V; v
ca
= 311sen(t) V; f
r
= 60 Hz; P
s
= 1 kW. Os
clculos dos parmetros eltricos do circuito so detalhados na tese de Colling
[9]: L
cc1
= 130 H; L
cc2
= 471 H; C
1
= 5,3 F; C
2
= 16,8 F e L
ca
= 600 H.
As Fig. 2.24 e Fig. 2.25 exibem o contedo dos blocos de controle do
conversor esquerdo e direito.

Fig. 2.24. Circuito de controle conversor esquerdo.

Fig. 2.25. Circuito de controle conversor direito.
Para a operao do controle do conversor direito, os parmetros so:
K
1
= 0,02 V/V (malha de tenso V
c2
) e K
2
= 0,1 V/A (malha de corrente i
Lcc2
). Para
a operao do controle do conversor esquerdo, os parmetros so: K
3
= 0,32 V/A
K
3
K
4
K
5
+
+
+
S2
S1
e
i
Lcc1
V
c1
iLca
+
-
*
Lca
i
i
Lca
Vc1
iLcc1
d
*
c2
V
30

(malha de corrente i
Lca
), K
4
= 0,021 V/V (malha de tenso V
c1
) e K
5
= 0,11 V/A
(malha de corrente i
Lcc1
). A faixa do modulador de histerese definida em 0,78 V.
Cabe mencionar que este conversor pode operar tanto como inversor ou
retificador, tornando-se, portanto, reversvel em corrente e tenso. A variao da
operao deve ser realizada mudando a referncia de corrente
*
Lca
i , sendo que os
outros parmetros eltricos do circuito e do controle no so alterados.
Da Fig. 2.26 a Fig. 2.28 apresentam as principais formas de ondas do
circuito operando como inversor. As Fig. 2.29 a Fig. 2.31 mostram as principais
formas de onda do circuito operando como retificador.

Lcc1
e i
Lcc2
, na operao como inversor.

1
e C
2

0,10 0,11 0,12 0,13 0,14 0,15
-15
-10
-5
0
5
10
15
20
25
30
35
40
C
o
r
r
e
n
t
e

(
A
)
Tempo (s)
i
Lcc1
i
Lcc2
0,10 0,11 0,12 0,13 0,14 0,15
100
150
200
250
300
350
400
450
500
V
C2
T
e
n
s
o

(
V
)
Tempo (s)
V
C1
31

ca
e tenso de sada, na operao como inversor.

Lcc1
e i
Lcc2
, na operao como retificador.

1
e C
2
0,10 0,11 0,12 0,13 0,14 0,15
-400
-300
-200
-100
0
100
200
300
400
T
e
n
s
o

(
V
)
Tempo (s)
V
ca
i
Lca
C
o
r
r
e
n
t
e

(
A
)
-10
-5
0
5
10
0,10 0,11 0,12 0,13 0,14 0,15
-40
-30
-20
-10
0
10
20
C
o
r
r
e
n
t
e

(
A
)
Tempo (s)
i
Lcc1
i
Lcc2
0,10 0,11 0,12 0,13 0,14 0,15
100
150
200
250
300
350
400
450
500
V
C2
T
e
n
s
o

(
V
)
Tempo (s)
V
C1
32

ca
e tenso de sada, na operao como retificador.
2 2. .5 5. . C CO ON NC CL LU US S O O
Nas trs topologias apresentadas, pde-se apreciar o progresso alcanado
desde a topologia original (inversor Boost) ao retificador monofsico, dado que
este ltimo conversor permite ter um controle na corrente alternada na operao
como inversor e como retificador.
O controle por regime de deslizamento foi mantido, no inversor trifsico e
retificador monofsico, por apresentar bons resultados em comparao ao
controle clssico.
Devido forma de onda da corrente nos indutores CC, existe a
possibilidade de se projetar estes indutores para baixa freqncia, utilizando
lminas de ferro-silcio, uma vez que suas freqncias predominantes so e 2.
Deve-se considerar, no projeto, a ondulao em altas freqncias e a
componente de corrente contnua que circula pelo indutor.
A principal desvantagem destas estruturas a elevada magnitude da
corrente nos interruptores de potncia, mas uma limitao tecnolgica que
tende a ser rapidamente atenuada medida que novos componentes mais
rpidos e com menores perdas forem desenvolvidos.
Por fim, as vantagens destas estruturas so: permitir trabalhar em forma
bidirecional em corrente e tenso, utilizar um controle robusto e de fcil
implementao, obter uma tenso de sada menor, igual ou maior que a tenso
de entrada e omitir um estgio de potncia comparado com estruturas
tradicionais. Alm disso, deve-se destacar que estas estruturas utilizam clulas
de comutao tradicionais.
0,10 0,11 0,12 0,13 0,14 0,15
-400
-300
-200
-100
0
100
200
300
400
T
e
n
s
o

(
V
)
Tempo (s)
V
ca
i
Lca
C
o
r
r
e
n
t
e

(
A
)
-10
-5
0
5
10
33

CAPTULO 3

RETIFICADOR BUCK (STEP-DOWN)
MONOFSICO BIDIRECIONAL
Na procura de uma topologia alternativa ao retificador abaixador
apresentado por Ivan E. Colling [9], e com a idia de minimizar o nmero de
semicondutores utilizados no conversor mantendo o emprego da clula de
comutao tradicional, foi analisada a segunda opo de controle, sugerida por
Cceres [11] para os conversores com carga diferencial. Esta diz que, ao operar
com carga ligada em forma diferencial um dos conversores deve produzir uma
tenso senoidal com um nvel contnuo e o outro deve produzir uma sada
contnua. O importante no a tenso gerada por cada conversor, seno a
diferena de tenso entre eles. At agora, a quantidade de semicondutores no
foi alterada, mas se substitudo o conversor que gera um sinal contnuo por um
capacitor, possvel prescindir de uma clula de comutao tradicional,
simplificando a topologia e o controle deste novo conversor.
Desta forma, prope-se um novo retificador abaixador com elevado fator de
potncia, o qual possui s uma clula de comutao tradicional, cuja tenso de
sada no guarda restries com relao tenso de alimentao, podendo ser
tanto menor, igual ou maior que o valor de pico da senide de entrada. Alm
disso, o circuito proposto pode operar como inversor com corrente controlada,
servindo para fornecer energia rede a partir de fontes CC como, por exemplo,
painis fotovoltaicos.
O circuito em questo baseado na topologia proposta originalmente por
Cceres e Barbi [11], um inversor constitudo por dois conversores elevadores de
tenso como se pode ver na Fig. 3.1. Equation Chapter 3 Section 1
34

Fig. 3.1. Diagrama bsico do inversor derivado do conversor elevador de tenso [11], [12]
e [13].
No inversor elevador monofsico, a conexo de carga em modo diferencial
torna teoricamente possvel a obteno de tenses de sada com qualquer valor e
formato. Alm disso, respeitada a condio de que individualmente V
c1
e V
c2

sejam maiores que V
in
, h um grau de liberdade na escolha dessas tenses,
posto que somente a diferena entre elas de interesse da carga. Assim, uma
tenso de sada senoidal pode ser obtida, tanto mantendo um dos capacitores
com tenso fixa e impondo-se ao outro uma variao senoidal, como se utilizando
duas referncias senoidais defasadas entre si
10
, como apresenta a Fig. 3.1.
Para que o circuito possa operar como retificador, necessrio reverter
seu fluxo de potncia e estabelecer algum controle sobre a corrente absorvida da
fonte CA. Para que este controle seja possvel, inclui-se um indutor em srie com
a fonte alternada, conforme Fig. 3.2.
Devido a esta reversibilidade do fluxo de potncia, passa-se a identificar os
elementos (indutores e fontes) no mais como de entrada ou de sada, mas como
CA ou CC
11
.

10
Colling, 2000, p.4-5.
11
Colling, 2000, p.78.
V
c
c
V
c
c
35

Fig. 3.2. Diagrama do retificador/inversor aps a incluso do indutor L
ca
[7], [9] e [10].
Continuando com a proposta de Colling e Barbi [10] para o retificador, sem
modificar o funcionamento da estrutura, pretende-se diminuir a quantidade de
elementos sem perder as caractersticas originais dela. Elimina-se, portanto, a
clula que controla a tenso no capacitor C
2
junto com o indutor L
cc2
(Fig. 3.3).
Desta forma, o capacitor C
2
fica em srie com a fonte CA. A modificao do
circuito da Fig. 3.2 requer um aumento da capacitncia do capacitor para que
consiga manter uma tenso contnua superior a V
cc
, com uma ondulao mnima.

Fig. 3.3. Circuito retificador abaixador monofsico modificado.
36

Desta maneira, no capacitor C
1
a magnitude da sua tenso ser de V
ca
+V
c2

(considerando que a queda de tenso V
Lca
baixa, na freqncia da rede). Logo,
a estrutura similar a um conversor Buck, com filtro na entrada, s que sua
tenso de entrada possui uma componente alternada sobre um nvel de tenso
contnua (ver Fig. 3.4).
Para o inversor elevador original, diferentes abordagens foram propostas e
testadas: aplicao de modulao por largura de pulsos, utilizando-se o modelo
do interruptor PWM para a obteno da funo de transferncia; controle com
alimentao direta ou pr-alimentado (feedforward); controle por regime (ou
modo) de deslizamento. Dentre as trs solues relatadas, a ltima conferiu as
melhores caractersticas de estabilidade e robustez ao sistema. Com base nesse
resultado, opta-se por aplicar o controle por regime de deslizamento tambm
neste circuito
12
.
Assim, o sistema resultante de terceira ordem (L
ca
, C
1
e L
cc
), sendo
controlado por meio de regime de deslizamento. Esta estratgia de controle foi
escolhida devido a suas qualidades de robustez, invarincia e simplicidade de
implementao. A tenso no capacitor C
2
controlada atravs do controle
clssico. Seu sinal de erro realimenta a diferena entre a corrente i
Lca
e sua
referncia, conseguindo diminuir a componente mdia da corrente i
Lca
para assim
controlar a tenso contnua em C
2
.

O circuito em questo no apresenta restries com relao aos valores
relativos das tenses de entrada e sada: o nvel de tenso de sada pode tanto
ser menor, igual ou maior que o valor de pico da senide de entrada.
3 3. .2 2. . A AN N L LI IS SE ES S Q QU UA AL LI IT TA AT TI IV VA A E E Q QU UA AN NT TI IT TA AT TI IV VA A
Reordenando o circuito da Fig. 3.3 possvel obter o circuito da Fig. 3.4, o
qual representa um retificador abaixador monofsico que pode funcionar como
retificador ou inversor bastando para isso mudar seu sinal de referncia de
corrente (CA). Alm disso, somente utiliza uma clula de comutao tradicional. A
anlise qualitativa e quantitativa deste circuito detalhada a seguir.

12
Colling, 2000, p.6.
37

Fig. 3.4. Circuito do retificador abaixador monofsico, operando como inversor [9].
3 3. .2 2. .1 1. . C Co on ns si id de er ra a e es s p pa ar ra a o o f fu un nc ci io on na am me en nt to o d do o c ci ir rc cu ui it to o
Considera-se o circuito operando como um inversor elevador de tenso. A
tenso no capacitor C
2
deve ser:

( )
CC
* *
c2 c2
v t V =
(3.1)
A excurso senoidal total ser aplicada ao capacitor C
1
, deixando o
capacitor C
2
somente com um nvel contnuo
13
.
Assim, a condio que segue deve ser satisfeita com folga, de modo que
jamais a tenso de C
2
seja inferior a V
cc
.

CC
*
c2 cc cap
V V V > +
(3.2)
Logo:

( ) ( )
*
c2 cc cap cc
v t V V V = + +
(3.3)
sendo
cc
V a margem de tenso de segurana para garantir o deslizamento sem
fugas [9].
Considera-se a tenso da rede ( )
cap
V sen t . A soma da tenso alternada
com a tenso no capacitor C
2
:

( ) ( ) ( ) ( )
*
ca c2 cap cc cap cc
v t v t V sen t V V V + = + + +
(3.4)

13
Ao contrrio do proposto por Cceres na sua tese de Doutorado 1997 [11], em que a tenso alternada com
sua componente contnua dividida entre ambos os capacitores (C
1
e C
2
).
L
cc
i
Lcc
C
1
+
V
c1
-
L
ca
i
Lca
+
V
c2
-
C
2
V
ca
Q2, D2
Q1, D1
V
cc
+
-
38

Logo, a tenso no lado alternado deve possuir uma componente contnua e
uma componente alternada definida pela expresso (3.4).
O parmetro regente do conversor
iLca
(erro na corrente que circula por
L
ca
). Manter a corrente do indutor L
ca
suficientemente prxima de seu valor de
referncia o objetivo primordial deste conversor. Espera-se uma boa fidelidade
da corrente i
Lca
e da diferena da tenso nos capacitores C
1
e C
2
. Cabe, desta
forma, ao conversor amainar as possveis discrepncias que surjam. O erro no
indutor L
cc
(
iLcc
) o principal responsvel pela determinao dos instantes das
comutaes e
vc1
o parmetro estabilizador
14
.
A funo de referncia para a corrente alternada :
( ) ( )
* *
Lca Lcap
i t I sen t = (3.5)
L
ca
projetado para filtrar as oscilaes em altas freqncias originadas das
comutaes. Sua impedncia em baixas freqncias (freqncia da rede) baixa,
e conseqentemente tambm baixa a queda de tenso nessas freqncias, em
regime permanente.
Conclui-se ento que a tenso v
c1
(t) oscila muito prximo de:

( ) ( ) ( )
c1 cap cc cap cc
v t V sen t V V V = + + +
(3.6)
e o nvel contnuo aplicado em C
2
estabelecido no capacitor C
1
.
Se esse nvel escolhido adequadamente, por meio da equao (3.3),
tanto v
c1
(t) como v
c2
(t) no descem abaixo de V
cc
, condio necessria para a
operao do sistema.
A razo cclica do interruptor Q2 dada por (3.7).

( )
( )
cc
cc
*
c2 cap
V
d t 1
V V sen t
=
+
(3.7)
Pelo balano de energia, pode-se calcular a corrente que circula no
indutor L
cc
.

cc ca
P P =
(3.8)

14
39

( ) ( ) ( ) ( ) ( )
= +
cc Lcc c1 Lca c1
V i t v t i t i t
(3.9)
( )
( ) ( ) ( ) ( )
+
=
c1 Lca c1
Lcc
cc
v t i t i t
i t
V
(3.10)
Em regime permanente, as variveis assumem seus respectivos valores de
referncia. Substituindo as equaes (3.5) e (3.6) em (3.10), obtm-se a
expresso (3.11).
( )
( )
( ) ( )
+

= + +

*
c2 cap * *
Lcc Lcap 1 c2 cap
cc
V V sen t
d
i t I sen t C V V sen t
V dt
(3.11)
Resolvendo a expresso (3.11), tem-se:
( )
( ) ( ) ( )
( ) ( )

= + + +
* * * 2 *
c2 Lcap Lcap cap c2 cap
Lcc 1
cc cc cc
2
cap
cc
V I sen t I V sen t V V cos t
i t C
V V V
V
sen t cos t
V
(3.12)
Aplicando as identidades trigonomtricas seguintes:
( )
( )
( ) ( ) ( )
2
1 cos 2 t
sin t
2
1
sin t cos t sin 2 t
2

=
=

a corrente no indutor L
cc
, dada pela expresso (3.13).
( )
( ) ( ) ( ) ( )
( )

= + + +
* * * *
Lcap cap c2 Lcap c2 cap
Lcc 1
cc cc cc
2
cap
cc
I V 1 cos 2 t V I sen t V V cos t
i t C
V 2 V V
V
sen 2 t
2 V
(3.13)
Se a corrente do capacitor no for considerada, o termo { }
1
C K
desaparece. A equao (3.13) descreve a corrente em baixas freqncias de L
cc
e
sobre ela h ainda as excurses em altas freqncias causadas pelas
comutaes dos interruptores Q1 e Q2.
Percebe-se ento que a corrente apresenta uma componente contnua,
responsvel pela transferncia de energia, e componentes alternados de primeira
40

e de segunda ordem da freqncia da rede. A circulao destes componentes de
corrente uma caracterstica intrnseca ao circuito.
A equao (3.14) mostra o valor eficaz da corrente em baixas freqncias,
desconsiderando a corrente i
C1
.

rms
2 * 2
cap c2
*
Lcc Lcap
cc
3 1
V V
8 2
I I
V
+
= (3.14)
O efeito da corrente i
C1
obtido incluindo-se ( )
2
cc 1
rms
V C

K sob o
radical de (3.14), pois todos os termos na equao (3.13) so ortogonais. Quanto
s excurses de i
Lcc
em altas freqncias, elas apresentam formato prximo ao
triangular, e portanto seu valor eficaz 1 12 vezes seu valor de pico a pico [9].
A corrente atinge o valor de pico (positivo) quando t 2 = = . Este valor
expresso por (3.15), e a ele deve-se somar ainda
m x
Lcc
1
I
2
.

= =
p
* *
*
c2 Lcap
* c2
Lccp Lcap
cc cc
V I
V
I I
V V
(3.15)
A potncia ativa transferida fonte senoidal dada pela expresso (3.16).
Ela equivale, como se poderia esperar, potncia fornecida por uma fonte
senoidal
cap
V ao ser percorrida por uma corrente
*
Lcap
I , em fase com ela. As
componentes alternadas de i
Lcc
na equao (3.13) correspondem energia
reativa circulante no circuito.

cap
med
*
Lcap
cc Lcc
V I
P V I
2
= = (3.16)
Na operao como retificador todos os termos com i
Lca
(ou
*
Lcap
I ) so
invertidos. No realizada nenhuma variao nos parmetros eltricos do circuito
ao se inverter o fluxo de potncia do conversor.

41

3 3. .3 3. . A AN N L LI IS SE E D DO O C CI IR RC CU UI IT TO O
Considera-se o circuito da Fig. 3.4, o qual permite encontrar relaes
diferenciais para equacionar a operao do inversor Boost monofsico.
Os interruptores Q1 e Q2 recebem pulsos complementares de modo a
evitar a conduo descontnua no indutor L
cc
, tornando possvel a existncia de
somente duas estruturas. Quando Q2 e D2 conduzem e Q1 e D1 esto
bloqueados, encontra-se na primeira etapa de operao, como mostra a Fig. 3.5.
Quando Q1 e D1 conduzem e Q2 e D2 esto bloqueados encontra-se na segunda
etapa de operao, como mostra a Fig. 3.6.
3 3. .3 3. .1 1. . P Pr ri im me ei ir ra a e et ta ap pa a d de e o op pe er ra a o o
Admite-se que i
Lca
esteja em seu valor de referncia e que o estado dos
interruptores seja descrito por .

1 Q2 e D2 conduzem; Q1 e D1 bloqueados = .

Fig. 3.5. Primeira etapa da operao do inversor elevador monofsico.
As equaes (3.17), (3.18) e (3.19) descrevem a operao da primeira
etapa do circuito.

Lcc cc
cc
di V
dt L
= (3.17)

*
Lca ca c2 c1
ca ca
di v v v
dt L L
+
= + (3.18)
L
cc
i
Lcc
C
1
+
V
c1
-
L
ca
i
Lca
+
V
c2
-
C
2
V
ca
Q2, D2
Q1, D1
V
cc
+
-
42

c1 Lca
1
dv i
dt C
= (3.19)
3 3. .3 3. .2 2. . S Se eg gu un nd da a e et ta ap pa a d de e o op pe er ra a o o
0 Q1 e D1 conduzem; Q2 e D2 bloqueados = .

Fig. 3.6. Segunda etapa da operao do inversor elevador monofsico.
As equaes (3.20), (3.21) e (3.22) descrevem a operao da segunda
etapa do circuito.

Lcc c1 cc
cc
di v V
dt L
+
= (3.20)

*
Lca c1 ca c2
ca ca
di v v v
dt L L
+
= (3.21)

c1 Lcc Lca
1
dv i i
dt C
= (3.22)
Definindo-se 1 = , podem-se reescrever as equaes (3.17) a (3.22) da
forma seguinte:

Lcc c1 cc
cc cc
di v V
dt L L
= + (3.23)

*
Lca c1 ca c2
ca ca
di v v v
dt L L
+
= (3.24)

c1 Lcc Lca
1 1
dv i i
dt C C
= (3.25)
L
cc
i
Lcc
C
1
+
V
c1
-
L
ca
i
Lca
+
V
c2
-
C
2
V
ca
Q2, D2
Q1, D1
V
cc
+
-
43

Agrupando as expresses (3.23), (3.24) e (3.25) em forma matricial, obtm-
se a equao (3.26), a qual pode ser escrita da forma
d
v u
dt
= +
v
A B .

*
Lca
ca c2
ca
ca Lca
c1 Lcc
c1
1 1
Lcc cc
Lcc
c1
cc
cc
1
di
v v 0 0
L 0
dt
L i
dv i 1
0 0 v 0
dt C C
i V
di
0 0 0 v
L
dt
L

+

= + +

(3.26)
Procurando a matriz de variao de erro, subtrai-se em ambos os lados da
expresso (3.26) a derivada das referncias de
*
Lca
i ,
*
c1
v e
*
Lcc
i como se apresenta
em (3.27).

* *
*
Lca Lca Lca
ca c2
ca
ca Lca
*
c1 c1 Lcc
c1
1 1
* Lcc cc
Lcc Lcc
c1
cc
cc
1
di di di
v v 0 0
L 0
dt dt
L i
dv dv i 1
0 0 v 0
dt dt C C
i V
di di
0 0 0 v
L
dt dt
L

+

= + +

*
c1
*
Lcc
dt
dv
dt
di
dt

(3.27)
Define-se o erro como
*
v v = e sua derivada como
*
d dv dv
dt dt dt
= [9],
[11].
Desconsiderando-se a derivada das referncias no lado direito de (3.27),
dado que as freqncias de
*
Lca
i ,
*
c1
v e
*
Lcc
i so e 2, bastante inferiores s
freqncias de comutao do circuito, pode-se considerar estas variveis como
quase-estticas, desta forma suas derivadas tenden a zero. Assm, possvel
escrever a equao (3.27) da forma dada por (3.28).

*
iLca
ca c2
ca
ca Lca
vc1 Lcc
c1
1 1
Lcc cc
iLcc
c1
cc
cc
1
d
v v 0 0
L 0
dt
L i
d i 1
0 0 v 0
dt C C
i V
d
0 0 0 v
L
dt
L

+

= + +

(3.28)
44

3 3. .4 4. . F FU UN NC CI IO ON NA AM ME EN NT TO O E E I IM MP PL LE EM ME EN NT TA A O O D DO O R RE EG GI IM ME E D DE E
D DE ES SL LI IZ ZA AM ME EN NT TO O
Duas condies so essenciais para que se tenha sucesso na
implementao de um regime de deslizamento: a condio de existncia e a
condio de encontro. Esta se relaciona com a capacidade de que o sistema, a
partir de dadas condies iniciais em t = t
0
, possa encontrar a superfcie de
deslizamento em algum t > t
0
; aquela se refere manuteno do regime de
deslizamento aps o encontro, ou seja, habilidade com que o sistema mantm
as variveis de estado em uma vizinhana suficientemente prxima de . A
condio de existncia implica que ao redor de as trajetrias sempre devem
apontar para a prpria superfcie . Matematicamente, essa convergncia
expressa por:

0
0
d
lim 0
dt
d
lim 0
dt

>

<

(3.29)
a qual indica que prximo superfcie de deslizamento, se tiver valor negativo,
sua derivada dever ser positiva e vice-versa, a fim de que em qualquer situao
o ponto representativo se aproxime do espao nulo = 0
15
.
Define-se o erro, , como a diferena entre a varivel de controle e sua
referncia e como a superfcie de deslizamento como se mostra na equao
(3.30).

1 1 2 2 n n
S S S = = + + + S K (3.30)
Escolhendo-se S invariante com o tempo, tem-se:

d d
dt dt
= S

(3.31)
Substituindo-se as variveis da equao (3.26) na definio da superfcie
de deslizamento da equao (3.30), obtm-se a expresso (3.32), com S
1
, S
2
e
S
3
>0.

15
45

1 iLca 2 vc1 3 iLcc
S S S = + + S = (3.32)
Substituindo as variveis da equao (3.28) na equao (3.31), obtm-se a
expresso (3.33).

iLca vc1 iLcc
1 2 3
d d d d d
S S S
dt dt dt dt dt

= + + S

= (3.33)
Avaliando-se as derivadas da expresso (3.33),

*
c1 ca c2 Lcc Lca cc c1
1 2 3
ca 1 cc
v v v i i V v d
S S S
dt L C L

= + +

(3.34)
O estado
( )
1 0 = = est associado ao aumento da energia no sistema
sendo, portanto, aplicado sempre que o ponto representativo se encontre abaixo
de 0 = ; de modo oposto, aplica-se 0 = quando o ponto se situa acima da
linha de comutao. Assim, estabelecem-se as seguintes inequaes:

= 1
d
dt
>0

*
c1 ca c2 Lca cc
1 2 3
ca 1 cc
v v v i V
S S S 0
L C L

+ >

(3.35)

ca Lca cc
1 2 3 *
c1 ca c2 1 cc
L i V
S S S
v v v C L

<

(3.36)
= 0
d
dt
<0

*
c1 ca c2 Lcc Lca cc c1
1 2 3
ca 1 cc
v v v i i V v
S S S 0
L C L

+ + <

(3.37)

( ) ( )
Lca Lcc c1 cc ca
1 2 3 *
c1 ca c2 1 cc
i i v V
L
S S S
v v v C L

<

(3.38)
Considera-se inicialmente que o indutor L
ca
se comporte como uma fonte
de corrente I
Lca
a fim de determinar o limite para , definida como a razo entre S
2

46

e S
3
, com
cc
n
1
L
Z
C
= . Dado que neste caso
iLca
= 0, pode-se calcular o valor de
(inclinao mxima da superfcie de deslizamento) e a restrio para V
c1
.

= 1

Lca cc
2 3
1 cc
i V
S S 0
C L

+ >

(3.39)

cc
2
Lca n
V
i Z
<
(3.40)
= 0

Lcc Lca cc c1
2 3
1 cc
i i V v
S S 0
C L

+ <

(3.41)

( ) { }
2
c1 cc n Lcc Lca
v V mx Z i i ,0 > +
(3.42)
O coeficiente S
1
definido por ltimo, considerando a variao mxima de
Lca c1 ca c2
v v v v = .

( ) ( )
cc c1 Lcc Lca cc Lca
1 Lca ca 3 2 3 2
cc 1 cc 1
V v i i
V i
S v L m n S S , S S
L C L C

<

(3.43)
A freqncia de comutao depende da faixa de histerese utilizada na
comparao da reta com nvel zero, portanto;
t
d
dt
=

(3.44)

Lcc Lca cc c1
2 3
1 cc
t
i i V v
S S
C L
=

+

(3.45)
( )
( ) ( )
cd
1
f t
t 1 t 0
=
= + =
(3.46)
47

Substituindo e avaliando a equao (3.45) em (3.46), obtm-se a
expresso (3.47) que define a freqncia de comutao para o regime de
deslizamento.

( )
( ) ( )
*
Lca cc
cd 3 2
cc 1
d t i t
V
f t S S
L C

=

(3.47)
Percebe-se, pois, que o aumento da razo cclica contribui para o aumento
da freqncia.
Em um perodo de comutao, a excurso total da corrente L
cc
dada por:
( )
( )
( )
cc
Lcc
cc cd
V d t
i t
L f t
(3.48)
Substituindo-se (3.47) em (3.48),

( )
( )
( ) ( )
cc
Lcc *
Lca cc cc
3 2
cc 1
V d t
1
i t
i t L d t V
S S
L C

=

(3.49)

( )
( )
cc 1
Lcc
*
cc 1
cc
3 2 Lca
cc
V C
i t
V C
L
S S i t
L

=

(3.50)
Com relao
c1
v , tem-se;

( )
( ) ( )
( )
*
Lca
c1
1 cd
i t d t
v t
C f t
(3.51)

( )
( )
( )
*
Lca
c1
* cc 1
3 2 Lca
cc
i t
v t
V C
S S i t
L

=

(3.52)
As equaes (3.50) e (3.52) se maximizam quando a corrente atinge seu
valor de pico positivo:
* *
Lca Lca
i I = . O indutor e o capacitor devem ento ser
calculados utilizando-se os valores de d(t) e f
cd
(t) relativos a esta condio. Alis,
interessante observar que, em um dado projeto, a variao temporal de f
cd
/d
48

depende nica e exclusivamente de ( )
*
Lca
i t , conforme a (3.47)
16
. Dessa forma,
para o retificador, tem-se:

mx m n
cc m n
cc
Lcc cd
V d
L
I f

(3.53)

m x mn
*
Lcap m n
1
c1 cd
I d
C
v f

(3.54)
Para que o valor de
m n
cd
f realmente se verifique, a faixa de histerese do
comparador deve ser escolhida de forma congruente:

m n
*
Lcap
2 cc m n
1
cd cc 1
I
S V d
S
f L C

(3.55)
3 3. .5 5. . I IM MP PL LE EM ME EN NT TA A O O D DO O C CO ON NT TR RO OL LA AD DO OR R C CL L S SS SI IC CO O
Utiliza-se o circuito da Fig. 3.7 para encontrar uma relao entre a corrente
i
Lca
e a tenso v
c2
, considerando a simplificao em que o lado CC ser
representado por uma fonte de corrente I
0
, como mostra a Fig. 3.7.

Fig. 3.7. Circuito simplificado: utiliza-se uma fonte de corrente para representar o lado
CC.
Os interruptores e a fonte de corrente I
0
sero substitudos por uma fonte
de corrente dependente da razo cclica, como mostra a Fig. 3.8.

16
i
c
1
49

Fig. 3.8. Simplificao do lado CC e dos interruptores por uma fonte de corrente
controlada pela razo cclica.
Aplicando-se a lei de tenses ao circuito da Fig. 3.8, obtm-se a equao
(3.56) no domnio do tempo.
( ) ( ) ( ) ( ) = +
Lca ca c2 c1
v t v t v t v t (3.56)
Com
( )
( ) ( )
Lca
Lca ca
d i t
v t L
dt
=

( ) ( )
( ) ( ) ( ) = +
Lca
ca ca c2 c1
d i s
L v t v t v t
dt
(3.57)
Considerando-se perturbaes [16] e [17];

( ) ( )
( ) ( )
( ) ( )
( ) ( )
= +
= +
= +
= +
Lca Lca Lca
c1 c1 c1
c2 c2 c2
ca ca ca
i t I i t
v t V v t
v t V v t
v t V v t
(3.58)
Substituindo (3.58) em (3.57).
( ) ( ) ( ) ( )

+ = + + + +

ca Lca Lca in in c2 c2 c1 c1
d
L I i t V v t V v t V v t
dt
(3.59)
Agrupando os termos com perturbaes,

( )
( )
( ) ( ) ( ) = +
Lca
ca ca c2 c1
d i t
L v t v t v t
dt
(3.60)
Aplicando Transformada de Laplace a (3.60), obtm-se (3.61).
( ) ( ) ( ) ( ) = +
ca Lca ca c2 c1
L s i s v s v s v s (3.61)
50

Considera-se que no existe perturbao na tenso de entrada e na tenso
de v
c1
( ( ) ( ) = =
ca c1

v s 0 e v s 0).

( )
( )
( )
( )
=
=
=
ca
c1
Lca
v s 0 c2 ca
v s 0
i s
1
v s L s
(3.62)
Logo, a variao da corrente i
Lca
com respeito tenso do capacitor C
2
s
depende da indutncia de filtragem do lado CA. Para este controle, a resposta
deve ser muito lenta (quase contnua), dado que a tenso v
c2
de referncia um
sinal contnuo. Como a funo de transferncia j um integrador, pode-se usar
um controle proporcional, mas ser utilizado um controle PI para uma melhor
resposta. Escolhe-se uma freqncia de corte prxima a 10 Hz, para conseguir
uma resposta lenta.
3 3. .6 6. . E ES SP PE EC CI IF FI IC CA A E ES S D DE E P PR RO OJ JE ET TO O
Deseja-se projetar um conversor com as seguintes caractersticas:
V
cc
= 200 V;
( )
ca
v 311 sen t = ;
P
s
= 2,5 kW;
f
r
= 60 Hz;
f
smin
= 26 kHz;
Para que se obtenha a potncia especificada, a corrente nominal deve ser:

max
max
s
Lca
ca
2 P 2 2500
I 16,1 A
v 311

= = = (3.63)
O nvel contnuo para a tenso no capacitor C
2
deve ser especificado em:

CC
*
c2 cc cap
V V V 200 311 511 V > + = + =
(3.64)
Assegura-se uma margem de tenso de segurana, de pelo menos 50 V,
para conseguir um deslizamento sem fugas, com relao ao valor calculado em
(3.64). Desta forma, o valor de referncia para V
c2
:
51

cc
*
c2
V 561 V =
(3.65)
pode-se esperar que a tenso do capacitor C1 seja:

( ) ( ) ( ) ( )
c1 cap cc cap cc
v t V sen t V V V 561 311 sen t = + + + = +
(3.66)
logo:
( )
( ) ( )
cc
cc
*
c2 cap
V 200
d t 1 1
V V sen t 561 311 sen t
= =
+ +
(3.67)
A Fig. 3.9 apresenta as formas de onda das tenses nos capacitores C
1
e
C
2
. As razes cclicas variam na faixa (0,2; 0,77). Mostra-se na Fig. 3.10 a
variao da razo cclica do conversor.

Fig. 3.9. Tenso nos capacitores C
1
e C
2
.

Fig. 3.10. Variao da razo cclica do conversor.
O capacitor C
1
calculado pela expresso (3.54). Considera-se uma
ondulao de tenso mxima de 15 V, no capacitor.

m x m n
*
Lcap m n
1
c1 cd
I d
16,1 0,2
C 8,25 F
v f 15 26000

= =

(3.68)
Para o projeto de C
1
utilizado um capacitor de polipropileno com um valor
comercial de 12 F.
52

O valor do indutor L
cc
calculado pela expresso (3.53), utilizando uma
ondulao de corrente mxima de 5 A.

mx m n
cc m n
cc
Lcc cd
V d 200 0,2
L 308 H
I f 5 26000

= =

(3.69)
Escolhe-se o valor de 308 H, para o indutor CC. A corrente que deve
circular atravs de L
cc
na operao como inversor indicada na equao (3.70).
Seu valor de pico (positivo) de 70,01 A e o valor eficaz, 35,37 A (no se
consideram a corrente de C
1
, nem as excurses causadas pelas comutaes).

( )
( ) ( ) ( )
( ) ( ) ( )
CC
* * *
c2 Lcap Lcap cap
Lcc
cc cc
V I sen t I V 1 cos 2 t
i t
V 2 V
45,01 sen t 12,5 1 cos 2 t

= +
= +
(3.70)
Mostram-se nas Fig. 3.11 e Fig. 3.12 os formatos dessas correntes
medida que varia o ngulo .

Fig. 3.11. Corrente no indutor conectado na fonte CC, operando como inversor.

Fig. 3.12. Corrente no indutor conectado na fonte CC, operando como retificador.
A constante que relaciona S
2
e S
3
agora definida na equao (3.71):
53

cc
6 2
Lca n
6
V 200
0,485
308 10 i Z
16,1
12 10
< = =

(3.71)
Escolhe-se = 0,19, de forma de diminuir a tenso mnima de
deslizamento. A tenso V
c1
pode atingir um valor mximo de 872 V. Para que a
tenso sobre os amplificadores operacionais no seja excessiva, toma-se
S
2
= 0,011 V/V
17
e, portanto, S
3
= 0,058 V/A. O valor de S
1
escolhido,
considerando-se uma queda de tenso mxima de 75 V no indutor L
ca
= 0,5 mH
(ver (3.72)), portanto, S
1
= 0,065 V/A.

( )
ca 2
cf 1
1
L 0,5 mH
2 f C
= =

(3.72)
O filtro composto por L
ca
e C
1
tem uma freqncia de corte de 2 kHz,
aproximadamente.
O clculo de C
2
realizado considerando a ondulao mxima da tenso
no capacitor. Para o clculo de C
2
estima-se uma ondulao mxima de 2,5% da
tenso nominal de 561 V e uma corrente nominal do circuito de 16,1 A.

=
C2p
C2
C2p
V
X
I

(3.73)
=

2
r C2
1
C
2 f X

(3.74)
Escolhe-se um capacitor eletroltico, com uma capacitncia de 3 mF.
A faixa de histerese escolhida de acordo com a equao (3.75). O valor
definido em 0,18 = .
*
Lcap
cc min
3 2 6 6
smin cc 1
I
V d 0,2 200 16,1
S S 0,058 0,011 0,177
f L C 26000 308 10 12 10

= = =

(3.75)
Mostra-se na Fig. 3.13 o grfico da freqncia em funo de em trs
condies de trabalho: inversor com carga plena, retificador com carga plena e
operao em vazio.

17
Considera-se uma tenso mxima aplicada na entrada dos amplificadores operacionais de 10 V.
54

Fig. 3.13. Freqncia das comutaes em funo do ngulo de fase em trs condies
de trabalho: inversor com carga plena, retificador com carga plena e operao em vazio.
A Fig. 3.14 apresenta os limites para realizao do deslizamento sem fuga,
juntamente com o sinal de referncia v
c1
(t), no qual V
dlzmn
a tenso de
deslizamento mnimo.

Fig. 3.14. Limites de tenso para a obteno do deslizamento sem fuga.
As curvas representativas das variaes das grandezas em C
1
e em L
cc

durante um perodo de comutao so apresentadas nas Fig. 3.15 e Fig. 3.16.

Fig. 3.15. Variao de pico a pico de i
Lcc
, durante um intervalo de comutao.
55

Fig. 3.16. Variao de pico a pico de v
c1
, durante um intervalo de comutao.
As variaes das ondulaes mximas ocorrem devido a no ser
exatamente o mesmo valor de indutncia e capacitncia clculados no projeto.
3 3. .7 7. . R RE ES SU UL LT TA AD DO OS S D DE E S SI IM MU UL LA A E ES S N NU UM M R RI IC CA AS S
Mostram-se a seguir os resultados grficos obtidos nas simulaes
numricas. A mudana no modo de operao (transferncia de potncia CA-CC
ou CC-CA) conseguida simplesmente invertendo o sinal da referncia da
corrente i
Lca
e mantendo os demais parmetros inalterados. Empregam-se ao todo
dois filtros passaaltos, para obter os erros de i
Lcc
e de v
c1
[18]
.
Para i
Lcc
: filtro passa-altos de segunda ordem (Butterworth),
f
pa
= 1 kHz, = 0,7.
Para v
c1
: filtro passa-altos de segunda ordem (Butterworth),
f
pa
= 1 kHz, = 0,7.
A Fig. 3.17 apresenta o circuito utilizado para realizar a simulao.

Fig. 3.17. Circuito de potncia do retificador abaixador monofsico simulado.
L
cc
i
Lcc
C
1
+
V
c1
-
L
ca
i
Lca
+
V
c2
-
C
2
V
ca
Q2, D2
Q1, D1
i
c
1
Vc2
Vc1
i
L
c
a
i
L
c
c
V
cc
+
-
56

A Fig. 3.18 mostra o circuito de controle utilizado para gerar o comando dos
interruptores Q1 e Q2. Pode-se observar que o controle est dividido em duas
etapas: a primeira empregando o controle por regime de deslizamento, o qual
controla as grandezas i
Lcc
(t), v
c1
(t) e i
Lca
(t) e a segunda utilizando controle por
modo clssico o qual ajusta a componente mdia de i
Lca
, atravs da medio de
v
c2
.
Utiliza-se um controle PI com filtro cuja funo de transferncia C
v
(s) com
um ganho definido por K
v
= 0,01. A expresso (3.76) apresenta a funo de
transferncia do compensador PI com filtro.
( )
( )
zi
v v
pi
s
C s K
s s
+
=
+
(3.76)
Um dos plos desse compensador deve estar na origem para garantir o
seguimento da tenso de referncia sem erro. O outro plo deve ser posicionado
acima da freqncia do zero, de modo a eliminar as interferncias de altas
freqncias. O zero posicionado em 5 Hz e o plo em 240 Hz com um ganho de
50. Os parmetros foram ajustados com ajuda do software Matlab. A funo de
transferncia da planta dada pela expresso (3.77).

Fig. 3.18. Circuito de controle da Fig. 3.17.
*
Lca
i
*
c2
V
iLcc
Vc1

57

( )
( )
Lca
6
c2 ca
i s
1 1
v s L s 500 10 s
= =

(3.77)
A Fig. 3.19 mostra o diagrama do lugar das razes e resposta em lao
aberto da planta e do controle. A Fig. 3.20 ilustra a resposta ao degrau da planta e
do controlador.

Fig. 3.19. Diagrama do lugar das razes e resposta em lao aberto da planta e controle.

Fig. 3.20. Reposta da planta com o controlador ao degrau.
3 3. .7 7. .1 1. . O Op pe er ra a o o c co om mo o I In nv ve er rs so or r
Os resultados grficos obtidos por simulao na operao como inversor
podem ser visualizados nas figuras que seguem. Apresentam-se inicialmente as
tenses nos dois capacitores (v
c1
e v
c2
) na Fig. 3.21. A corrente no indutor L
cc

58

mostrada na Fig. 3.22. J a corrente e a tenso no lado CA so apresentadas na
Fig. 3.23 e a Fig. 3.24 ilustra a potncia instantnea no lado CA do conversor.

1
e C
2

cc

Fig. 3.23. Tenso (v
ca
) e corrente (i
Lca
) no lado CA, na operao como inversor.
0,270 0,275 0,280 0,285 0,290 0,295 0,300
200
300
400
500
600
700
800
900
V
C2
T
e
n
s
o

(
V
)
Tempo (s)
V
C1
0,270 0,275 0,280 0,285 0,290 0,295 0,300
-40
-20
0
20
40
60
80
C
o
r
r
e
n
t
e

(
A
)
Tempo (s)
0,270 0,275 0,280 0,285 0,290 0,295 0,300
-400
-300
-200
-100
0
100
200
300
400
T
e
n
s
o

(
V
)
Tempo (s)
V
ca
i
Lca
C
o
r
r
e
n
t
e

(
A
)
-20
-15
-10
-5
0
5
10
15
20
59

Fig. 3.24. Potncia instantnea transferida fonte CA, na operao como inversor.
Na Tabela 3.1 esto listados alguns valores numricos obtidos nesta
simulao, comparados com os correspondentes resultados tericos.

Tabela 3.1. Tabela comparativa entre os valores tericos correspondentes (ao
inversora) e os obtidos na simulao numrica.
Parmetro Valor Terico Valor Simulado
Lcc
I mdio
Lcc
I eficaz
Lcc
I mxima
12,5 A
35,37 A
70,10 A
12,47 A
35,49 A
74,43 A
Lcc.mx
I
5 A 5,80 A
c1.mx
V
15 V 11,48 V
( )
c
f =0
( )
c
f 90 =
( )
c
f 180 =
( )
c
f 270 =
134,4 kHz
97,86 kHz
134,4 kHz
58,15 kHz
100 kHz
76,92 kHz
100 kHz
37 kHz
Lca
I eficaz:11,32 A
Lca
I mxima:16,01 A
THD 3,5%
Potncia transferida: 2489,6 W (CCCA)

As diferenas nos valores das freqncias de comutaco podem ser
justificadas pelas idealidades consideradas ao equacionar o circuito. Alm disso,
deve-se comentar que h elementos no lineares includos no modelo simulado,
um circuito de tempo morto e outro circuito que gera o sinal complementar
0,270 0,275 0,280 0,285 0,290 0,295 0,300
0
1000
2000
3000
4000
5000
6000
P
o
t
n
c
i
a

(
W
)
Tempo (s)
60

utilizado no gate dos interruptores os quais provocam uma atenuao na
freqncia de comutao.
3 3. .7 7. .2 2. . O Op pe er ra a o o c co om mo o r re et ti if fi ic ca ad do or r
Invertendo-se o sinal de referncia para i
Lca
, o sistema passa a operar
como conversor CA-CC. Os resultados grficos da simulao numrica obtidos
para uma condio de carga nominal (2,5 kW) so apresentados nas figuras e na
tabela que seguem. As tenses nos dois capacitores (v
c1
e v
c2
) so ilustradas na
Fig. 3.25. A corrente no indutor L
cc
apresentada na Fig. 3.26. A Fig. 3.27 mostra
a corrente e tenso no lado CA.

1
e C
2

cc
0,270 0,275 0,280 0,285 0,290 0,295 0,300
200
300
400
500
600
700
800
900
V
C2
T
e
n
s
o

(
V
)
Tempo (s)
V
C1
0,270 0,275 0,280 0,285 0,290 0,295 0,300
-80
-60
-40
-20
0
20
40
C
o
r
r
e
n
t
e

(
A
)
Tempo (s)
61

Fig. 3.27. Tenso (v
ca
) e corrente (i
Lca
) no lado CA, na operao como retificador.
A Fig. 3.28 apresenta a potncia instantnea no lado CA do conversor.
Nesta simulao tambm so utilizados elementos no lineares, um circuito de
tempo morto e outro circuito que gera o sinal complementar. Desta forma,
existem algumas diferenas na medio das freqncias da corrente dos
indutores CC ao cruzar por zero e no pico das correntes. Os indutores e
capacitores so modelados com resistncias em srie, razo pela qual existem
perdas no circuito.

Fig. 3.28. Potncia instantnea transferida fonte CA, na operao como retificador.
Na Tabela 3.2, esto listados alguns valores numricos obtidos nesta
simulao, comparados com os correspondentes resultados tericos obtidos das
equaes.

0,270 0,275 0,280 0,285 0,290 0,295 0,300
-400
-300
-200
-100
0
100
200
300
400
T
e
n
s
o

(
V
)
Tempo (s)
V
ca
i
Lca
C
o
r
r
e
n
t
e

(
A
)
-20
-15
-10
-5
0
5
10
15
20
0,270 0,275 0,280 0,285 0,290 0,295 0,300
-6000
-5000
-4000
-3000
-2000
-1000
0
P
o
t
n
c
i
a

(
W
)
Tempo (s)
62

retificadora) e os obtidos na simulao numrica.
Parmetro Valor Terico Valor Simulado
Lcc
I mdio
Lcc
I eficaz
Lcc
I mxima
12,5 A
35,37 A
70,10 A
12,48 A
35,32 A
73,07 A
Lcc.mx
I
5 A 5,22 A
c1.mx
V
15 V 11,48 V
( )
c
f =0
( )
c
f 90 =
( )
c
f 180 =
( )
c
f 270 =
134,4 kHz
224,1 kHz
134,4 kHz
25,4 kHz
100 kHz
143 kHz
100 kHz
22,2 kHz
Lca
I eficaz:11,38 A
Lca
I mxima:16,1 A
THD 2,8%
Potncia transferida: 2496 W (CACC)
Comprova-se o funcionamento do novo retificador abaixador operando com
uma nica clula de comutao tradicional. Este consegue simplificar o circuito
original proposto por Colling e Barbi [9], diminuindo o nmero de semicondutores
utilizados mantendo as vantagens da topologia original, as quais so: baixo
contedo harmnico, fator de potncia elevado e bidirecionalidade de corrente.
Por outro lado, as desvantagens em comparao com a topologia de Colling e
Barbi so: o nvel de tenso alternada no capacitor C
1
duplicado, a potncia
processada diminui metade pelo fato de eliminar uma clula de comutao
tradicional.
O controle por regime de deslizamento fornece excelentes resultados
tambm quando se deve rastrear uma referncia varivel com o tempo. O
controle clssico usado para compensar o sinal contnuo de corrente i
Lca
. Dessa
forma se consegue impedir a descarga do capacitor C
2
.
63

As evolues das grandezas em baixas freqncias (at 2f
r
) so
compreendidas como processos quase-estticos, permitindo o emprego da
filtragem para a determinao dos sinais dos erros.
As freqncias calculadas nas equaes esto em condies ideais. As
diferenas que so registradas nas Tabela 3.1 e Tabela 3.2, entre os resultados
tericos e simulados, so principalmente produzidas por elementos no lineares,
um circuito de tempo morto e outro circuito que gera o sinal complementar os
quais introduzem atrasos na resposta do circuito de controle, provocando desta
forma uma diminuio da freqncia de comutao e pequenas diferenas nas
magnitudes das grandezas eltricas. Tambm outros elementos que contribuem
para a atenuao da freqncia so os filtros passa-altos e comparadores por
histerese, os quais so utilizados para limitar a freqncia de comutao do
conversor.
O projeto de controle de regime de deslizamento utiliza constantes
adequadas tanto para a operao como retificador quanto para como inversor.
Em ambos, a resposta significativa, mas, no caso da operao como retificador,
percebem-se pequenas ondulaes e deformaes no pico da corrente CA. Por
meio de tentativa e erro, atravs da simulao possvel chegar a valores
apropriados, das constantes que definen a superfcie de deslizamento, os quais
permitem diminuir esta ondulao a valores mnimos.
64

CAPTULO 4

PROJETO E IMPLEMENTAO DE UM
PROTTIPO MONOFSICO
Com o fim de comprovar a operao do retificador abaixador monofsico, o
qual emprega uma clula de comutao tradicional, apresentado no captulo
anterior, implementa-se um prottipo monofsico destinado a realizar uma
transferncia de potncia de 100 W, entre uma fonte alternada de 70,7 V e uma
fonte contnua de 30 V. Procura-se comprovar, de forma prtica, os conceitos
apresentados no captulo 3, no enfocando a otimizao dos parmetros eltricos
e de semicondutores, de maneira a visualizar o funcionamento, a operao e
alguns fenmenos que no so possveis observar na simulao. A seguir,
detalha-se o clculo dos parmetros eltricos do sistema de controle e o mtodo
de partida utilizado na bancada para ligar o retificador abaixador monofsico.
4 4. .2 2. . P PR RO OJ JE ET TO O D DO O C CI IR RC CU UI IT TO O D DE E P PO OT T N NC CI IA A
Projeta-se um retificador bidirecional em corrente, abaixador de tenso,
utilizando s uma clula de comutao tradicional. A Fig. 4.1 mostra o circuito
eltrico do retificador abaixador monofsico. Os clculos so detalhados no
anexo A. Equation Chapter 4 Section 1

Fig. 4.1. Circuito de potncia do retificador abaixador proposto neste trabalho
empregando uma clula de comutao tradicional.
V
CC
L
cc
i
Lcc
C
1
+
V
c1
-
L
ca
+
V
c2
-
C
2
V
ca
Q2, D2
Q1, D1
i
c
1
i
Lca
65

Os parmetros eltricos utilizados so os seguintes:
V
ca
= 70,7sen(t) V;
V
cc
= 30 V;
P
s
= 100 W;
f
s.mn
= 25 kHz
A corrente nominal na entrada, necessria para atender potncia
nominal, calculada na equao (4.1),

= =
cap
cap
2 P
I 2,83 A
V
(4.1)
sendo I
cap
o valor de pico da corrente na entrada e V
cap
o valor de pico da tenso
na entrada.
O valor mnimo da tenso no capacitor C
2
definido na equao (4.2),

c2.m n cc cap
V V V 100,7 V = + = (4.2)
garantindo uma margem de segurana de 20 V, de forma a conseguir um
deslizamento sem fugas, onde a tenso no capacitor C
2
fixa-se em 120,7 V. Desta
forma, o valor da tenso no capacitor C
1
fica definido na equao (4.3).

( ) ( ) ( )
c1 c2 cap
v t V V sen t 120,7 70,7 sen t = + = + (4.3)
O grfico das tenses em C
1
e C
2
apresentado na Fig. 4.2.

Fig. 4.2. Formas de ondas da tenso nos capacitores C
1
e C
2
.
A razo cclica deste conversor dada na equao (4.4), a qual oscila
entre 0,4 e 0,843 como mostra a Fig. 4.3.
( )
( )
=
cc
c1
V
d t 1
v t
(4.4)
66

Fig. 4.3. Forma de onda da razo cclica.
A corrente no indutor CC (i
Lcc
), sem incluir a componente de corrente que
circula pelo capacitor (i
c1
) dada na equao (4.5). A corrente de referncia I
Lcap

deve ser positiva quando o conversor opera como inversor elevador e negativa ao
operar como retificador abaixador. As formas de onda da corrente no indutor CC
em ambas as operaes so ilustradas na Fig. 4.4.
( ) ( ) ( ) ( )
cc
cap Lcap
c2
L Lcap
cc cc
V I
V
i t 1 cos 2 t I sen t
2 V V
= +
(4.5)

Fig. 4.4. Formas de ondas da corrente no indutor CC operando como inversor e como
retificador.
4 4. .2 2. .1 1. . E Es sc co ol lh ha a d do os s C Co om mp po on ne en nt te es s E El l t tr ri ic co os s
Os clculos aqui apresentados e os critrios utilizados esto baseados nos
procedimentos propostos por Cceres [11] e Colling [9].
4.2.1.1. Capacitor C
1

Inicialmente, deve-se calcular o valor da capacitncia mnima para C
1
dada
na equao (4.6), j apresentada no captulo anterior. Considerando-se
67

c1m x
V 10V, = o valor escolhido para C
1
de 5 F (o material do capacitor
utilizado polipropileno). importante destacar que as capacitncias escolhidas
no projeto correspondem a valores comerciais superiores ao valor calculado na
equao (4.6).

Lcap m n
1
c1mx s.m n
I d
C
V f
>

(4.6)
4.2.1.2. Indutor L
cc

O valor mnimo da indutncia do indutor CC calculado na equao (4.7)
apresentada no captulo anterior. Considerando-se
ccmx
I 3A, = o valor escolhido
para L
cc
de 160 H.

cc m n
cc
Lccmx s.m n
V d
L
I f
>

(4.7)
4.2.1.3. Indutor L
ca

Escolhe-se o valor de indutncia L
ca
, para que trabalhe como filtro passa-
baixos junto com o capacitor C
1
. Considerando-se um valor de L
ca
= 1,1 mH a
freqncia de corte fica sintonizada em 2,15 kHz. O valor da freqncia de corte
definido na equao (4.8).

c
1 ca
1
C L
=
(4.8)
4.2.1.4. Capacitor C
2

O capacitor C
2
em srie com a fonte de entrada deve ser bastante elevado
para manter uma tenso contnua fixa sempre maior que V
c2.mn
. Escolhe-se uma
ondulao mxima de tenso de 1,5 % da tenso nominal. Desta forma o valor de
capacitncia empregada para C
2
4,7 mF de acordo com (4.9). Utiliza-se um
capacitor eletroltico de 4,7 mF, na montagem do prottipo.

C2p
2
r C2p
I
C
2 f V
=

(4.9)
68

4 4. .2 2. .2 2. . P Pa ar r m me et tr ro os s d de e c co on nt tr ro ol le e p po or r r re eg gi im me e d de e d de es sl li iz za am me en nt to o
Dado que os parmetros eltricos de potncia j esto determinados,
possvel iniciar os clculos que permitem definir a superfcie de deslizamento.
Define-se inicialmente a impedncia Z
n
dada na equao (4.10).

cc
n
1
L 160 H
Z 5,66
C 5 F
= = =
(4.10)
A primeira varivel que define o limite da superfcie de deslizamento
representada na equao (4.11).
<
cc
2
Lcap n
V
I Z
(4.11)
Recomenda-se escolher um valor de menor que o fornecido na equao
(4.11) [9]. Inicialmente, escolhe-se a metade do valor de , logo com ajuda do
simulador ajusta-se
e
at definir finalmente o valor utilizado no projeto. O valor
escolhido
e
= 0,11 A/V.
4.2.2.1. Clculo de S
2
(v
c1
)
Para obter o
Vc1
(erro de v
c1
), o sinal v
c1
previamente filtrado, por meio de
um filtro passa-altos (especificado no projeto de controle) [18]. A constante S
2

multiplica o sinal de erro da tenso do capacitor C
1
.
Como o limite da tenso de entrada dos amplificadores operacionais
utilizados de 15 V, considera-se uma tenso mxima de entrada dos
amplificadores operacionais de 10 V. Logo S
2
determinado na equao (4.12).

mx ampop
2
c1mx
V
10 V
S 0,052
V 191,4 V
= = = (4.12)
3
(L
cc
)
S
3
obtido pelo quociente entre S
2
e
e
dado na equao (4.13).

2
3
e
S 0,052 V
S 0,47
0,11 A
= = =
(4.13)
69

4.2.2.3. Freqncias de comutao e Faixa de Histerese
A faixa de histerese mxima a utilizar, a qual permite limitar a freqncia de
comutao, definida na equao (4.14).

Lcap
cc m n
3 2
s m n cc 1
I
V d
S S
f L C

<

(4.14)
Escolhe-se o valor de 0,946 V, o qual especifica as freqncias mnimas e
mximas do circuito operando como retificador e inversor. A freqncia de
comutao dada na equao (4.15).

( ) ( )

=

Lca
cc
c 3 2
cc 1
d t i t
V
f S S
L C
(4.15)
Deve-se lembrar que a corrente de referncia I
Lcap
deve ser positiva na
operao com inversor e -I
Lcap
quando opera como retificador.
A Tabela 4.1 mostra os valores mximos e mnimos para a freqncia de
comutao operando o conversor como retificador, inversor e vazio.

Tabela 4.1. Valores mximos e mnimos da freqncia de comutao.
Operao Freqncia Mnima Freqncia Mxima
Inversor 50 kHz 70,4 kHz
Retificador 25 kHz 105,2 kHz
Vazio 37,5 kHz 79 kHz

A Fig. 4.5 apresenta a variao da freqncia operando como inversor e
retificador e em vazio num perodo da rede (2).

Fig. 4.5. Variao da freqncia de comutao num perodo da rede.
70

4.2.2.4. Tenso de Deslizamento mnima para C
1
de forma a
evitar fugas no deslizamento
A tenso mnima em C
1
, de maneira que acontea o deslizamento sem
fugas dada na equao (4.16).
( ) ( )
{ }
2 *
dlz.m n cc e n Lcc Lca
V V mx Z i t i t ,0 = +

(4.16)
De acordo com Fig. 4.6, a tenso de deslizamento mnimo acontece
quando o conversor opera como inversor elevador com uma tenso de 83,6 V. A
Fig. 4.6 mostra as curvas representadas na equao (4.16).

Fig. 4.6. Curvas de tenses de deslizamento mnimo para a operao como inversor,
como retificador e em vazio.
1
(L
ca
)
O coeficiente S
1
definido por ltimo. Este ser calculado considerando a
variao mxima de =
Lca c1 ca c2
v v v v . O valor mnimo de S
1
calculado
utilizando-se a equao (4.17) e ajustado por simulao em S
1
= 0,67 V/A.

cc Lca c1 cc Lca Lcc
1 Lca ca 3 2 3 2
cc 1 cc 1
V i v v i i
S v L m n S S , S S
L C L C

< +

(4.17)
Como informaes adicionais, apresentam-se as curvas de ondulao da
corrente no indutor CC e da tenso no capacitor C
1
com os parmetros calculados
[7], [9] e [10]. A equao (4.18) permite calcular a ondulao de corrente no
indutor CC, apresentada na Fig. 4.7. J a equao (4.19) permite obter a
expresso da ondulao de tenso no capacitor C
1
, apresentada na Fig. 4.8. As
71

equaes se referem operao como inversor. Invertendo o sinal i
Lca
(t) obtm-
se a ondulao para a operao como retificador.

( )

=

+
cc 1
Lcc
cc 1
cc
3 2 Lca
cc
V C
i
V C
L
S S i t
L
(4.18)
( )
( )
( )
=

+
Lca
c1
cc 1
3 2 Lca
cc
i t
V t
V C
S S i t
L
(4.19)

Fig. 4.7. Ondulao de corrente no indutor CC.

Fig. 4.8. Ondulao de tenso no capacitor C1.
O valor de ondulao da corrente mxima apresentada na Fig. 4.7 a
mesma que foi especificada para a corrente i
Lcc
. No caso da ondulao mxima
no capacitor, exibida na Fig. 4.8, existe uma diferena entre o valor de projeto e o
valor calculado na equao (4.19). Isso acontece, devido a existir uma diferena
entre a capacitncia especificada por projeto e a capacitncia utilizada no projeto.
Assim, a capacitncia utilizada corresponde a valores comerciais levemente
superiores, por isso aparece essa diferena de aproximadamente 1 V, na Fig. 4.8.
72

4 4. .2 2. .3 3. . P Pa ar r m me et tr ro os s d do o c co on nt tr ro ol la ad do or r c cl l s ss si ic co o
O controle clssico projetado de maneira a compensar o sinal de erro da
corrente i
Lca
. Este controle permite subtrair o sinal contnuo da corrente alternada,
de forma a evitar a circulao deste atravs do capacitor.
Portanto, a operao implementada atenuando o sinal de tenso do
capacitor C
2
e comparando este com uma referncia previamente definida. O erro
obtido compensado e filtrado atravs de um controle PI com filtro, o qual
subtrado do erro de i
Lca
. O detalhe da implementao abordado no item 4.3.4.
4 4. .3 3. . O OB BT TE EN N O O D DE E S SI IN NA AI IS S E E P PR RO OJ JE ET TO O D DE E C CO ON NT TR RO OL LE E
O controle do conversor implementado em forma analgica empregando
amplificadores operacionais disponveis no mercado. Divide-se o projeto de
controle em 5 etapas: controle de i
Lcc
, controle de v
c1
, controle de i
Lca
, soma dos
erros para fazer a comparao por histerese e controle de v
c2
. Os detalhes dos
clculos dos parmetros eltricos encontram-se no anexo A.
4 4. .3 3. .1 1. . C Co on nt tr ro ol le e d de e i i
L Lc cc c

A corrente no indutor L
cc
medida atravs do sensor Hall LA25NP, como
mostra a Fig. 4.9.

Lcc
, atravs do sensor Hall LA25NP.
Emprega-se um Buffer de forma a isolar a tenso V
Rps3
. Assim, a medida
no afetada pela impedncia do circuito. Definindo-se R
ps3
= 150 a tenso no
ponto N1 0,15i
Lcc
V.
73

Utiliza-se um filtro Butterworth
18
de segunda ordem com freqncia de corte
1,2 kHz [18] para obter o
cc
iL
. Exibe o filtro de segunda ordem na Fig. 4.10. Os
parmetros eltricos do filtro so; C1FC = C2FC = 8,2 nF, R2FC = 22 k,
R1FC = 12 k, R4FC = e R3FC = 22 k.
Logo, a tenso j filtrada no ponto N2 0,15
iLcc
V. A diferena da
contante S
3
= 0,47 V/A com a tenso do ponto N2 ser compensada pelo circuito
somador, detalhado posteriormente.

Fig. 4.10. Circuito do filtro passa-altos de segunda ordem Butterworth [19].
4 4. .3 3. .2 2. . C Co on nt tr ro ol le e d de e v v
C C1 1

O sinal da tenso v
C1
obtido por meio de um divisor de tenso como
mostra a Fig. 4.11. A tenso mxima sobre C
1
191 V. A tenso V
C1s
deve ser
limitada em 10 V
19
, como se detalha no ponto 4.2.2.

Fig. 4.11. Divisor de tenso resistivo a fim de obter o sinal de V
C1
.

18
Os clculos dos parmetros do filtro so detalhados no anexo A.
19
A entrada dos amplificadores operacionais est limitada a uma tenso mxima de 15 V, por isso escolhida uma
tenso mxima de 10 V, de forma que exista um fator de segurana.
74

O divisor resistivo de tenso da Fig. 4.11 est composto pelo resistor
R
d1
= 330 k conectado em srie com potencimetro R
d2
de 20 k, o qual
ajustado em 18,23 k. Desta forma, o sinal de tenso obtido no ponto N3
0,052v
c1
V.
Um filtro passa-altos, tipo Butterworth, de segunda ordem com freqncia
de corte 1,2 kHz, idntico ao apresentado na Fig. 4.10, empregado para obter
C1
v
. Deste modo, o sinal de sada no ponto N4 (sada do filtro) tem o valor de
0,052
vc1
V. Esta ganho no ser alterado pelo circuito somador, dado que
corresponde exatamente constante S
2
.
4 4. .3 3. .3 3. . C Co on nt tr ro ol le e d de e i i
L Lc ca a

O sensor Hall LA25NP, com um ganho de 5 veces, utilizado de maneira a
adquirir o sinal de corrente i
Lca
(Fig. 4.12), o qual atenua sua medida em 200
vezes, provocando uma queda de tenso de 1i
Lca
V no resistor R
ps1
= 200 . O
buffer de tenso da Fig. 4.12 permite isolar o sinal do circuito de controle. Desta
forma, no ponto N6 o valor da tenso 1i
Lca
V.

Lca
, atravs do sensor Hall LA25NP.
Um transformador de 311 V para 10 V aproveitado para obter o sinal de
referncia da corrente. Assim conectado, no lado de baixa tenso, um
potencimetro de 1 k, com o fim de ajustar a tenso ao valor nominal da
corrente de referncia como mostra a Fig. 4.13.
O circuito da Fig. 4.14 utiliza-se para comparar o sinal do ponto N6
(corrente i
Lca
) com N5 (corrente de referncia).

R
p
s
1
75

Fig. 4.13. Transformador utilizado para obter o sinal de referncia da corrente i
Lca
.

Fig. 4.14. Circuito subtrator do sinal de referncia com a corrente i
Lca
.
Os resistores da Fig. 4.14 devem ser todos iguais. Utiliza-se
R
dif1
= R
dif2
= R
dif3
= R
dif4
= 3,9 k. Logo, no ponto N7 tem-se o erro do sinal de
corrente,
iLca
.
4 4. .3 3. .4 4. . C Co on nt tr ro ol le e d de e V V
C C2 2

O controle da tenso V
C2
possui um somador, o qual permite subtrair o
sinal de tenso do capacitor C
2
a uma referncia previamente definida, gerando
assim o sinal de erro da tenso V
C2
. Este erro compensado por meio de um
controle PI com filtro. O sinal resultante deve ser subtrado do sinal do ponto N7
(ver Fig. 4.14).
O sinal de referncia gerado atravs do circuito da Fig. 4.15.

Fig. 4.15. Circuito que gera a referncia de tenso V
C2
.
R
ref1
C
ref1 C
ref2
R
r
e
f
2
+15V
C
ref3
-
+
N12
Dz
76

Os parmetros eltricos da Fig. 4.15 so: C
ref1
= 0,1 F; R
ref1
= 330
Dz = diodo zener 7,5 V; C
ref2
= 0,1 F; C
ref3
= 10 nF e R
ref2
= 1 k ajustado em
400 de forma a obter uma tenso de 1,91 V no ponto N12. Da mesma forma
que nos circuitos anteriores, utiliza-se um buffer de tenso para isolar o sinal de
referncia.
O divisor de tenso apresentado na Fig. 4.16 permite atenuar a tenso V
C2

em 100 vezes. Desta maneira a tenso de 191 V em C
2
atenuada at 1,91 V
(ponto N13). As resistncias escolhidas so: R
d3
= 270 k e um potencimetro de
5 k, ajustado em 2,73 k.

Fig. 4.16. Divisor de tenso para obter o sinal de V
C2
.
Os sinais dos pontos N12 (tenso de referncia) e N13 (tenso V
C2
) so
subtrados pelo circuito da Fig. 4.17.

Fig. 4.17. Circuito subtrator empregado para subtrair os sinais.
De modo que o circuito subtrator da Fig. 4.17 permita subtrair os sinais do
ponto N12 e N13, os resistores devem ter o mesmo valor. Utiliza-se
R
dif5
= R
dif6
= R
dif7
= R
dif8
= 3,9 k. Assim, a tenso no ponto N14 representa o erro
do sinal de tenso V
c2
. Este precisa ser praticamente nulo para no provocar a
descarga do capacitor C
2
. Portanto, utiliza-se o compensador PI com filtro
apresentado na Fig. 4.18 a fim de reduzir, em teoria, seu erro a zero.
77

Fig. 4.18. Circuito PI com filtro.
A funo de transferncia do circuito PI com filtro da Fig. 4.18 definida na
equao (4.20).

( )
+
=

+ +

+

2i 2i
SI
2i 2i 1i
1i 2i 1i
2i 1i
R C s 1
C (s)
R C C
s R C C s 1
C C
(4.20)
Dado que a velocidade de resposta do controlador PI com filtro deve ser
mais lenta que o controle de i
Lca
, define-se a freqncia do zero em 11 rad/s e os
plos em 0 rad/s e 1000 rad/s. Desta forma possvel calcular os parmetros com
as equaes (4.21), (4.22) e (4.23).
=

2i
z 2i
1
R
C
(4.21)
=

2i
1i
p 2i 2i
C
C
R C 1
(4.22)

( )
=
+
2i 2i
1i
2i 1i
R C
R
K C C
(4.23)
K o ganho do compensador que definido em 0,02. Considera-se
C
2i
= 2,7 F, assim R
2i
= 33 k, C
1i
= 33 nF e R
1i
= 33 k.
A Fig. 4.19 apresenta o grfico do mdulo e do ngulo do compensador em
funo da freqncia.
Como o compensador provoca uma defasagem de 180 necessrio
utilizar um circuito inversor ilustrado na Fig. 4.20. Os parmetros eltricos
utilizados so: R32 = R33 = 18 k.
78

Fig. 4.19. Resposta em freqncia da equao (4.20).

Fig. 4.20. Circuito inversor.
O sinal de erro da corrente i
Lca
(N7) e o sinal do compensador de erro de
v
C2
(N16) so subtrados utilizando-se um circuito subtrator. Desta forma obtido
o erro geral da corrente i
Lca
.
4 4. .3 3. .5 5. . S So om ma ad do or r e e c co om mp pa ar ra ad do or r c co om m h hi is st te er re es se e
Uma vez obtidos os trs sinais de erro do circuito (
iLcc
,
iLca
e
vc1
),

o
prximo passo consiste em ajust-los e som-los, visando obter a superfcie de
deslizamento, que por sua vez definir o comportamento do conversor. Essa
soma ponderada dos erros ingressa no comparador com histerese, o qual limita a
freqncia de operao a magnitudes suportveis pelos semicondutores. O
circuito da Fig. 4.21 permite somar os sinais de erro de
iLcc
,
iLca
e
vc1
. Predefine-
se o valor de RSA = 10 k.
O valor escolhido para RS3 3,2 k. Assim, ajusta-se o valor da constante
S
3
, a qual multiplica o erro de i
Lcc
.
<
79

Fig. 4.21. Cicuito somador dos sinais de erro.
A constante S
2
, que multiplica o erro da tenso v
c1
, no precisa ser
ajustada, portanto RS2 = 10 k. A constante S
1
, que multiplica o sinal de erro da
corrente i
Lca
, deve ser 0,67
iLca
V, logo o valor utilizado RS1 = 15 k. Para a
resistncia RSP1, escolhe-se 1,8 k, que corresponde associao em paralelo
de RSA, RS3, RS2 e RS1.
Depois destes ajustes nos ganhos do somador, a tenso no ponto N17
apresentada na equao (1.24). Esta tenso define a superfcie de deslizamento
que representa o comportamento do conversor.

( )
= + +
Lcc C1 Lca
i v i
0,47 0,052 0,67 V (1.24)
O circuito comparador com histerese (no inversor) utilizado apresenta-se
na Fig. 4.22.

Fig. 4.22. Circuito comparador com histerese no inversor.
De acordo com o projeto, a faixa de tenso escolhida para a histerese de
0,946 V = . Os nveis da tenso de histerese so determinados de acordo com
(4.25) e (4.26). Assim, as tenses limites de histerese so; V
H+
= 0,473 V e
80

V
H-
= -0,473 V. Desta forma, os valores de resistncia para o comparador com
histerese so definidos como; R
ch1
= R
ch2
= 2,67 k e R
ch3
= 82 k.
( )
ch2
H sat
ch2 ch3
R
V V
R R
+
= +
+
(4.25)
( )
ch2
H sat
ch2 ch3
R
V V
R R
=
+
(4.26)
4 4. .3 3. .6 6. . L Li im mi it ta ad do or r d de e c co or rr re en nt te e p pa ar ra a i i
L Lc cc c

Dado que o erro da corrente i
Lcc
o principal parmetro que controla as
comutaes dos interruptores e este obtido atravs da filtragem das baixas
freqncias, perde-se a informao sobre seu valor real. Por esta razo,
importante dispor de um limitador com histerese da corrente i
Lcc
, apresentado na
Fig. 4.23, o qual permite desativar o comando dos interruptores quando a corrente
i
Lcc
excede um valor predefinido.
O circuito da parte superior da Fig. 4.23 coloca na entrada de R
pc3
uma
tenso de referncia de 3,5 V, com os parmetros eltricos seguintes;
C
pc1
= C
pc2
= 0,1 F, C
pc3
= 10 nF, R
pc1
= 560 , R
pc2
= 1 k (potencimetro) e um
diodo Zener de 7,5 V. O sinal do ponto N1 a corrente atenuada que circula pelo
indutor CC (i
Lcc
), a qual retificada pelo circuito inferior da Fig. 4.23, colocando na
entrada de R
pc4
o valor mximo de i
Lcc
tanto trabalhando como inversor quanto
como retificador. Seus parmetros eltricos so: R
pc5
= R
pc6
= R
pc7
= 34 k e
R
pc8
= 68 k.
O sinal de referncia e o valor mximo de i
Lcc
so comparados pelo
comparador com histerese. Os nveis de transio do comparador so dados na
equao (4.27), que so: V
H+
= 3,77 V e V
H-
= -3,33 V, portanto o circuito gera um
nvel alto sempre que i
Lcc
> 25 A, voltando a fornecer uma tenso baixa quando a
corrente desce abaixo de 22 A. Os resistores utilizados na Fig. 4.23 so
R
pc3
= 1 k, R
pc4
= 1 k e R
pc9
= 68 k.
81

pc4 pc9 pc4
H ref op
pc9 pc9
pc4 pc9 pc4
H ref op
pc9 pc9
R R R
V V V
R R
R R R
V V V
R R
+
+
+
= +
+
=
(4.27)
Quando i
Lcc
> 25 A, o nvel alto, gerado pelo circuito, coloca em conduo o
transistor T
pc1
, conectando a terra o ponto N25, o qual desabilita as portas E
(AND) da Fig. 4.24, inibindo o gatilho do driver. A funo do resistor R
pc10
= 2,7 k
limitar a corrente pela base do transistor. O interruptor Ch1 utilizado com o fim
de desabilitar manualmente o comando para os IGBTs.

Fig. 4.23. Circuito limitador da corrente i
Lcc
.
4 4. .3 3. .7 7. . G Ge er ra a o o d do os s s si in na ai is s p pa ar ra a a ac ci io on na ar r o o d dr ri iv ve er r
A sada do comparador com histerese, definida pelo ponto N18,
conectada em um circuito lgico, Fig. 4.24. O circuito lgico permite obter os
sinais complementares introduzindo um retardo na subida do pulso que aciona o
driver, os quais posteriormente acionam os IGBTs. O funcionamento do circuito
o detalhado a seguir:
O circuito composto pelo diodo Drc e pelo resistor Rc permite retificar o
sinal de sada do comparador com histerese. O sinal retificado ingressa nos
inversores Schmitt-trigger, os quais no permitem o ingresso de tenses
negativas. Estes so utilizados com o objetivo de evitarem-se pulsos falsos. O
circuito composto pelos inversores Schmitt-trigger e pelo resistor R
tm2
e o
capacitor C
tm2
produzem um tempo morto nos comandos evitando-se o curto-
82

circuito de brao na clula de comutao tradicional. O atraso somente est
presente na subida do pulso para Q2, sendo o diodo D
tm2
responsvel por permitir
sua rpida descida. O comando para Q1 funciona de forma similar, mas com o
propsito de obter a inverso para Q1 deve-se adicionar um terceiro inversor no
caminho do sinal. As portas lgicas E habilitam a passagem dos comandos, em
forma complementar, quando ambas as entradas estiverem habilitadas, isto , o
sinal do circuito ligado ao ponto N25 (habilitado s quando i
Lcc
25 A) e o sinal do
circuito de gatilho [9].
A sada do circuito lgico usada como entrada ao driver SKHI 20opA da
SEMIKRON, o qual alimentado pela fonte SKHI PS1 da SEMIKRON; este driver
permite comandar ambos IGBTs.

Fig. 4.24. Circuito lgico que gera o sinal de entrada ao driver.
4 4. .4 4. . M M T TO OD DO O D DE E P PA AR RT TI ID DA A
A fim de operar o prottipo monofsico, devem-se executar algumas etapas
prvias, as quais so listadas na seqncia.
4 4. .4 4. .1 1. . C Ca ar rg ga a i in ni ic ci ia al l d do o C Ca ap pa ac ci it to or r C C
2 2

O capacitor C
2
deve estar carregado quando o circuito ligado. Desta
forma evitam-se os transitrios de corrente no conversor. A carga realizada por
meio do circuito da Fig. 4.25, no qual a tenso V
sec
obtida de um enrolamento
secundrio do transformador de potncia. O valor de R
part
2,2 k, que utilizado
para limitar a magnitude da corrente de carga. A tenso no secundrio do
83

transformador de 1,05 vezes a tenso V
C2
(126 V), com o qual possvel
conseguir uma tenso levemente superior aos 120 V projetados para V
C2
. No
caso de carregar o capacitor com tenso contnua a carga do capacitor se
produzir em 5 , com especificado por (4.28).

part 2
R C 10,3 s = = (4.28)
Neste caso, o capacitor carregado por uma tenso senoidal retificada.
Por esta razo, o tempo de carga bem maior. Diminuindo o valor do resistor
R
part
, possvel reduzir o tempo de carga do capacitor. A limitao na bancada foi
a dissipao de calor no resistor, devido aos resistores de menor resistncia,
existentes no laboratrio, serem de potncias bastante inferiores.

Fig. 4.25. Circuito para energizar o capacitor C
2
.
Deste modo o capacitor carregado com uma baixa corrente, permitindo
um baixo consumo da rede, no incidindo na magnitude e no formato da corrente
de entrada.
4 4. .4 4. .2 2. . A Ac ci io on na am me en nt to o d do o C Ci ir rc cu ui it to o d de e P Po ot t n nc ci ia a
Primeiramente, deve-se energizar o capacitor C
2
com a magnitude de
tenso predefinida. estabelecida na carga, por meio de uma fonte CC, uma
tenso de 30 V. Como seguinte passo, habilita-se o comando dos IGBTs, atravs
do interruptor do ponto N25, permitindo a estabilizao da tenso na sada com
uma circulao de corrente baixssima pelo circuito. Logo, com uma fonte
alternada incrementa-se a tenso de entrada em forma gradual at atingir-se a
tenso nominal. Quando as tenses nos capacitores C
1
e C
2
esto estabilizadas,
a corrente de referncia incrementada de forma gradual, permitindo que o
conversor processe potncia ativa pelo circuito. Com isto, a corrente absorvida
pelo circuito cresce em forma progressiva at seu valor nominal de 2,83 A.
84

4 4. .5 5. . R RE ES SU UL LT TA AD DO OS S D DA A S SI IM MU UL LA A O O
Simulou-se numericamente o diagrama da Fig. 4.1, de forma a visualizar as
curvas de tenso e corrente na operao como retificador e inversor. Inicialmente,
o circuito simulado operando como retificador abaixador, para posteriormente
inverter seu sinal de referncia e permitir a operao como inversor. Da Fig. 4.26
a Fig. 4.28 apresentam-se a corrente pelo indutor CC, as tenses nos capacitores
e a tenso e corrente na entrada do conversor, respectivamente, na operao
como retificador. A corrente na entrada do conversor ou i
Lca
tem as seguintes
grandezas fsicas:
Lca
i 3,1 180,65 A = , =
Lca.ef
i 2,19 A e uma THD=1,9 %, o qual
indica que o conversor opera dentro dos limites estabelecidos pelas normas [3].

Lcc
), na operao como retificador abaixador.

1
e C
2
, na operao como retificador abaixador.
0,04 0,05 0,06 0,07 0,08 0,09
-25
-20
-15
-10
-5
0
5
10
C
o
r
r
e
n
t
e

(
A
)
Tempo (s)
0,04 0,05 0,06 0,07 0,08 0,09
0
50
100
150
200
250
V
C2
T
e
n
s
o

(
V
)
Tempo (s)
V
C1
85

Fig. 4.28. Tenso e corrente na entrada do conversor, na operao como retificador
abaixador.
A Tabela 4.2 ilustra um quadro comparativo dos clculos atravs das
equaes e simulao numrica, para a operao de retificador. As correntes i
Lca

e i
Lcc
, na simulao, no so senoides puras. Por isso, acontecem algumas
diferenas nas magnitudes das correntes da Tabela 4.2. As diferenas nas
freqncias so provocadas pelos circuitos de tempo morto, sinal complementar e
limitadores por histerese utilizados na simulao.

retificadora), e os obtidos pelas equaes e simulao numrica.
Parmetro Valor Terico
Valor
Simulado
Lcc
I mdio
Lcc
I eficaz
Lcc
I mxima
3,33 A
9 A
18 A
3,47 A
9,6 A
20,34 A
Lcc.mx
I 3 A 3,5 A
c1.mx
V 10 V 10 V
Lca
I eficaz
Lca
I mxima
2,00 A
2,83 A
2,19 A
3,1 A
c
f =0
c
f 90 =
c
f 180 =
c
f 270 =
70,41 kHz
105,23 kHz
70,41 kHz
25,04 kHz
51,25 kHz
68,03 kHz
53,32 kHz
21,32 kHz
0,04 0,05 0,06 0,07 0,08 0,09
-80
-60
-40
-20
0
20
40
60
80
T
e
n
s
o

(
V
)
Tempo (s)
V
ca
i
Lca
C
o
r
r
e
n
t
e

(
A
)
-4
-3
-2
-1
0
1
2
3
4
86

Invertendo-se o sinal de referncia da corrente i
Lca
, possvel operar o
conversor como um inversor elevador com alto fator de potncia. Os parmetros
eltricos do circuito de potncia e de controle no foram alterados.
As Fig. 4.29 a 4.31 apresentam-se a corrente pelo indutor CC, as tenses
nos capacitores e a tenso e corrente na entrada do conversor, respectivamente
na operao como inversor elevador. A corrente i
Lca
tem as seguintes grandezas
fsicas:
Lca
i 3 1,32 A = ,
Lca.ef
i 2,1 A = e uma THD=2,5 %, apesar de que a THD
aumenta em comparao com a operao como retificador abaixador ainda opera
dentro dos limites estabelecidos pelas normas [3].

Lcc
), na operao como inversor elevador.

1
e C
2
, na operao como inversor elevador.
0,04 0,05 0,06 0,07 0,08 0,09
-10
-5
0
5
10
15
20
25
C
o
r
r
e
n
t
e

(
A
)
Tempo (s)
0,04 0,05 0,06 0,07 0,08 0,09
0
50
100
150
200
250
V
C2
T
e
n
s
o

(
V
)
Tempo (s)
V
C1
87

Fig. 4.31. Tenso e corrente na entrada do conversor, na operao como inversor
elevador.
A Tabela 4.3 ilustra os resultados obtidos por meio das equaes e
simulao numrica.

inversora), os obtidos nas equaes e simulao numrica.
Parmetro Valor Terico
Valor
Simulado
Lcc
I mdio
Lcc
I eficaz
Lcc
I mxima
3,33 A
9 A
18 A
3,34 A
9,55 A
19,85 A
Lcc.mx
I 3 A 4 A
c1.mx
V 10 V 12 V
Lca
I eficaz
Lca
I mxima
2,00 A
2,83 A
2,1 A
3 A
c
f =0
c
f 90 =
c
f 180 =
c
f 270 =
70,41 kHz
52,78 kHz
70,41 kHz
49,92 kHz
50,76 kHz
33,22 kHz
50,75 kHz
41,75 kHz

Os resultados grficos apresentados anteriormente foram obtidos atravs
de uma simulao detalhada do circuito de controle e de potncia, de tal maneira
que estes resultados servem para estimar o que pode acontecer ao operar com o
conversor na bancada.
0,04 0,05 0,06 0,07 0,08 0,09
-80
-60
-40
-20
0
20
40
60
80
T
e
n
s
o

(
V
)
Tempo (s)
V
ca
i
Lca
C
o
r
r
e
n
t
e

(
A
)
-4
-3
-2
-1
0
1
2
3
4
88

4 4. .6 6. . R RE ES SU UL LT TA AD DO OS S E EX XP PE ER RI IM ME EN NT TA AI IS S
O circuito da Fig. 4.1 foi implementado no Instituto de Eletrnica de
Potncia INEP. Desta maneira, possvel ter uma comprovao real do
funcionamento do conversor. Assim, so percebidos alguns fenmenos que no
podem ser visualizados na simulao, devido no linearidade dos componentes
eltricos utilizados.
Lembre-se que para mudar a operao do conversor, deve-se alterar o
sentido da referncia da corrente i
Lca
, sem provocar variaes nos parmetros
eltricos do circuito de potncia e de controle.
Com a finalidade de analisar e discutir a operao do conversor foram
adquiridas e armazenadas as curvas mais relevantes na operao como
retificador abaixador e como inversor elevador.
4 4. .6 6. .1 1. . O Op pe er ra a o o c co om mo o r re et ti if fi ic ca ad do or r
Ajusta-se o sentido da corrente i
Lca
, para que o prottipo monofsico opere
como retificador abaixador em sua potncia nominal; nesta condio so
registradas as curvas de corrente e de tenso, as quais permitem verificar a
operao do circuito.
A Fig. 4.32 mostra a corrente i
Lcc
em quatro ngulos chave (considera-se
um perodo da rede como 2 ou 360). Desta forma so registradas as
freqncias de comutao em 0, 90, 180 e 270, de modo a confrontar as
medidas com os valores tericos e simulados. Da Fig. 4.32 podem-se extrair as
seguintes magnitudes; em 0 a freqncia de comutao corresponde a
31,25 kHz, bastante inferior aos valores especificados pela Tabela 4.2 de
70,41 kHz no caso terico e 51,25 kHz na simulao numrica. Para um ngulo
de 90 a freqncia de comutao foi de 29,76 kHz. Em 180 a freqncia de
comutao foi 31,25 kHz e em 270 foi de 29,07 kHz. Da mesma forma que, para
0, as magnitudes de freqncias adquiridas na operao do prottipo so
bastante inferiores aos valores calculados e simulados. Pode-se justificar em
parte esta diminuio, na freqncia de comutao, por alguns elementos
89

atenuadores (resistores) no considerados nas equaes tericas e no includos
na simulao numrica. Outro fator importante que incide na diminuio da
freqncia de comutao o atraso produzido pelo circuito que gera o tempo
morto e o sinal complementar apresentado na Fig. 4.34.

(a) (b)
(c) (d)
Fig. 4.32. Formas de onda utilizadas para medir a freqncia de comutao no
cruzamento por zero e nos picos positivo e negativo da corrente i
Lcc
. a) em 0, escala
40 s/div, b) 90, escala 20 s/div, c) 180, escala 40 s/div e d) 270, escala 40 s/div.

A Fig. 4.33 mostra as tenses dos interruptores SW1 e SW2, onde pode
observar-se a comutao complementar entre eles e a freqncia de comutao
varivel do circuito.
90

Na Fig. 4.34 ilustra-se o comando de sada do comparador com histerese
(ver Fig. 4.22 ponto N18). Seu sinal de sada (ponto N18) aplicado no circuito
gerador de tempo morto. Este circuito provoca um atraso no transporte dos sinais,
o qual se v refletido em uma resposta retardada na comutao dos interruptores.
Assim, em 0 e 270 o atraso de 1,48 s, em 90 e 180 o retardo de 2,64 s.
Este deslocamento no sinal tambm responsvel pela queda da freqncia das
comutaes em relao a seus valores tericos. A queda da freqncia incide
tambm em alguns valores especificados no projeto, tal como a ondulao no
indutor L
cc
, que se v incrementada na prtica.

(a) (b)
(c) (d)
Fig. 4.33. Formas de onda das tenses nos interruptores: a) em 0, b) 90, c) 180 e d)
270. Escalas 100 V/div., 40 s/div.
91

(a)
(b)
(c) (d)
escala 2 s/div., b) 90, escala 4 s/div, c) 180, escala 2 s/div e d) 270, escala
2 s/div. Escalas 100 V/div.
A Fig. 4.35 mostra a corrente nominal que circula pelo indutor L
cc
, na
operao como retificador abaixador. Este registro foi adquirido atravs de uma
ponteira de corrente, calibrada em 100 mV/1A. As magnitudes extradas da
Fig. 4.35 correspondem a 3,61 A para a corrente mdia e 13 A para a corrente
mxima negativa de i
Lcc
. A ondulao mxima da corrente atinge os 9 A, bastante
superior ao valor calculado. Isto se pode justificar pela diminuio da freqncia
mnima especificada no projeto (ver equao (4.7)) e os atrasos dos sinais
provocados pelo circuito de tempo morto. Na operao como retificador
abaixador, a maior ondulao no prejudica o principal objetivo deste conversor, o
qual controlar a corrente i
Lca
.
92

Lcc
na operao como retificador abaixador.
Escalas 500 mV/div., 10 ms/div.
A Fig. 4.36 apresenta as formas de onda das tenses nos interruptores
SW1 (Q1 e D1) e SW2 (Q2 e D2). Observa-se que a envoltria corresponde
tenso V
C1
, a qual tem um valor de pico de 191 V, aproximadamente. Esta
composta por uma tenso contnua de 120 V, sobreposta a uma tenso senoidal
da amplitude mxima igual tenso de entrada (70,7 V).

Fig. 4.36. Formas de onda das tenses nos interruptores SW1 e SW2, na operao como
retificador. Escalas 100 V/div., 10 ms/div.
A tenso e corrente no lado CA so ilustradas na Fig. 4.37. A corrente i
Lca

apresenta um formato senoidal e se encontra defasada quase 180, com respeito
tenso de entrada. O valor da corrente eficaz 2,15 A e a corrente de pico
SW1
SW2
93

3 A. Estas grandezas concordam com as especificadas na Tabela 4.2, o que
demonstra o bom funcionamento da topologia monofsica operando como
retificador abaixador com elevado fator de potncia.

Fig. 4.37. Formas de onda da tenso e corrente de entrada CA, na operao como
retificador abaixador. Escalas 20 V/div., 1 A/div., 4 ms/div.
A decomposio harmnica da corrente de entrada considerando at a 40
a

harmnico apresentada na Fig. 4.38. Pode-se observar que a segunda
harmnica exibe a maior magnitude de corrente, com um valor de 2,58 % da
fundamental. A componente de segundo harmnico um parmetro intrnseco do
circuito dado que forma parte da corrente no indutor L
cc
. A THD da corrente i
Lca

alcana uma magnitude de 3,9 %.

Lca
na operao como retificador
abaixador.
3 6 9 12 15 18 21 24 27 30 33 36 39
0
1
2
3
4
5
%

C
o
r
r
e
n
t
e

d
a

F
u
n
d
a
m
e
n
t
a
l
N Harmnico
i
Lca

V
ca

94

4 4. .6 6. .2 2. . O Op pe er ra a o o c co om mo o i in nv ve er rs so or r
Ao inverter-se o fluxo de potncia, atravs da inverso do sinal de
referncia da corrente i
Lca
, o prottipo monofsico passa a operar como um
inversor elevador. Ajustando-se a magnitude da corrente em seu valor nominal,
so registradas as mesmas grandezas ilustradas na operao como retificador
abaixador.
A Fig. 4.39 apresenta o formato da corrente i
Lcc
em quatro ngulos.

(a) (b)
(c) (d)
Fig. 4.39. Formas de onda da corrente i
Lcc
em diversos pontos para medir a freqncia de
comutao. a) em 0, b) 90, c) 180 e d) 270. Escalas 40 s/div.
Desta forma, so medidas as freqncias de comutao em 0, 90, 180 e
270. Estes valores so confrontados com as magnitudes obtidas na teoria e
simulao (ver Tabela 4.3). Da Fig. 4.39 podem-se extrair as seguintes
95

magnitudes: em 0 tem-se uma freqncia de 32,89 kHz. Em 90 e 180 as
freqncias de comutao so 17,86 kHz e 23,15 kHz, respectivamente. Para um
ngulo de 270 a freqncia alcana uma magnitude de 22,32 kHz, da mesma
forma que na operao como retificador abaixador as freqncias de comutao
medidas no cruzamento por zero e nos valores de pico, tm valores menores se
comparados aos calculados em forma terica e via simulao.
De forma similar operao como retificador abaixador, a diminuio na
freqncia de comutao provoca alteraes em alguns valores especificados no
projeto. Esta diminuio no prejudica, em grande forma, a operao do
conversor e gera um alvio aos interruptores, os quais operam com menores
perdas por comutao.
(a)
(b)
(c) (d)
Fig. 4.40. Formas de onda das tenses nos interruptores em diversos pontos para medir
a freqncia de comutao. a) em 0, escala 40 s/div., b) 90, escala 40 s/div., c) 180,
escala 20 s/div. e d) 270, escala 40 s/div.. Escalas 100 V/div.
96

Na Fig. 4.41 ilustra-se o pulso de comando e o sinal complementar
aplicado no gate dos interruptores. Nesta operao acontece o mesmo atraso no
transporte dos sinais. Assim, em 0 existe um atraso de 1,36 s, em 90 um
atraso de 1,44 s, para 180 e 270 o atraso corresponde a 1,48 s e 2,56 s,
respectivamente. De igual forma que na operao como retificador abaixador, o
deslocamento no sinal um dos responsveis pela queda da freqncia das
comutaes em relao a seus valores tericos.

(a)
(b)
(c) (d)
escala 2 s/div., b) 90, escala 2 s/div., c) 180, escala 2 s/div. e d) 270, escala
4 s/div.. Escalas 50 V/div.
A Fig. 4.42 mostra a corrente i
Lcc
. A aquisio foi feita na placa de controle,
na sada do sensor de efeito Hall de corrente i
Lcc
(ver Fig. 4.9 ponto V
Rps3
). Os
valores de corrente mdia e corrente mxima so de 3,34 A e 21,33 A,
97

respectivamente. A ondulao mxima de i
Lcc
atingiu uma magnitude de 8 A,
bastante superior ao valor projetado.
A Fig. 4.43 apresenta as formas de onda das tenses nos interruptores
SW1 (Q1 e D1) e SW2 (Q2 e D2).

Lcc
na operao como inversor elevador. Escalas:
1 V/div., 10 ms/div.

Fig. 4.43. Forma de onda das tenses nos interruptores SW1 e SW2, na operao como
inversor elevador. Escalas: 100 V/div., 4 ms/div.
A Fig. 4.44 mostra a tenso e corrente CA. Pode-se observar o formato
senoidal da corrente e de tenso. O deslocamento delas quase nulo, o qual
verifica a operao da topologia monofsica como inversor elevador. Os valores
eficaz e de pico da corrente i
Lca
registrados so de 2,024 A e 2,86 A,
98

respectivamente. Estes valores concordam com os valores especificados na
Tabela 4.3.

Fig. 4.44. Forma de onda da tenso e corrente de entrada CA, na operao como
inversor. Escalas 20 V/div., 2 A/div., 10 ms/div.
A decomposio harmnica da corrente de entrada considerando at a 40
a

harmnico apresentada na Fig. 4.45. Nesta pode observar-se a THD da
corrente i
Lca
, a qual alcana um valor de 2,9 %.

Lca
na operao como inversor elevador.
4 4. .6 6. .3 3. . D De es se em mp pe en nh ho o d do o p pr ro ot t t ti ip po o m mo on no of f s si ic co o
So apresentadas neste ponto as curvas da taxa de distoro harmnica
da corrente de entrada CA em funo da potncia transferida, ver Fig. 4.46, para
3 6 9 12 15 18 21 24 27 30 33 36 39
0
1
2
3
4
5
%

C
o
r
r
e
n
t
e

d
a

F
u
n
d
a
m
e
n
t
a
l
N Harmnico
i
Lca

V
ca

99

a operao como retificador abaixador e inversor elevador. O valor da THD
apresentado se encontra dentro do especificado nas normas IEC 61000 3-2 e 3-4.
O fator de potncia em funo da potncia transferida exibido na
Fig. 4.47, o qual apresenta um valor bastante elevado a partir de uma potncia
inferior aos 30% da potncia transferida e alcanando um valor quase unitrio na
potncia nominal. A Fig. 4.48 apresenta uma fotografia do prottipo monofsico
implementado no Instituto de Eletrnica de Potncia da UFSC.

Fig. 4.46. Curvas da THD em funo da potncia transferida, na operao como
retificador abaixador e inversor elevador.

Fig. 4.47. Curvas de Fator de potncia em funo da potncia transferida, na operao
como retificador abaixador e inversor elevador.
20 30 40 50 60 70 80 90 100 110
2
4
6
8
10
12
14
16
Retificador
%

T
H
D
i
L
c
a
Potncia (W)
Inversor
20 30 40 50 60 70 80 90 100 110
0,960
0,965
0,970
0,975
0,980
0,985
0,990
0,995
1,000
Retificador
F
a
t
o
r

d
e

P
o
t
n
c
i
a
Potncia (W)
Inversor
100

Fig. 4.48. Fotografia do prottipo monofsico implementado.
Pode-se verificar que o novo conversor, o qual opera com uma clula de
comutao tradicional apresenta excelentes resultados na operao como
retificador abaixador e como inversor elevador.
A escolha do controle hbrido para operar o retificador abaixador
monofsico (regime de deslizamento e controle clssico) prov bons resultados
ao rastrear uma referncia senoidal (i
Lca
) e contnua (V
c2
), respectivamente.
As evolues de V
c1
e i
Lcc
em baixas freqncias so compreendidas como
processo quase-estticos, permitindo a utilizao da filtragem na determinao
dos sinais de erro. importante evitar qualquer tipo de rudo na sada dos filtros
passa-altos, especialmente no erro de i
Lcc
(sinal que controla a comutao) uma
vez que os sinais apresentam baixa magnitude e altas freqncias.
A utilizao do circuito da Fig. 4.24, o qual permite gerar o comando
complementar e tempo morto, introduz um pequeno atraso na resposta do circuito
que impede a correo quase instantnea do controle sobre a operao do
circuito. Este atraso um dos fatores que diminui a freqncia de comutao. A
101

diminuio da freqncia de comutao repercute em um incremento na
ondulao da corrente no indutor L
cc
.
Como o sinal de referncia da corrente i
Lca
uma imagem da tenso de
entrada CA, recomenda-se tomar os cuidados adequados. Por exemplo, inserir
algum filtro passa-baixos ou gerar o sinal em forma digital. Desta forma a corrente
i
Lca
s apresentar sinais de alta freqncia provocadas pelo conversor.
Os resultados da baixa taxa de distoro harmnica e elevado fator de
potncia, obtidos com potncia nominal, so bastante satisfatrios, o que motiva a
implementao de um prottipo de maior potncia.

102

CAPTULO 5

TOPOLOGIAS TRIFSICAS PROPOSTAS PARA
UM CONVERSOR REVERSVEL CA-CC
Neste captulo so apresentadas e descritas duas topologias trifsicas com
elevado fator de potncia, as quais seguem o princpio bsico da topologia
proposta por Cceres e Barbi [11], [12] e [13]. Ambas so bidirecionais em
corrente, portanto podem operar como inversor ou retificador, sem modificar seus
parmetros eltricos. Para alterar seu funcionamento s necessrio mudar o
sentido das referncias de correntes do lado CA. Alm disso, no tm restrio
nas suas tenses de sada, podendo ser menores, iguais ou maiores que suas
tenses de entrada. A primeira estrutura apresenta o circuito trifsico da topologia
exposta no captulo 3 [20], [21]. A segunda estrutura baseada na topologia
monofsica apresentada por Colling e Barbi [7], [9] e [10]. Destas escolhida a
segunda estrutura para construir um prottipo trifsico. Dentre elas escolhe-se a
segunda estrutura em virtud de ela apresentar melhor desempenho e empregar
menos componentes em sua operao.
5 5. .2 2. . D DE ES SC CR RI I O O D DA A P PR RI IM ME EI IR RA A T TO OP PO OL LO OG GI IA A
A primeira topologia apresentada est relacionada com a estrutura
monofsica apresentada no captulo 3 [21], [22]. Esta composta de trs circuitos
monofsicos independentes os quais esto ligados a cada uma das fases da rede
ou ao secundrio de um transformador trifsico conectado em estrela. O ponto
neutro dos capacitores pode estar ligado ao ponto neutro do sistema, assim o
conversor opera como trs sistemas monofsicos independentes ou ligados no

103
ponto comum do conversor. Dessa forma o retificador trabalha como um sistema
trifsico isolado. A Fig. 5.1 apresenta a estrutura monofsica original.
Equation Chapter 5 Section 1

Fig. 5.1. Circuito do retificador abaixador monofsico.
A Fig. 5.2 mostra a estrutura trifsica proposta. O comportamento dela
similar ao da topologia monofsica, suas variveis de controle so i
LcaA
,

i
LcaB
e
iLcaC

as quais possuem uma defasagem de 120.

Fig. 5.2. Primeira estrutura do retificador abaixador trifsico proposto.
O projeto de implementao e dimensionamento dos parmetros eltricos
realiza-se de maneira similar ao projeto do retificador abaixador monofsico,

104
apresentado no captulo anterior. Pode-se observar na Fig. 5.2 que a estrutura
trifsica conserva o emprego das clulas de comutao tradicionais. Neste
captulo somente se apresenta seu circuito e resultados de simulao.
5 5. .2 2. .1 1. . A An n l li is se e Q Qu ua an nt ti it ta at ti iv va a e e Q Qu ua al li it ta at ti iv va a
Na topologia monofsica, os objetivos do conversor so separados em dois
pontos. O primeiro se refere s variveis que controlam a tenso e as correntes
por meio do regime de deslizamento (V
c1
, i
Lca
e i
Lcc
) e o segundo varivel que
controla a tenso contnua no capacitor C
2
atravs do controle clssico (V
c2
).
No retificador abaixador trifsico, aplicada a mesma metodologia utilizada
no retificador abaixador monofsico, dado que cada conversor opera como um
sistema independente ligado em conexo trifsica. Desta forma, a anlise
deduzida nos captulos anteriores para a estrutura monofsica aplica-se sem
modificao nesta estrutura. Assim, as tenses impostas nos capacitores C
1A
, C
1B

e C
1C
a fim de que o sistema opere em forma correta so dadas nas
equaes (5.1).
( ) ( )
( )
( )
*
C1A caAp c2A
*
C1B caBp c2B
*
C1C caCp c2C
v t V sen t v
2
v t V sen t v
3
4
v t V sen t v
3
= +

= +

= +

(5.1)
A corrente de referncia imposta no lado CA a cada uma das fases
representada na equao (5.2).

( ) ( )
( )
( )
LcaAp
LcaBp
LcaCp
* *
LcaA
* *
LcaB
* *
LcaC
i t I sen t
2
i t I sen t
3
4
i t I sen t
3
=

=

=

(5.2)
A equao (5.2) representa as correntes de referncia quando o circuito
opera como inversor elevador. Para a operao como retificador abaixador, as
correntes so apresentadas na equao (5.3).

105

( ) ( )
( )
( )
LcaAp
LcaBp
LcaCp
* *
LcaA
* *
LcaB
* *
LcaC
i t I sen t
i t I sen t
3
i t I sen t
3
= +

= +

=

(5.3)
A Fig. 5.3 exibe fasorialmente o sentido das tenses e das correntes na
operao como retificador abaixador e como inversor elevador.

Fig. 5.3. Diagrama fasorial das correntes de referncia e tenses de fase no lado CA.
Consideram-se as condies apresentadas nas equaes (5.1) a (5.3) para
simular um conversor trifsico, com as seguintes caractersticas eltricas:

Tenso de entrada, V
cap
= 156 V CA;
Tenso de sada, V
cc
= 100 V CC;
Potncia de sada 1 kW;
Freqncia mnima de comutao 27 kHz;

Os clculos dos indutores, capacitores e variveis de controle so
apresentados no anexo B. Em resumo estes valores so:

Indutores de Filtragem CA, 450 H;
Indutores CC, 130 H;
Capacitor C
1A
= C
1B
= C
1C
= 5,6 F;
i
LcaA
i
LcaB
i
LcaC
OPERAO COMO INVERSOR
ABC
i
LcaA
i
LcaC
i
LcaB
OPERAO COMO RETIFICADOR
ABC
V
A
V
B
V
C
V
A
V
B
V
C

106
Capacitor C
2A
= C
2B
= C
2C
= 4,7 mF;

De modo a operar como inversor elevador ou como retificador abaixador,
devem-se cumprir as condies seguintes: tenso nos capacitores
V
C2A
= V
C2B
= V
C2C
= 310 V (V
C2A
= V
cap
+ V
cc
+ V), razo cclica oscilando entre
0,351 e 0,785. O valor da tenso mnima, de maneira que ocorra o deslizamento
sem fugas, de 209 V.
As constantes que permitem definir a superfcie de deslizamento so
S
1
= 0,2 V/A, S
2
= 0,022 V/V e S
3
= 0,07 V/A, sendo as mesmas em cada fase. Os
filtros passa-altos de segunda ordem utilizados na obteno dos erros
iLcc
e
VC1

nas trs fases so do tipo Butterworth, com uma freqncia de corte de 1 kHz. Os
sinais medidos nos capacitores C
2
(A, B e C) j atenuados so comparados com
uma referncia de 3,1 Volts. Seu erro compensado por meio de um controlador
PI com filtro. Sua funo de transferncia apresentada na equao (5.4).

( )
+
=

+ +

+

2i 2i
SI
2i 2i 1i
1i 2i 1i
2i 1i
R C s 1
C (s)
R C C
s R C C s 1
C C
(5.4)
5 5. .2 2. .2 2. . S Si im mu ul la a o o d do o c ci ir rc cu ui it to o t tr ri if f s si ic co o
O circuito da Fig. 5.2 simulado utilizando os parmetros do ponto anterior.
Em primeiro lugar, mostram-se as curvas na operao do conversor como
retificador abaixador e logo como inversor elevador.
Na operao como retificador abaixador so apresentadas as correntes
que circulam nos indutores CC, das trs fases, ilustradas na Fig. 5.4. A Fig. 5.5
mostra as formas de onda das tenses nos capacitores C
1A
, C
1B
e C
1C
. As
correntes que circulam nos indutores CA so exibidas na Fig. 5.6. A operao
como retificador abaixador apresentada na Fig. 5.7 indicando a defasagem
entre a tenso e a corrente, da fase A. As grandezas de correntes mximas,
correntes eficazes e THD das correntes de entrada so apresentas na Tabela 5.1.

107

abaixador.

1A
, C
1B
e C
1C
, na operao como
retificador abaixador.

Fig. 5.6. Formas de onda das correntes de CA, na operao como retificador abaixador.
0,15 0,16 0,17 0,18 0,19 0,20
-30
-20
-10
0
10
20
30
i
LccB
i
LccA
C
o
r
r
e
n
t
e

(
A
)
Tempo (s)
i
LccC
0,15 0,16 0,17 0,18 0,19 0,20
100
200
300
400
500
V
C1B
V
C1C
T
e
n
s
o

(
V
)
Tempo (s)
V
C1A
0,15 0,16 0,17 0,18 0,19 0,20
-5
-4
-3
-2
-1
0
1
2
3
4
5
i
LcaC
i
LcaB
C
o
r
r
e
n
t
e

(
A
)
Tempo (s)
i
LcaA

108

retificador abaixador.
Tabela 5.1. Magnitudes das correntes de entrada CA na operao como retificador
abaixador trifsico.
Fase A Fase B Fase C
Corrente (A) 4,63/-179,2 4,63/60,5 4,62/-59,5
Valor Eficaz (A) 3,14 3,14 3,13
THD 2,66% 2,53% 1,64%

Ao inverter as referncias de corrente, o conversor opera como inversor
elevador. Desta forma so obtidas por meio da simulao numrica as tenses e
correntes nos indutores e nos capacitores que formam parte do circuito.
A Fig. 5.8 apresenta as correntes que circulam nos indutores CC, das trs
fases. As tenses nos capacitores C
1A
, C
1B
e C
1C
so ilustradas na Fig. 5.9. As
correntes nos indutores CA so apresentadas na Fig. 5.10, na qual possvel
apreciar a baixa distoro harmnica das correntes, apresentado por seu formato
quase-senoidal.
Comprova-se a operao do inversor elevador corrigindo o fator de
potncia e proporcionando uma baixa THD atravs da Fig. 5.11, na qual se
visualiza que quase no existe defasagem entre a tenso e a corrente, o que
confirma que o fator de potncia est prximo da unidade (0,998)
Na Tabela 5.2, possvel visualizar as magnitudes das correntes mximas
e eficazes nos indutores CA. Indicam-se as THDs das correntes que circulam
nesses indutores.
0,15 0,16 0,17 0,18 0,19 0,20
-200
-150
-100
-50
0
50
100
150
200
T
e
n
s
o

(
V
)
Tempo (s)
V
caA
i
LcaA
C
o
r
r
e
n
t
e

(
A
)
-6
-3
0
3
6

109

elevador.

1A
, C
1B
e C
1C
, na operao como
inversor elevador.

Fig. 5.10. Formas de onda das correntes CA, na operao como inversor elevador.
0,15 0,16 0,17 0,18 0,19 0,20
-30
-20
-10
0
10
20
30
i
LccB
i
LccA
C
o
r
r
e
n
t
e

(
A
)
Tempo (s)
i
LccC
0,15 0,16 0,17 0,18 0,19 0,20
100
200
300
400
500
V
C1B
V
C1C
T
e
n
s
o

(
V
)
Tempo (s)
V
C1A
0,15 0,16 0,17 0,18 0,19 0,20
-5
-4
-3
-2
-1
0
1
2
3
4
5
i
LcaC
i
LcaB
C
o
r
r
e
n
t
e

(
A
)
Tempo (s)
i
LcaA

110

elevador.
Tabela 5.2. Magnitudes das correntes nos indutores CA na operao como inversor
trifsico.
Corrente (A) 4,36/0,56 4,35/-120 4,36/-240
Valor Eficaz (A) 3,03 3,03 3,03
THD 1,5% 1,83% 2,29%

Os resultados apresentados comprovam a boa operao da estrutura
trifsica gerada a partir da topologia monofsica apresentada no captulo 3.
Apesar de o circuito funcionar de forma correta, apresenta algumas
desvantagens, em comparao com a estrutura trifsica proposta por Colling e
Barbi [8] e [9] tais como:
o sistema de controle incrementado ao triplo em comparao
com o sistema monofsico;
so utilizados muitos capacitores, com o fim de conseguir obter o
nvel contnuo na entrada do circuito, o que aumenta o volume do
circuito.
No possvel diminuir o nmero de componentes, por exemplo;
sensores, elementos magnticos e circuito de controle.
Estas so algumas das razes prticas que justificam a eleio da
topologia trifsica proposta por Colling e Barbi [8], [9], e [10], por tanto escolhida
esta estrutura que proporciona um melhor aproveitamento dos componentes e do
controlador do circuito para a implementao de um prottipo trifsico, o qual
permita confirmar os princpios bsicos de operao do conversor em regime
0,15 0,16 0,17 0,18 0,19 0,20
-200
-150
-100
-50
0
50
100
150
200
T
e
n
s
o

(
V
)
Tempo (s)
V
caA
i
LcaA
C
o
r
r
e
n
t
e

(
A
)
-6
-3
0
3
6

111
permanente. A escolha desta configurao trifsica permite melhor
aproveitamento dos componentes e do controle do circuito.
5 5. .3 3. . D DE ES SC CR RI I O O D DA A S SE EG GU UN ND DA A T TO OP PO OL LO OG GI IA A
A estrutura monofsica apresentada por Colling e Barbi, Fig. 5.12, a base
da topologia apresentada nos captulos anteriores. A idia de obter uma tenso
senoidal, na carga, por diferena de tenses nos capacitores C
1
e C
2
foi aplicada
originalmente na estrutura de Cceres e Barbi [11], [12] e [13].
A topologia monofsica proposta por Colling e Barbi [9] apresentada na
Fig. 5.12 composta de dois conversores. O conversor do lado esquerdo,
responsvel pela imposio de i
Lca
e o conversor do lado direito, responsvel pelo
controle de V
c2
.

Fig. 5.12. Topologia apresentada por Colling e Barbi [7], [9] e [10].
O circuito trifsico da Fig. 5.13 proposto por Colling e Barbi [8] e [9]. O
circuito se presta para o processamento de energia entre o sistema CA trifsico e
uma fonte de tenso contnua, possibilitando a transferncia de energia em
ambos os sentidos: CA a CC ou CC a CA, sem restries de tenses de entrada e
sada. A inverso do fluxo de potncia obtida atravs da inverso das duas
referncias das correntes de CA. O funcionamento do circuito baseado na
L
cc1
Q1,D1
V
cc
L
cc2
C
1
+
V
c1
-
C
2
+
V
c2
-
i
Lca
i
Lcc1
i
Lcc2
V
ca
L
ca
Q3,D3
Q2,D2 Q4,D4
+
-
Conversor Esquerdo Conversor Direito

112
interao de trs subsistemas independentes, cada um associado a uma das
fases e cada qual com uma clula de comutao tradicional
20
. A Fig. 5.13
apresenta o circuito trifsico proposto por Colling e Barbi [9], cabendo destacar
que o retificador abaixador trifsico conserva o emprego das clulas de
comutao tradicionais.

Fig. 5.13. Circuito trifsico proposto por Colling e Barbi [9].
O circuito trifsico da Fig. 5.13 formado pelos sub-conversores A, B e C.
A topologia como um todo passa a ser de oitava ordem, podendo ser analisada
atravs de trs topologias independentes por meio do controle de regime de
deslizamento com esquema de comutao descentralizado. Os elementos so
identificados pela fase a que esto associados (A, B ou C).
Da mesma forma que no caso monofsico a operao do circuito exige um
nvel contnuo nos capacitores C
1A
, C
1B
e C
1C
, a fim de que suas tenses jamais
sejam inferiores a V
cc
. Estabelecendo um nvel contnuo em um dos capacitores,
ele naturalmente se estabelece tambm no ponto neutro do sistema trifsico (V
N
,

20
Colling, 2000, p.157.
V
cc
L
ccA
i
LccA
C
1A
+
V
C1A
-
L
caA
i
LcaA
Q2B
D2B
Q1A, D1A
I
C
1
A
L
ccB
i
LccB
C
1B
+
V
C1B
-
L
caB
i
LcaB
Q2B
D2B
Q1B, D1B
I
C
1
B
L
ccC
i
LccC
C
1C
+
V
C1C
-
i
LcaC
Q2C
D2C
Q1C, D1C
I
C
1
C
V
caA
V
caB
V
caC
V
N
+
-

113
tenso entre o ponto neutro do sistema e terra do circuito) e nos demais
capacitores, no sendo percebido pelo sistema trifsico, nem pelos indutores L
caA
,
L
caB
e L
caC
21
. Desde que mantenha o ponto neutro do sistema no aterrado, a
corrente da fase C uma varivel dependente e, por este motivo pode-se
prescindir de usar o indutor L
caC
.
5 5. .3 3. .1 1. . A An n l li is se e Q Qu ua al li it ta at ti iv va a e e Q Qu ua an nt ti it ta at ti iv va a
Na anlise trifsica do conversor o sistema dividido em trs subsistemas
de ordens inferiores cada qual associado a uma das fases do sistema de
alimentao CA. O subsistema A, apresentado na Fig. 5.14, de terceira ordem e
tem como misso impor a corrente i
LcaA
, no importando qual seja o valor de
(V
caA
+ V
N
). De forma anloga (Fig. 5.15), o conversor do subsistema B deve
controlar a corrente i
LcaB
. O subsistema C, apresentado na Fig. 5.16, de
segunda ordem e sua misso manter a tenso V
C1C
prxima a sua referncia
sem importar o valor de (i
LcaA
+ i
LcaB
)
22
.
Desta forma a anlise dos subsistemas A e B so similares ao realizado
pelo conversor esquerdo da Fig. 5.12 e o subsistema C apresenta um
funcionamento equivalente ao do conversor direito da mesma figura.

Fig. 5.14. Subsistema A do conversor trifsico da Fig. 5.13 [8], [9].

21
Colling, 2000, p.157-158.
22
Colling, 2000, p.159.

114

Fig. 5.15. Subsistema B do conversor trifsico da Fig. 5.13 [8] e [9].

Fig. 5.16. Subsistema C do conversor trifsico da Fig. 5.13 [8] e [9].
Conversor C
O conversor C controla a tenso do capacitor C
1C
, de forma similar ao
conversor direito do sistema monofsico proposto por Colling e Barbi [7], [9] e
[10]. A referncia da tenso um sinal alternado sobre uma tenso contnua, de
acordo com a equao (5.5).

( ) ( )
* * *
C1C C1Ccc caCp C
v t V V sen t = + + (5.5)

115
A melhor distribuio das tenses ocorre se
( )
*
caCp
v t for igual tenso da
fase C
( )
caC
v t . Dessa forma, em regime permanente, os trs conversores podem
processar a mesma potncia. V
N
torna-se constante, estabilizando-se em torno de
*
c1Ccc
V e as outras tenses se acomodam de acordo com suas respectivas tenses
de fase
23
. A razo cclica do interruptor Q2C dada pela equao (5.6).
( )
( )
cc
C *
C1Ccc caA A
V
d t 1
V V sen t
=
+ +
(5.6)
Da mesma maneira que no caso monofsico, os interruptores so
comandados de forma complementar. Assim, evita-se a conduo descontnua
nos indutores CC e elimina-se uma etapa da anlise. Por isso, somente duas
estruturas so possveis como mostra a Fig. 5.17.

Fig. 5.17. Subsistema C [8] e [9].
Primeira Etapa do conversor C

Admite-se que i
LcaA
e i
LcaB
estejam em seu valor de referncia e o estado
dos interruptores descrito por (Fig. 5.18).

= 1 Q2C e D2C conduzem; Q1C e D1C bloqueados .

23
Colling, 2000, p.160.

116

Fig. 5.18. Primeira etapa da operao do subsistema C.
As equaes (5.7) e (5.8) descrevem a operao da primeira etapa do
circuito.
=
LccC cc
ccC
di V
dt L
(5.7)

* *
C1C LcaA LcaB
1C
dv i i
dt C
+
= (5.8)
Segunda Etapa do conversor C

= 0 Q1C e D1C conduzem; Q2C e D2C bloqueados .

Fig. 5.19. Segunda etapa da operao do subsistema C.
As equaes (5.9) e (5.10) descrevem a operao da segunda etapa do
circuito.

LccC cc C1C
ccC
di V v
dt L
= (5.9)

117

* *
C1C LccC LcaA LcaB
1C
dv i i i
dt C
+ +
= (5.10)
Definindo 1 = , e agrupando em forma matricial, podem-se reescrever
as equaes (5.7) a (5.10) da forma seguinte;

* *
LccC LcaA LcaB
C1C
1C 1C
LccC C1C cc
ccC ccC
i i i
dv
C C
dt
di v V
dt L L
+

= +

(5.11)
Procurando a matriz de variao dos erros, subtraem-se em ambos os
lados da expresso (5.11) as derivadas das referncias de
*
C1C
v e
*
LccC
i como se
apresenta em (5.12).

C1C C1C
LccC LccC
* * * *
LccC LcaA LcaB
C1C
1C 1C
* *
C1C cc
LccC
ccC ccC
i i i dv dv
dv
C C
d
dt dt dt
v dt V di di
di
L L
dt dt dt
+

= +

(5.12)
Como o erro definido como
*
v v = e sua derivada como
*
d dv dv
dt dt dt
= , desconsidera-se a derivada das referncias do lado direito de

(5.12), dado que as variaes das referncias podem ser consideradas um
processo quase-esttico
24
. Deste modo, a derivada do lado direito de (5.12) pode
ser desprezada. A equao (5.12) pode-se escrever como em (5.13).

* *
LccC LcaA LcaB
vC1C
1C 1C
iLccC C1C cc
ccC ccC
i i i
d
C C
dt
d v V
dt L L
+

= +

(5.13)
Define-se como o erro entre a varivel de controle e sua referncia e
como a superfcie de deslizamento como mostra a equao (5.14). Com S
constante sua derivada definida na equao (5.15).
= = + + + S K
1 1 2 2 n n
S S S (5.14)

24
Colling, 2000, p.160

118

= + S
vc1C iLccC
1 2
d d d d
S S
dt dt dt dt
= (5.15)
Procedendo da mesma forma que no conversor direito da topologia
monofsica, obtm-se:

( )
cc 1C 1
C
* *
2 ccC LcaA LcaB
V C S
S L I I
= <
+
(5.16)
( ) { }
2 * *
dlzm n cc C C LcaA LcaB LccC
V V mx Z i i i ,0

= + + +

(5.17)
no qual
ccC
C
1C
L
Z
C
= .
A freqncia das comutaes dada na equao (5.18).
( )
( ) ( ) ( )
* *
C LcaA LcaB
cc
cC 2 1
C ccC 1C
d t i t i t
V
f t S S
L C
+
= +

(5.18)
Conversores A e B
Analisa-se somente o conversor A, dado que a operao e controle do
conversor B so semelhantes. importante lembrar que o sinal de referncia (da
corrente), do conversor B, possui uma defasagem de 120 com respeito ao sinal
da corrente de referncia do conversor A. A operao equivalente ao conversor
esquerdo do sistema monofsico apresentado por Colling e Barbi [7], [9] e [10],
ver Fig. 5.20.
A corrente i
LcaA
definida como a varivel de sada do conversor A e a
corrente i
LcaB
como a varivel de sada do conversor B. Suas funes so
definidas nas equaes (5.19) e (5.20).

( ) ( )
* *
LcaA LcaA A
i t I sen t = + (5.19)

( ) ( )
* *
LcaB LcaB B
i t I sen t = + (5.20)
A tenso v
c1C
(t) adapta-se conforme seja necessrio para que as correntes
sigam suas referncias
( )
*
LcaA
i t e
( )
*
LcaB
i t . De igual forma, esta tenso em regime
permanente tal que V
N
se mantm praticamente constante no nvel CC

119
estabelecido. Assim, as demais tenses se acomodam de acordo com suas
respectivas tenses de fase
25
, como apresentam as equaes (5.21) e (5.22).

Fig. 5.20. Subsistema A.

( ) ( )
*
C1A C1Ccc caA
v t V v t = + (5.21)

( ) ( )
*
C1B C1Ccc caB
v t V v t = + (5.22)
Se o nvel de V
C1cc
escolhido adequadamente, tanto v
C1A
(t) como v
C2B
(t)
no so inferiores a V
cc
, condio necessria para a operao do sistema.

Primeira Etapa do conversor A
Admite-se que i
Lca
esteja em seu valor de referncia e que o estado dos
interruptores descrito por .

= 1 Q2A e D2A conduzem; Q1A e D1A bloqueados .

As equaes (5.23), (5.24) e (5.25) descrevem a operao da primeira
etapa do circuito.
=
LccA cc
ccA
di V
dt L
(5.23)

+
= +
LcaA caA N C1A
caA caA
di v v v
dt L L
(5.24)

C1A LcaA
1A
dv i
dt C
= (5.25)

25
Colling, 2000, p.161

120

Fig. 5.21. Primeira etapa, da operao do subsistema A.
Segunda Etapa do conversor A

= 0 Q1A e D1A conduzem; Q2A e D2A bloqueados .

Fig. 5.22. Segunda etapa da operao do Subsistema A.
As equaes (5.26), (5.27) e (5.28) descrevem a operao da segunda
etapa do circuito.

LccA C1A cc
ccA
di v V
dt L
+
= (5.26)

LcaA C1A caA N
caA caA
di v v v
dt L L
+
= (5.27)

c1A LccA LcaA
1A
dv i i
dt C
= (5.28)
Definindo 1 = e agrupando em forma matricial (
d
v u
dt
= +
v
A B ),
podem-se reescrever as equaes (5.23) a (5.28) da forma seguinte:
i
C
1
A
L
ccA
i
LccA
+
V
C1A
-
Q2A
D2A
Q1A, D1A
V
cc
+
-
C
1A
+
V
N
-
V
caA
+
-
i
LcaA
L
caA

121

LcaA
caA N
caA
caA LcaA
C1A LccA
C1A
1A 1A
LccA cc
LccA
C1A
ccA
ccA
1
di
v v 0 0
L 0
dt
L i
dv i 1
0 0 v 0
dt C C
i V
di
0 0 0 v
L
dt
L

+

= + +

(5.29)
Procurando a matriz de variao dos erros, subtrai-se em ambos os lados
da expresso (5.29) a derivada das referncias de
*
LcaA
i ,
*
c1A
v e
*
LccA
i como se
apresenta em (5.30)
26
.
*
LcaA LcaA
caA N
caA
caA LcaA
*
C1A C1A LccA
C1A
1A 1A
* LccA cc
LccA LccA
C1A
ccA
ccA
1
di di
v v 0 0
L 0
dt dt
L i
dv dv i 1
0 0 v 0
dt dt C C
i V
di di
0 0 0 v
L
dt dt
L

+

= + +

*
LcaA
*
c1A
*
LccA
i
d
v
dt
i
(5.30)
Desconsidera-se a derivada das referncias do lado direito, dado que sua
variao no tempo quase-esttica em comparao com as comutaes dos
interruptores. A equao (5.30) pode-se escrever como (5.31).

( )
C1A
iLcaA
caA N
caA
caA
vC1A LcaA LccA
1A 1A
cc
iLccA
C1A
ccA
ccA
v
d
v v
L 0
dt
L
d i i
0
dt C C
V
d
0 v
L
dt
L

+

= + +

(5.31)
A superfcie de deslizamento do Subsistema A e sua derivada so
apresentadas nas expresses (5.32) e (5.33), com S
3
, S
4
e S
5
>0.
S =
3 iLcaA 4 vC1A 5 iLccA
S S S = + + (5.32)
S

=
iLcaA vC1A iLccA
3 4 5
d d d d d
S S S
dt dt dt dt dt

= + + (5.33)
Avaliando as derivadas da expresso (5.33) obtm-se a equao (5.34).

26
Colling, 2000, p.161.

122

C1A caA N LccA LcaA cc C1A
3 4 5
caA 1A ccA
v v v i i V v d
S S S
dt L C L

= + +

(5.34)
Seguindo o mesmo procedimento que no conversor C, pode-se definir a
inclinao da superfcie de deslizamento para o conversor A como
A
e a tenso
mnima de deslizamento como V
dlzmn
. Com relao ao clculo, estabelecem-se as
seguintes inequaes:
= 1
d
dt
> 0

caA LcaA cc
3 4 5
C1A caA N 1A ccA
L i V
S S S
v v v C L

<

(5.35)
= 0
d
dt
< 0

( ) ( )
LcaA LccA C1A cc caA
3 4 5
C1A caA N 1A ccA
i i v V
L
S S S
v v v C L

<

(5.36)
Para o clculo do limite de
A
, considera-se inicialmente que o indutor L
caA

se comporta como uma fonte de corrente I
LcaA
, definida como a razo entre S
4
e
S
5
, com
ccA
A
1A
L
Z
C
= . Dado que neste caso
iLcaA
0 = , pode-se calcular o valor
de
A
e a restrio para S
3
.
= 1

= <
cc 4
A 2
5 LcaA A
V S
S i Z
(5.37)
= 0
( ) { }
> = +
2
C1A dlzm n cc A A LccA LcaA
v V V mx Z i i ,0
(5.38)
O coeficiente S
3
definido por ltimo, considerando a variao mxima de
LcaA C1A caA N
v v v v = , nas equaes (5.35) e (5.36).
( ) ( )

<

cc C1A LccA LcaA
cc LcaA
3 LcaA caA 5 4 5 4
ccA 1A ccA 1A
V v i i V i
S v L m n S S , S S
L C L C
(5.39)

123
5 5. .3 3. .2 2. . C Co on nt tr ro ol le e d do os s c co on nv ve er rs so or re es s A A, , B B e e C C
Para o controle de cada subsistema do conversor trifsico se utiliza o
controle por regime de deslizamento com esquema de comutao
descentralizado, sendo que cada conversor conta com um parmetro regente,
com referncia declarada. Para encontrar o erro das variveis secundrias utiliza-
se filtragem das baixas freqncias
27
.
A fim de modificar sua operao de retificador para inversor s preciso
mudar o sentido das referncias das correntes
( )
*
LcaA
i t e
( )
*
LcaB
i t .
O sistema completo de oitava ordem, sem considerar a influncia dos
filtros passa-altos. Com o controle por regime de deslizamento com esquema de
comutao descentralizado possvel analisar o sistema geral em pequenos
subsistemas de menor ordem, no qual cada brao conta com seu controlador,
independente dos outros braos. Portanto, o subsistema A (conversor A) tem
como parmetro regente i
LcaA
e como variveis secundrias i
LccA
e v
c1A
. O
subsistema B (conversor B) tem como parmetro regente i
LcaB
e como variveis
secundrias i
LccB
e v
c1B
. O subsistema C (conversor C) tem como parmetro
regente v
c1C
e como varivel secundria i
LccC
27
.
Assim, os conversores A e B se tornam responsveis pela correo do
fator de potncia e a diminuio da THD nas correntes CA. Na fase C a corrente
controlada de forma indireta, uma vez que o ponto N no est aterrado.
Na Fig. 5.23 mostra-se o circuito do conversor A, junto com seu controle
por regime de deslizamento, onde esto includos os filtros passa-altos
(Butterworth) com a finalidade de obter o erro de v
C1A
e i
LccA
. O erro de i
LcaA

obtido pela comparao com a referncia imposta.
Na Fig. 5.24 apresenta-se o circuito do conversor B e seu controle. Este
idntico ao de conversor A, com exceo da referncia de corrente para i
LcaB
, a
qual apresenta uma defasagem de 120. As constantes que descrevem a curva
de deslizamento so idnticas ao conversor A, sendo; S
6
= S
3
, S
7
= S
4
e S
8
= S
5
.
Na Fig. 5.25 apresenta-se o circuito do conversor C e seu controlador.

27
Colling, 2000, p.162.

124

Fig. 5.23. Circuito do conversor A com seu controlador [8] e [9].

Fig. 5.24. Circuito do conversor B com seu controlador [8] e [9].

125

Fig. 5.25. Circuito do conversor C com seu controlador [8] e [9].
5 5. .3 3. .3 3. . P Pa ar r m me et tr ro os s u ut ti il li iz za ad do os s p pa ar ra a a a s si im mu ul la a o o n nu um m r ri ic ca a d do o
c ci ir rc cu ui it to o p pr ro op po os st to o
Visando comprovar a operao do circuito e seu controle, realiza-se uma
simulao numrica do retificador abaixador trifsico com os seguintes
parmetros eltricos:
Tenso de entrada, V
cap
= 110 V;
Tenso de sada, V
cc
= 75 V;
Potncia 600 W;
Freqncia mnima de comutao do conversor C, 13 kHz;
Freqncia mnima de comutao do conversor A e B, 26 kHz;
Tenso mnima em C
1C
v
c1Cmn
= 185 V.

Conversores A e B
Indutores de Filtragem CA, L
caA
= L
caB
= 5,1 mH;
Indutores CC, L
ccA
= L
ccB
= 150 H;
Capacitores C
1A
= C
1B
= 5 F;
S
3
= S
6
= 1,5 V/A;

126
S
4
= S
7
= 0,029 V/V;
S
5
= S
8
= 0,322 V/A;

AB
=2,131 V;

A
=
B
= 0,09 S;
Filtros passa-altos de 2 ordem (Butterworth) com f
pa
= 1 kHz.

Conversor C
Indutor CC, L
ccC
= 200 H;
Capacitor C
1C
= 10 F;
S
1
= 0,029 V/V
S
2
= 0,073 V/A

C
= 0,492 V

C
= 0,4 S
Filtro passa-altos de 2 ordem (Butterworth) com f
pa
= 1,2 kHz

As seguintes condies devem ser satisfeitas para que o conversor opere
de forma apropriada como retificador abaixador e inversor elevador; razo cclica
oscilando entre 0,783 e 0,4. O valor de tenso mnima a fim de que ocorra o
deslizamento sem fugas, deve ser 194 V. O detalhe dos clculos apresentado
no anexo C.
5 5. .3 3. .4 4. . S Si im mu ul la a o o d do o c ci ir rc cu ui it to o t tr ri if f s si ic co o
Realizam-se simulaes numricas para a operao como retificador
abaixador e como inversor elevador. Os resultados so apresentados na ordem
seguinte: A Fig. 5.26 mostra as correntes que circulam nos indutores CC. A
Fig. 5.27 ilustra as formas de onda das tenses nos capacitores C
1A
, C
1B
e C
1C
.
As correntes que circulam nos indutores CA so mostradas na Fig. 5.28. A tenso
e a corrente da fase A so apresentadas na Fig. 5.29; nesta pode-se apreciar a
defasagem de 180 para a operao como retificador abaixador e ilustra-se o
formato senoidal da corrente de entrada, o que confirma o baixo contedo
harmnico gerado pela estrutura. A Tabela 5.3 mostra as correntes mximas e
eficazes nos indutores CA, alm de apresentar a THD em cada fase.

127

abaixador trifsico.

1A
, C
1B
e C
1C
, na operao
como retificador abaixador trifsico.

Fig. 5.28. Formas de onda das correntes nos indutores CA, na operao como retificador
abaixador trifsico.
0,15 0,16 0,17 0,18 0,19 0,20
-20
-10
0
10
20
i
LccB
i
LccA
C
o
r
r
e
n
t
e

(
A
)
Tempo (s)
i
LccC
0,15 0,16 0,17 0,18 0,19 0,20
100
200
300
400
V
C1B
V
C1C
T
e
n
s
o

(
V
)
Tempo (s)
V
C1A
0,15 0,16 0,17 0,18 0,19 0,20
-5
-4
-3
-2
-1
0
1
2
3
4
5
i
LcaC
i
LcaB
C
o
r
r
e
n
t
e

(
A
)
Tempo (s)
i
LcaA

128

retificador abaixador trifsico.

Tabela 5.3. Valores referentes s correntes nos indutores CA na operao como
retificador abaixador trifsico.
Corrente (A) 3,73/-179,37 3,83/60 3,69/-60,62
Valor Eficaz (A) 2,61 2,62 2,61
THD 1,3% 1,4% 1,3%

Na operao como inversor elevador trifsico, preciso inverter os sinais
de referncia das correntes das fases A e B, deixando em fase com as tenses de
entrada. A Fig. 5.30 apresenta as formas de onda das correntes que circulam nos
indutores CC. As tenses nos capacitores C
1A
, C
1B
e C
1C
so ilustradas na
Fig. 5.31. As correntes nos indutores CA so apresentadas na Fig. 5.32.
A tenso e a corrente da fase A so visualizadas na Fig. 5.33, na qual
possvel comprovar o baixo contedo harmnico e o elevado fator de potncia
apresentado pelo novo conversor trifsico.
A Tabela 5.4 descreve as grandezas de correntes mximas e eficazes nos
indutores CA, alm de apresentar suas THD em cada fase. Reafirma-se, por meio
destes resultados, a excelente operao do conversor trifsico operando como
inversor elevador trifsico.

0,15 0,16 0,17 0,18 0,19 0,20
-200
-150
-100
-50
0
50
100
150
200
T
e
n
s
o

(
V
)
Tempo (s)
V
caA
i
LcaA
C
o
r
r
e
n
t
e

(
A
)
-6
-3
0
3
6

129

elevador trifsico.

1A
, C
1B
e C
1C
, na operao
como inversor elevador trifsico.

Fig. 5.32. Formas de onda das correntes nos indutores CA, na operao como inversor
elevador trifsico.

0,15 0,16 0,17 0,18 0,19 0,20
-20
-10
0
10
20
i
LccB
i
LccA
C
o
r
r
e
n
t
e

(
A
)
Tempo (s)
i
LccC
0,15 0,16 0,17 0,18 0,19 0,20
100
200
300
400
V
C1B
V
C1C
T
e
n
s
o

(
V
)
Tempo (s)
V
C1A
0,15 0,16 0,17 0,18 0,19 0,20
-5
-4
-3
-2
-1
0
1
2
3
4
5
i
LcaC
i
LcaB
C
o
r
r
e
n
t
e

(
A
)
Tempo (s)
i
LcaA

130

elevador trifsico.
Tabela 5.4. Valores referentes s correntes CA na operao como inversor trifsico.
Corrente (A) 3,68/0 3,7/-120,23 3,65/-240
Valor Eficaz (A) 2,56 2,57 2,56
THD 1,13% 1,66% 1,27%

Na Fig. 5.27 e Fig. 5.31, confirma-se que a tenso v
c1C
segue a referncia
de tenso definida pelo controle, da mesma forma visualiza-se que os capacitores
C
1A
e C
1B
possuem a mesma tenso, apenas defasada em 120.
Observa-se na Fig. 5.28 e Fig. 5.32 que as correntes nas trs fases so
praticamente senoidais. A corrente na fase C tem sua magnitude e formato
conforme esperado, em conseqncia de o sistema no estar aterrado, por isso a
soma das correntes, no neutro, deve ser zero.
Na Fig. 5.29 e Fig. 5.33, pode-se observar que o objetivo de diminuir o
contedo harmnico e manter o fator de potncia perto da unidade respeitado,
para a operao como retificador abaixador trifsico e como inversor elevador
trifsico, respectivamente.

0,15 0,16 0,17 0,18 0,19 0,20
-200
-150
-100
-50
0
50
100
150
200
T
e
n
s
o

(
V
)
Tempo (s)
V
caA
i
LcaA
C
o
r
r
e
n
t
e

(
A
)
-6
-3
0
3
6

131
As duas topologias apresentadas neste captulo permitem diminuir a THD
da corrente CA, alm de permitir uma tenso de sada maior, menor ou igual
tenso de entrada. A primeira topologia proposta uma extenso da estrutura
apresentada no captulo 3 [21] e [22] e a segunda uma extenso da estrutura
proposta por Colling e Barbi [7], [9] e [10]. Destas, escolhe-se a segunda topologia
a fim de ser implementada no laboratrio, dado que tem as vantagens de utilizar
s dois indutores no lado CA, possibilitando que se controlem somente duas
correntes no lado CA. O fato de utilizar um retificador abaixador trifsico
bidirecional controlado por regime de deslizamento permite ter maior
confiabilidade e robustez.
A alternativa de obter uma tenso de sada menor, igual ou maior que a
tenso de entrada outra vantagem atrativa deste conversor, visto que permite
eliminar um estgio de potncia em algumas aplicaes clssicas, como por
exemplo: ao utilizar retificadores trifsicos Boost nos casos que requerida uma
tenso de sada menor que a tenso da rede, ou inversores trifsicos Buck nos
casos que a tenso de sada requerida maior que a tenso de entrada.
Esta nova estrutura de retificador trifsico, a qual emprega clulas de
comutao tradicional, um importante aporte famlia de conversores
bidirecionais trifsicos. Desta maneira, apresenta-se um conversor com alto
potencial de pesquisa, principalmente na rea de controle.

132
CAPTULO 6
PROJETO E IMPLEMENTAO DO RETIFICADOR
ABAIXADOR TRIFSICO
Foi desenvolvido um prottipo de 600 W, o qual emprega trs clulas de
comutao tradicional, baseado na topologia proposta por Barbi e Colling [8] de
modo a conferir os resultados numricos e formas de ondas obtidas no capitulo
anterior. especificado um prottipo de baixa potncia para testar o princpio de
operao do retificador abaixador trifsico em regime permanente.
Atravs de um transformador trifsico adaptada a tenso na entrada do
conversor, de 380 V
rms
para 135 V
rms
. A tenso na sada 75 V
cc
. Portanto, o
conversor comporta-se como um retificador abaixador, quando o fluxo de potncia
vai desde a fonte alternada para a fonte contnua e um inversor elevador no caso
oposto. Neste captulo apresentado o detalhe dos clculos de potncia e
circuitos de controle utilizados na montagem e a operao do prottipo trifsico.

6 6. .2 2. . P PR RO OJ JE ET TO O D DO O C CI IR RC CU UI IT TO O D DE E P PO OT T N NC CI IA A
O projeto do circuito de potncia do retificador trifsico bidirecional
composto de dois subprojetos; o da fase A e o da fase C. O principal objetivo do
projeto de controle da fase A fazer com que o formato das correntes CA tenha
um baixo contedo harmnico e encontre-se em fase com as respectivas tenses
de entrada. O segundo subprojeto para a fase C, o qual deve manter uma
tenso com formato senoidal sobreposta a uma componente CC sobre o capacitor
C
1C
. A tenso contnua no capacitor C
1C
aparece nos capacitores C
1A
e C
1B
, dado
que as quedas de tenso, em corrente contnua, nas indutncias da fonte e
indutores CA so nulas. Desta forma, estes capacitores possuem uma tenso
contnua igual definida em C
1C
.

133
Os parmetros eltricos considerados no projeto do retificador abaixador
trifsico so:
V
cap
= 110 V Tenso de pico por fase
V
cc
= 75 V Tenso contnua
P
s
= 600 W Potncia nominal de sada

A corrente eficaz que circula pelos indutores L
caA
, L
caB
e L
caC
deve ter uma
magnitude de 2,57 A. A Fig. 6.1 mostra o circuito eltrico da estrutura trifsica
implementada no Instituto de Eletrnica de Potncia da UFSC.

Fig. 6.1 Circuito do retificador abaixador trifsico implementado no laboratrio
Antes de comear a realizar os clculos e especificaes dos parmetros
eltricos de potncia, preciso estabelecer algumas condies iniciais de
operao para o funcionamento do conversor.
O nvel mnimo da tenso contnua nos capacitores C
1A
, C
1B
e C
1c

apresentado na equao (6.1)

C1m n cc cap
V V V 185 V = + = (6.1)
V
cc
L
ccA
i
LccA
C
1A
+
V
C1A
-
L
caA
i
LcaA
Q2B
D2B
Q1A, D1A
I
C
1
A
L
ccB
i
LccB
C
1B
+
V
C1B
-
L
caB
i
LcaB
Q2B
D2B
Q1B, D1B
I
C
1
B
L
ccC
i
LccC
C
1C
+
V
C1C
-
i
LcaC
Q2C
D2C
Q1C, D1C
I
C
1
C
V
caA
V
caB
V
caC
V
N
+
-

134
Considerando uma margem de segurana de 50 V, possvel conseguir
um deslizamento sem fugas. Desta forma, a tenso contnua nos capacitores C
1A
,
C
1B
e C
1c
deve ser 235 V. Portanto, a tenso mxima que atingem os capacitores
de 345 V. Esta tenso composta por uma componente contnua e uma
senoidal. Assim, o valor de pico da tenso alternada apresentado na
equao (6.2).

C1m x C1cc cap
V V V 345 V = + = (6.2)
A razo cclica nas trs fases do conversor definida pela expresso (6.3),
a qual oscila entre um valor mximo de 0,783 e um valor mnimo de 0,4. O ngulo
representa a defasagem das tenses de alimentao.

cc
C1cc cap
V
d(t) 1
V V sin( t )
=
+ +
(6.3)
A equao da corrente que circula pelos indutores L
ccA
, L
ccB
e L
ccC
, sem
considerar a componente de corrente em alta freqncia apresentada na
expresso (6.4).
( ) ( )
cap Lcap
C1mx
Lcc r Lcap r
cc cc
V i
V
i 1 cos(2 t i sen t
2 V V
= + + +
(6.4)
Estas correntes alcanam um valor mximo de 16,7 A. O valor da corrente
eficaz de 8,7 A e seu valor mdio tem uma magnitude de 2,66 A, por fase. Estas
magnitudes so necessrias a fim de realizar o projeto fsico dos indutores.
6 6. .2 2. .1 1. . P Pr ro oj je et to o d de e p po ot t n nc ci ia a d da as s f fa as se es s A A e e B B
As fases A e B do conversor trifsico tm como misso controlar o formato
e defasagem da corrente CA. O projeto destas fases semelhante, apenas
defasadas em 120. Por este motivo, s se apresentar o projeto de potncia da
fase A.
Primeramente, considerada uma freqncia mnima de comutao dos
interruptores da fase A (f
smnA
) especificada em 26 kHz. As equaes utilizadas
para o clculo dos indutores e capacitores so baseadas nas expresses
apresentadas por Cceres [11] e posteriormente utilizadas por Colling [9].

135
6.2.1.1. Projeto do Capacitor C
1A

Como parmetro inicial no projeto do capacitor, considerada uma
ondulao mxima de tenso (V
C1Amx
) de 12 V. Assim, o valor da capacitncia
mnima para C
1A
calculado na equao (6.5). O resultado desta de 4,66 F.

LcaAp m nA
1A
C1Amx sm nA
i d
C
V f
>

(6.5)
O valor da capacitncia comercial escolhido para o projeto de 5 F.
6.2.1.2. Projeto do Indutor L
ccA

O indutor CC ser projetado com uma ondulao mxima de corrente
(i
LccAmx
) de 8 A. Deste modo, o valor mnimo da indutncia calculado na
equao (6.6), o qual 144,2 H.

cc m nA
ccA
LccAmx sm nA
V d
L
i f
>

(6.6)
O valor de indutncia escolhido de 150 H.
caA

O valor da indutncia necessria para a filtragem das altas freqncias
clculado por meio da expresso (6.7). Considera-se uma freqncia de corte
especificada em 1 kHz. Assim a indutncia necessria para filtrar as freqncias
de comutao de 5,1 mH.

( )
=

caA 2
c 1A
1
L
2 f C
(6.7)
6 6. .2 2. .2 2. . P Pr ro oj je et to o d de e p po ot t n nc ci ia a d da a f fa as se e C C
O principal objetivo do controle do conversor da fase C manter uma
tenso de referncia, senoidal com um nvel CC, no capacitor C
1C
. Considerando-
se que a indutncia da fonte e do indutor CA se comportam como um curto-
circuito para uma tenso contnua, possvel afirmar que a tenso contnua do
capacitor C
1C
aparece nos capacitores C
1A
e C
1B
.

136
Com o fim de comear os clculos, considera-se uma freqncia mnima
de comutao nos interruptores da fase C (f
smnC
) de 13 kHz.
6.2.2.1. Projeto do Capacitor C
1C

A ondulao mxima da tenso (V
C1Cmx
) projetada para o capacitor de
12 V. Portanto, o valor da capacitncia mnima do capacitor C
1C
clculado na
equao (6.8), o qual corresponde a 9,32 F.

LcaAp m nC
1C
C1Cmx sm nC
i d
C
V f
>

(6.8)
O valor da capacitncia comercial escolhido para o projeto de 10 F.
ccC

A ondulao mxima da corrente (i
LccCmx
) projetada para o indutor de
12 A. Logo, o valor de indutncia mnima apresentada na equao (6.9), este
192,3 H.

cc m nC
ccC
LccCmx sm nC
V d
L
i f
>

(6.9)
O valor da indutncia escolhida para o projeto de 200 H.
6 6. .3 3. . D DE ES SC CR RI I O O D DA AS S S SU UP PE ER RF F C CI IE ES S D DE E D DE ES SL LI IZ ZA AM ME EN NT TO O
Aproveitando o fato de que a estrutura analisada por meio do controle de
regime de deslizamento com esquema de comutao descentralizado, possvel
separar o controle de cada uma das fases. Assim, cada fase conta com sua
prpria superfcie de deslizamento. Este controle permite projetar um controlador
independente para cada fase.
As funes que definem as superfcies de deslizamento das fases A, B e C
so apresentadas nas equaes (6.10), (6.11) e (6.12).
= + +
A 3 iLcaA 4 VC1A 5 iLccA
S S S (6.10)
= + +
B 6 iLcaB 7 VC1B 8 iLccB
S S S (6.11)

137
= +
C 1 VC1C 2 iLccC
S S (6.12)
6 6. .3 3. .1 1. . S Su up pe er rf f c ci ie e d de e d de es sl li iz za am me en nt to o d da as s f fa as se es s A A e e B B
De acordo com os parmetros eltricos de potncia especificados na fase
A, os quais so; L
ccA
= 150 H e C
1A
= 5 F, possvel calcular a impedncia de
deslizamento do subsistema A, atravs da equao (6.13).
= =
ccA
nA
1A
L
Z 5,477
C
(6.13)
A seguir, definida a tangente mxima da superfcie de deslizamento como
A
e a tangente escolhida para o projeto como
Ae
. A equao (6.14) ilustra a
forma de se calcular a inclinao mxima da superfcie de deslizamento da
fase A.

cc
A 2
LcaAp nA
V A
0,688
i Z V
< =
(6.14)
De maneira prtica, escolhe-se inicialmente,
<
Ae A
0,5 (6.15)
e posteriormente ajusta-se este parmetro, por meio da simulao. Neste caso
Ae
, definido como 0,09 A/V.
Com o valor da tangente selecionado, possvel determinar as constantes
de deslizamento, as quais definem a superfcie de deslizamento para a fase A.
Inicialmente, especifica-se o valor da constante S
4
, a qual multiplica o erro da
tenso no capacitor C
1A
. Esta definida na equao (6.16), mantendo-se suas
unidades originais a fim de lembrar as grandezas envolvidas no clculo das
constantes de deslizamento.

m x.ampop
4
C1Amx
V
V
S 0,029
V V
= = (6.16)
Considera-se V
mx.ampop
como a tenso mxima que suportam os
amplificadores operacionais, normalmente especificada em 15 V. Com o propsito
de possuir uma margem de segurana e no danificar os amplificadores

138
operacionais define-se a tenso mxima nos pinos de entrada do amplificador
operacional em 10 V.
A constante S
5
definida na equao (6.17).
= =
5
Ae
S4A
S 0,322 (6.17)
Outra varivel importante a considerar a faixa de histerese. Esta permite
limitar as freqncias de operao dos semicondutores a valores especificados
nas folhas de dados do componente. O clculo da faixa de histerese apresenta-se
na equao (6.18).

LcaAp
cc m nA
A 5 4
sm nA ccA 1A
i
V d
S S 2,15 V
f L C

= =

(6.18)
S
3
definido como 1,5 . Este valor foi ajustado na bancada e tem relao
direta com o valor da indutncia L
caA
utilizada no prottipo. Ao aumentar o valor
do indutor L
caA
, deve-se diminuir o valor de S
3
e vice-versa.
6 6. .3 3. .2 2. . S Su up pe er rf f c ci ie e d de e d de es sl li iz za am me en nt to o d da a f fa as se e C C
De igual forma ao ponto anterior, calculada a impedncia de
deslizamento do sistema da fase C, apresentada na equao (6.19). Utilizam-se
os parmetros eltricos definidos anteriormente, os quais so L
ccC
= 200 H e
C
1C
= 10 F.
= =
ccC
nC
1C
L
Z 4, 47
C
(6.19)
A tangente da superfcie de deslizamento mxima
C
definida na
equao (6.20).

cc
C 2
LcaCp nC
V A
1,031
i Z V
< =
(6.20)
De forma anloga na determinao do parmetro
Ae
, a tangente
Ce

tambm escolhida por meio da simulao. Finalmente, define-se o valor de
0,4 A/V.

139
A constante que multiplica a
VC1C
definida como S
1
; esta determinada
na equao (6.21).

m x.ampop
1
C1Cm x
V
V
S 0,029
V V
= = (6.21)
S
2
a constante que multiplica o
LccC
, a qual determinada na expresso
(6.22).
= =
1
2
Ce
S
S 0,073 (6.22)
Limitam-se as freqncias de comutao do conversor a valores nos quais
os semicondutores comutem sem problema. Desta forma, definida a faixa
mxima de histerese, a qual calculada na equao (6.23).

LcaCp
m nC cc
C 2 1
sm nC ccC 1C
i
d V
S S 0,51 V
f L C

= =

(6.23)
Assim, so especificadas todas as variveis necessrias visando realizar o
projeto e implementao do retificador abaixador trifsico.
A seguir, detalha-se a forma de implementar os circuitos que definem as
constantes de deslizamento, a superfcie de deslizamento e o tempo morto.
6 6. .4 4. . O OB BT TE EN N O O D DE E S SI IN NA AI IS S E E P PR RO OJ JE ET TO O D DE E C CO ON NT TR RO OL LE E
Os circuitos de controle utilizados na confeco do retificador abaixador
trifsico so similares aos empregados no retificador abaixador monofsico. Nos
dois projetos so utilizados amplificadores operacionais com o objetivo de
implementar os filtros, multiplicadores, somadores e comparadores com histerese.
O projeto deles detalhado neste ponto.
6 6. .4 4. .1 1. . F Fa as se e A A e e B B
Como j foram mencionados no projeto de potncia e na construo da
superfcie de deslizamento, os projetos das fases A e B so semelhantes. Por

140
esta razo sero descritas as formas de obter os sinais de tenso e corrente,
assim como a implemeno do circuito de controle s para fase A.
O circuito de potncia e os sinais medidos da fase A (i
LcaAm
,

v
cp1A
e i
LccAm
)
so apresentados na Fig. 6.2.

Fig. 6.2. Circuito eltrico de potncia da fase A
6.4.1.1. Obteno do erro da corrente i
LccA

A forma prtica de obter
iLccA
exibido no circuito eletrnico da Fig. 6.3. O
resistor R
ps3A
= 150 , inserido no circuito, permite transformar o sinal atenuado
de corrente do sensor Hall LA25NP, com ganho 1:1000, em uma tenso
proporcional ao resistor R
ps3A
. Desta forma, a tenso no terminal 3 do amplificador
operacional U7A passa a ser 0,15i
LccA
V. O amplificador operacional U7A um
buffer de tenso, o qual permite isolar um estgio de alta impedncia de sada e
conect-lo a uma carga de baixa impedncia de entrada. Assim, a medida no
afetada pela impedncia do circuito de controle.
No ponto N1A, tem-se o sinal de entrada do filtro passa-altos de segunda
ordem (Butterworth). A tenso i
LccpA
ser utilizada como o sinal de entrada do
circuito de proteo de sobrecorrente definido posteriormente.

iLccA
.

141
O filtro passa-altos Butterworth de segunda ordem, com ganho unitrio,
utilizado com o fim de obter o sinal de erro
iLccA
[18]. Este possui uma freqncia
de corte definida em 1,2 kHz. Os parmetros eltricos do filtro so:
C
1FCA
= C
2FCA
= 8,2 nF, R
1FCA
=12 k, R
2FCA
= R
3FCA
=22 k. Logo a magnitude de
tenso no ponto N2A 0,15
iLccA
V. At este ponto o valor de S
5
igual a 0,15 V
motivo pelo qual ser necessrio multiplicar este valor por 2,15 para conseguir
que S
5
seja igual 0,322 V/A (valor especificado por projeto). O ganho de 2,15 ser
inserido no circuito somador, dimensionado posteriormente.
6.4.1.2. Obteno do erro da tenso V
C1A

O circuito eltrico ilustrado na Fig. 6.4 mostra a forma de obter
VC1A
. A
tenso V
C1A
atenuada na placa de potncia, atravs do resistor R62 = 330 k
(ver Fig. 6.2). O potencimetro R
d2A
= 10 k, conectado em srie a R62
ajustado em 9,85 k, de maneira a fixar no terminal 12 do amplificador
operacional U7D uma tenso igual a 0,029V
C1A
V. O buffer seguidor de tenso
leva uma imagem desta tenso ao ponto N3A, como mostra a Fig. 6.4.
No ponto N3A, o sinal de tenso filtrado, atravs de um filtro passa-altos
de segunda ordem de ganho unitrio de forma que obtenha o sinal de erro da
tenso V
C1A
no ponto N4A. Os parmetros eltricos utilizados na construo do
filtro so: freqncia de corte 0,9 kHz, C
1FVA
= C
2FVA
= 12 nF, R
1FVA
=12 k,
R
2FVA
= R
3FVA
=22 k.

Fig. 6.4. Circuito eltrico para obter
VC1A
.

142
Assim, a tenso no ponto N4A passa a ser 0,029
VC1A
V. Portanto, no
preciso alterar sua magnitude no circuito somador da Fig. 6.7, uma vez que a
constante S
4
corresponde a 0,029 V/V.
6.4.1.3. Obteno do erro da corrente i
LcaA

A Fig. 6.5 exibe o circuito eltrico utilizado para obter
iLcaA
. O sinal i
LcaAm

representa a magnitude de corrente i
LcaA
atenuada por meio do sensor Hall
LA25NP com um ganho de 5:1000. Esta corrente circula pelo resistor R
ps1A1
de
200 , o qual provoca uma queda de tenso igual a 1i
LcaA
V. O buffer leva esta
tenso para o ponto N6A, isolando o sensor do circuito de controle.
O sinal V
caAm
uma imagem da tenso de entrada da fase A, a qual
atenuada por meio de um transformador trifsico conectado em delta. Esta
filtrada por meio de um filtro passa baixos de primeira ordem, ilustrado na Fig. 6.6.
R
potA1
um potencimetro, que permite incrementar o valor da tenso de
referncia at a magnitude nominal da corrente desejada, o valor de R
potA1
de
1 k.
O circuito do amplificador operacional U8D um subtrator, que permite
adicionar tenso de referncia, um sinal contnuo, tanto positivo ou negativo.
Desta forma, possvel compensar o valor mdio da corrente i
LcaA
que gerado
pelo circuito. Os valores de resistncia do somador devem ser todos iguais;
utiliza-se R
sA5
= R
sA6
= R
sA7
= R
sA8
= 12 k. Para gerar o sinal contnuo, so
utilizados R
refA1
= R
refA2
= 10 k e R
potA2
= 10 k.
Portanto, no ponto N5A aparece uma tenso de referncia igual
magnitude e formato da corrente desejada no lado CA. Adicionalmente, esta
tenso possui um sinal contnuo oposto tenso do ponto N6A. Assim, por meio
do subtrator U8B, possvel eliminar a componente contnua da corrente que
possa circular pelos indutores L
caA
e L
caB
.
O circuito subtrator do amplificador operacional U8B permite obter o erro da
i
LcaA
, atravs da subtrao do sinal medido e o sinal de referncia da
corrente i
LcaA
.
Os resistores do circuito subtrator U8B devem ser todos iguais,
escolhemdo-se R
sA1
= R
sA2
= R
sA3
= R
sA4
= 3,9 k. Como resultado no ponto N7A

143
obtida a tenso 1
iLcaA
V. Tendo em vista que S
3
= 1,5 V/A, preciso inserir um
ganho de 1,5 no circuito somador da Fig. 6.7.

Fig. 6.5. Circuito eletrnico para obter
iLcaA
.

Fig. 6.6. Circuito eletrnico que permite obter os sinais de tenso de referncia das
correntes das fases A e B e tenso de referncia da fase C.

144
6.4.1.4. Somador compensador e comparador com histerese
da fase A
A Fig. 6.7 mostra o circuito somador, que utilizado visando construir a
superfcie de deslizamento. Na mesma figura, representado o comparador com
histerese (amplificador operacional U9), que usado para limitar a freqncia de
comutao, de forma que o conversor fique operando dentro de uma faixa de
histerese, previamente estabelecida. Esta restrio na freqncia de comutao
est diretamente relacionada com a freqncia de comutao mxima dos
semicondutores utilizados.

Fig. 6.7. Circuito somador e comparador com histerese no inversor, da fase A.
A equao (6.24) permite calcular o valor da tenso obtida no ponto N23A,
por meio do circuito somador. Os valores de resistncia utilizados so:
R
S5A1
= 2,2 k, R
S5A2
= 2,5 k, R
S4A1
= 1,8 k, R
S4A2
= 10 k, R
S3A1
= 3,3 k,
R
S3A2
= 3,3 k e R
SA
= 10 k. A tenso do ponto N23A representa a superfcie de
deslizamento da fase A, a qual define a operao do circuito desta fase.
SA SA SA
N23A N2A N4A N7A
S5A1 S5A2 S4A1 S4A2 S3A1 S3A2
R R R
V V V V
R R R R R R

= + +

+ + +

(6.24)
O comparador com histerese no-inversor implementado utilizando o
amplificador operacional U9 (LM311), o qual deve operar com uma tenso de
histerese de 2,15 V. Os valores de resistores utilizados so R
ch1A
= R
ch2A
= 3,9 k,
R
ch1A1
= R
ch2A1
= 1,2 k e R
ch3A
= R
ch3A1
= 33 k. O LM311 um CI de coletor
aberto, portanto preciso aplicar uma tenso de +15 V na sada (terminal 7) com
N2A
N4A
R
S5A1
R
S5A2
R
pS1A
R
S4A1
R
S4A2
R
S3A1
R
S3A2
N7A
R
ch2A
R
ch2A1
R
ch1A
R
ch1A1
R
ch3A
R
ch3A1
R19
+15V
iLcaA
0,029
vc1A
0,15
iLccA
R
SA
-
+
U8C
9
10
8
+
-
U9
2
3
7
-(0,322
iLccA
+0,029
vc1A
+1,5
iLcaA
)
N24A
N23A

145
uma resistncia em srie de 1,8 k (R19) com o fim de limitar a corrente da fonte.
A sada no ponto N24A um sinal quadrado de amplitude de -15 V a +15 V.
6.4.1.5. Circuito de tempo morto e sinal complementar da fase A
O circuito da Fig. 6.8 utilizado para gerar um tempo morto na subida do
sinal de comando, alm de permitir gerar o sinal complementar que alimentar o
driver SKHI 20opA.
No ponto N24A tem-se o sinal do comando gerado pelo comparador com
histerese com configurao no inversora. Dado que os inversores Schmitt
Trigger utilizados s aceitam tenses positivas, necessrio o uso do diodo
Drc1A, o qual recorta o sinal negativo. Desta forma o sinal de comando fica entre
0 e +15 V. O valor escolhido para R
rC1A
de 2,7 k.
A operao do circuito foi detalhada anteriormente no prottipo monofsico.
Basicamente, os inversores permitem adicionar um tempo morto no sinal de
subida e gerar o sinal complementar. Os Inversores U1A, U1B, U1C, U1D e U1E
so parte do CI MC14584B. Os parmetros escolhidos para o circuito de tempo
morto so: R
tm1A
= R
tm2A
= 5,6 k e C
tm1A
= C
tm2A
= 100 pF.
Os amplificadores operacionais U2A e U2B so portas E do CI CD4081B
as quais so ativadas ou desativadas pelo sinal de comando ou pelo circuito de
proteo da corrente i
LccA
. A sada do circuito de proteo da corrente i
LccA
o
ponto N25A, o qual ser detalhado posteriormente. O valor definido para o
resistor R23 de 1 K, sendo utilizado com o objetivo de limitar a corrente da
fonte de +15 V.
Os sinais de gatilho QTA e QBA alimentam o driver SKHI 20opA da
Semikron, o qual permite gerar os sinais de gatilho para os interruptores
(IGBT IRGP50B60PD1).

146

Fig. 6.8. Circuito do sinal de tempo morto e do sinal de comando complementar.
6.4.1.6. Circuito de proteo para a corrente i
LccA

A Fig. 6.9 mostra o circuito de proteo contra sobrecorrentes no indutor
L
ccA
, o qual tem a funo de evitar as elevadas intensidades de correntes na
partida do circuito. Este opera comparando o valor de pico da corrente i
LccA
,
registrado pelo sensor LA25NP no ponto N1A, por meio da varivel i
LccpA
, com
uma magnitude de tenso previamente estabelecida, a qual equivalente
corrente mxima permitida atravs do indutor.
O sinal i
LccpA
aplicado na entrada do circuito retificador da Fig. 6.9 e
comparado com um valor de referncia previamente estabelecido. Por meio do
amplificador operacional U4 (comparador com histerese), gera-se um sinal alto
quando a corrente i
LccA
excede a mxima corrente permitida no indutor L
ccA
. Neste
instante, aplicado um pulso na base do transistor Tpc1A, desabilitando o
comando.
O valor mximo da corrente i
LccA
esperado de 16,7 A. Portanto, a tenso
de referncia calibrada em 3,5 V, a qual equivalente a uma corrente de
23,3 A. Agora os parmetros do comparador com histerese so ajustados para
gerar um pulso alto quando a corrente exceder o valor de 23,7 A (ou 3,55 V no
circuito de proteo) e gerar um pulso baixo quando a corrente for inferior a
22,2 A (ou 3,33 V).

147

Fig. 6.9. Circuito de proteo de sobrecorrentes atravs L
ccA
.
Os valores escolhidos para os resistores do circuito retificador so:
R
pc5A
= R
pc7A
= 34 k e R
pc8A
= 68 k. O circuito comparador com histerese
ajustado por meio das seguintes resistncias: R
pc3A
= R
pc4A
= 1 k e
R
pc9A
= 82 k. O resistor R
pc10A
utilizado para controlar a corrente de base do
transistor; o valor dele 1 k.
A fim de visualizar quando se opera o circuito de proteo de
sobrecorrentes, inserido um diodo Led em paralelo com o ponto N25A.
6 6. .4 4. .2 2. . F Fa as se e C C
O controle da fase C encarregado de manter no capacitor C
1C
uma
tenso de referncia senoidal sobreposta a uma componente contnua, a qual
refletida nos capacitores C
1A
e C
1B
. A superfcie de deslizamento, que define o
controle desta fase, s possui duas variveis de controle,
iLccC
e
VC1C
(ver
equao (6.12)). O parmetro regente
VC1C
, motivo pelo qual seu erro ser
calculado, atravs da diferena de um sinal medido e um sinal de referncia. O
erro de i
LccC
calculado, por meio de um filtro passa-altos de primeira ordem, uma
vez que se trata de uma varivel secundria. O circuito eltrico de potncia e as
variveis utilizadas no controle da fase C so apresentados na Fig. 6.10
Rpc1A=560
Dpc1A
Rpc3A
Rpc4A
Rpc9A
R20
+15V
Rpc10A
Tpc1A
BC338
+15V
Rpc5A
Dpc2A Rpc7A
i
LccpA
Rpc8A
D40
R51
N25A
-
+
U4
2
3
7
-
+
U3A
2
3
1
-
+
U3D
13
12
14

148

Fig. 6.10. Circuito eltrico de potncia utilizado na fase C
A seguir, detalhada a forma de obter os sinais dos erros para a
implementao da superfcie de deslizamento, alm de se apresentar os circuitos
que permitem gerar o tempo morto e os sinais de comando com a finalidade de
efetuar o controle do circuito da fase C.
6 6. .5 5. . O OB BT TE EN N O O D DO O E ER RR RO O D DA A C CO OR RR RE EN NT TE E i i
L Lc cc cC C

A Fig. 6.11 mostra a forma de obter o erro da corrente i
LccC
. O resistor
R
ps3C
= 150 permite converter o sinal de corrente do sensor Hall LA25NP, com
ganho 1:1000, em uma tenso proporcional ao resistor R
ps3A
. Como resultado, a
tenso no ponto N1C 0,15i
LccC
V. Este sinal aplicado na entrada do filtro
passa-altos de primeira ordem, o qual sintonizado numa freqncia de corte de
232 Hz.

Fig. 6.11. Circuito eltrico para obter o sinal
iLccC
.
Os parmetros eltricos utilizados no filtro passa-altos de primeira ordem
so: C
1FCC
= 56 nF, R
1FCC
=10 k, R
3FCC
=4,7 k e R
2FCC
=4,7 k.

149
Portanto, a magnitude de tenso encontrada no ponto N2C de
0,073
iLccC
V, motivo pelo qual no ser necessrio ajustar a constante que
multiplica
iLccC
, uma vez que S
2
= 0,073 V/A.
6 6. .5 5. .1 1. . O Ob bt te en n o o d do o e er rr ro o d da a t te en ns s o o V V
C C1 1C C

O mtodo utilizado que visa obter o erro da tenso no capacitor C
1C
mais
elaborado, j que necessrio gerar um sinal alternado com um nvel contnuo. A
Fig. 6.12 ilustra a forma de obter o sinal do erro da tenso no capacitor C
1C
.
O sinal V
cp1C
corresponde tenso atenuada no capacitor C
1C
, por meio do
resistor R64 = 330 k (ver Fig. 6.10) e o potencimetro R
d2C
= 10 k, o qual
permite fixar a tenso de entrada no terminal 12 do amplificador operacional U1D
em 10 V de pico. O amplificador operacional U1D utilizado como buffer de
tenso para evitar alteraes no sinal causadas pela impedncia do circuito de
controle.
O sinal V
caCm
obtido do circuito desenhado na Fig. 6.6 e ajustado, atravs
do potencimetro R
potC1
de 1 k, fixado numa tenso de 3,19 V de pico. Esta
magnitude corresponde atenuao da tenso da componente alternada de V
C1C

(V
cap
= 110 V) em 0,029 vezes (valor de S
1
).
O circuito inferior da Fig. 6.12, o qual alimentado por uma fonte de 15 V,
permite ajustar a tenso contnua em 6,815 V, atravs do potencimetro
R
rc2C
= 1 k. Este valor calculado como a tenso contnua do capacitor C
1C
,
igual a 235 V, multiplicada pela constante S
1
.
A tenso de referncia do ponto N5C subtrada ao sinal do ponto N3C
atravs do subtrator U1C, gerando no ponto N4C o sinal de erro com valor igual a
0,029
vc1C
V. Os valores de resistores utilizados nos amplificadores operacionais
U1C e U2A so R
sC1
= R
sC2
= ... =R
sC8
= 3,9 k.

150

VC1A
.
6.5.1.1. Somador compensador e comparador com histerese
da fase C
O circuito responsvel por gerar o sinal de comando para os interruptores
da fase C apresentado na Fig. 6.13 na qual se ilustram o circuito somador, que
permite implementar a superfcie de deslizamento da fase C e um circuito
comparador inversor com histerese que gera os pulsos de comando.
Devido s constantes de deslizamento S
1
e S
2
encontrarem-se em seus
valores definidos por projeto, s preciso subtrair os sinais do ponto N4C e N2C
para obter a superfcie de deslizamento que representa o comportamento do
conversor da fase C. Assim o resultado no ponto N23C uma tenso igual a
(0,073
iLccC
+0,029
vc1C
) V.
Inicialmente, os erros foram definidos como negativos, de forma que
preciso utilizar um circuito comparador inversor com histerese, com o fim de obter
o sinal de comando. Nesta fase, a faixa de histerese definida em 0,51 V.
Visando conseguir esta magnitude, os valores de resistncia utilizados so:
R
ch1C
= R
ch2C
= 1 k, R
ch1C1
= R
ch2C1
= 0,1 k e R
ch3C
= R
ch3C1
= 33 k.

151

Fig. 6.13.Circuito somador e comparador inversor com histerese da fase C.
Os valores de resistncia utilizados no circuito somador U2C devem ser
todos iguais, e tambm so definidos como, R
sC9
= R
sC10
= R
sC11
= R
sC12
= 3,9 k.
O amplificador operacional utilizado para implementar o comparador
inversor com histerese o CI LM311 de coletor aberto, razo pela qual
necessrio aplicar uma tenso na sada (terminal 7). Para este caso, aplicada
uma tenso de +15 V, j disponvel no circuito. Uma resistncia de 1,8 k,
definida como R27, inserida em srie com a fonte de +15 V com o objetivo de
limitar a corrente.
Na fase C, utilizado o mesmo circuito que gera o tempo morto e o sinal
complementar, os quais so detalhados na fase A, item 6.4.1.5. Da mesma forma
implementada uma proteo de sobrecorrente para I
LccC
, idntica empregada
na fase A, item 6.4.1.6.
6 6. .6 6. . P PA AR RT TI ID DA A D DO O C CO ON NV VE ER RS SO OR R T TR RI IF F S SI IC CO O
Ao ligar o prottipo trifsico, devem-se seguir algumas recomendaes, de
maneira que evite danificar os componentes do circuito. Estas so detalhadas a
seguir:
1. No primeiro passo deve-se alimentar o circuito de controle;
2. Com o circuito de controle energizado, verifica-se que os sinais das
tenses de referncia se encontram em seus valores especificados
por projeto;
3. Posteriormente alimentado o lado CC, por meio de uma fonte
eletrnica controlada, fixando sua tenso em 75 V;

152
4. Lembre-se que existem trs chaves manuais nas placas de controle,
as quais permitem inibir ou habilitar o comando. Estas so definidas
como Ch1A, Ch1B e Ch1C. Visualiza-se na Fig. 6.9 a chave Ch1A.
Quando as chaves se encontram fechadas, os pontos N25A, N25B
e N25C esto aterrados. Portanto, os pulsos de comandos esto
inibidos nas trs fases. Inicialmente, habilita-se o comando da fase
C. Assim, o conversor da fase C impe no capacitor C
1C
uma tenso
contnua de 235 V, a qual fixada nos capacitores C
1A
e C
1B
;
5. A seguir, so habilitados os comandos das fases A e B
simultaneamente. Neste instante, o conversor se encontra operando
em vazio;
6. Incrementa-se gradualmente a tenso alternada de cada linha, por
meio de um autotransformador de 0-380 V, ligado em srie com um
transformador trifsico conectado em estrela, como mostra a
Fig. 6.14;
7. Finalmente, incrementam-se gradualmente as referncias das
correntes i
LcaA
e i
LcaB
at atingir seu valor nominal especificado por
projeto.
Se o conversor operar como inversor elevador trifsico, preciso inverter
os sinais de referncia das correntes das fases A e B. De igual forma,
necessrio conectar cargas trifsicas no secundrio do transformador no caso de
a fonte de alimentao ser unidirecional.

Fig. 6.14. Circuito eltrico para alimentar o retificador abaixador trifsico.
3
8
0

V
3
8
0

V
1
3
5

V

153
6 6. .6 6. .1 1. . R Re es su ul lt ta ad do os s e ex xp pe er ri im me en nt ta ai is s
construdo um prottipo trifsico de acordo com as especificaes
detalhadas neste captulo. Os resultados do prottipo, operando como retificador
abaixador trifsico e como inversor elevador trifsico, so ilustrados em forma
grfica nos itens 6.6.1.1 e 6.6.1.2, respectivamente. Desta maneira, possvel ter
uma comprovao real do princpio de operao do conversor operando em
regime permanente, alm de perceber alguns fenmenos que dificilmente podem
ser visualizados na simulao devido no linearidade dos componentes
eltricos utilizados.
O prottipo trifsico projetado com o fim de operar com uma potncia
nominal de 600 W. Devido a problemas de rudos irradiados, so provocadas
deformaes no sinal de referncia e alteraes nos sinais dos erros, os quais
definem a superfcie de deslizamento. Por isso, s foi possvel operar com a
metade da potncia nominal. Apesar de trabalhar s com a metade da potncia
nominal, o controle por regime de deslizamento permite impor o formato da
corrente em nveis baixos de potncia, ao contrrio do controle clssico, no qual
preciso levar a operao do conversor a um ponto de operao previamente
estabelecido. Desta forma, possvel conseguir resultados aceitveis, com nveis
de potncia inferior ao nominal.
Lembre-se que, ao mudar a operao do conversor, os parmetros
eltricos do circuito de potncia e de controle no foram modificados, s foi
alterado o sentido das referncias das correntes i
LcaA
e i
LcaB
.
6.6.1.1. Operao como retificador
Ajusta-se o sentido das correntes i
LcaA
e i
LcaB
, para que o prottipo opere
como retificador abaixador. Para comprovar os resultados grficos obtidos na
teoria e simulao, foram registradas as curvas mais relevantes, as quais
permitem ilustrar a operao do conversor.
A Fig. 6.15 apresenta as freqncias de comutao das correntes i
LccA
, i
LccB

e i
LccC
em 0, 90, 180 e 270.
A Tabela 6.1 apresenta de forma detalhada os valores de freqncia nos
cruzamentos por zero e nos picos positivo e negativo das correntes CC. Pode-se
observar que as freqncias de comutao so bastante inferiores aos valores

154
especificados no projeto. Justifica-se esta diminuio pelas razes seguintes:
utilizao do circuito que gera o comando complementar e tempo morto, o qual
provoca um retardo nos pulsos de comando e a atenuao dos sinais medidos
atravs dos sensores de efeito Hall. Outro circuito que diminui a freqncia de
comutao o comparador com histerese da fase C. Na implementao deste
comparador, foi incrementada sua banda de histerese, o que provocou uma
queda na freqncia de comutao.
A Fig. 6.16 ilustra o formato das tenses dos interruptores SW1 e SW2, da
fase A. Observa-se que os interruptores comutam em forma complementar, a qual
comprova a operao do circuito da Fig. 6.8. S se apresentam a forma de onda
das tenses da fase A. As tenses das fases B e C encontram-se defasadas em
120 e 240 e possuem o mesmo formato.
(a) (b)
(c) (d)
LccA
, i
LccB
e i
LccC
em diversos ngulos de forma
que se consiga a freqncia de comutao. a) em 0, b) 90, c) 180 e d) 270. Escalas
1 V/div., 40 s/div.

155
Tabela 6.1. Freqncias de comutao das correntes i
LccA
, i
LccB
e i
LccC
.

Freqncia
Corrente
Vazio 0 (kHz) 90 (kHz) 180 (kHz) 270 (kHz)
i
LccA
20,83 21,55 17,86 24,04 18,66
i
LccB
21,19 19,53 15,06 25 20,49
i
LccC
15,43 15,43 18,38 12,89 13,16

(a)

(b)

(c)

(d)

Fig. 6.16. Formas de onda das tenses nos interruptores SW1 e SW2, da fase A, em
diversos ngulos, de modo que se mea a freqncia de comutao. a) em 0, b) 90, c)
180 e d) 270. Escalas 100 V/div., 40 s/div.

156
Na Fig. 6.17, ilustra-se o tempo morto na subida e descida das tenses nos
interruptores. Este valor alcana a 100 ns na subida e 40 ns na descida,
considerando-se como referncia a curva inferior da figura. Este tempo morto
necessrio para evitar curtocircuito de brao nos semicondutores utilizados.

(a)

(b)
Fig. 6.17. Formas de onda do tempo morto. a) Escalas 100 V/div., 200 ns/div., b) Escalas
100 V/div., 100 ns/div.
A Fig. 6.18 mostra as correntes que circulam pelos indutores L
ccA
, L
ccB
e
L
ccC
. Este registro foi adquirido atravs de uma ponteira de corrente, ajustada em
100 mV/1A. O valor da corrente mdia 1,3 A. A corrente mxima, no pico
negativo, atinge os 20 A. Esta magnitude bastante elevada devido ondulao
mxima de corrente, a qual alcana os 10 A, na fase C e 8 A nas fases A e B.

LccA
, i
LccB
e i
LccC
, na operao como retificador
abaixador trifsico. Escalas 2 V/div., 10 ms/div.

157
Na Fig. 6.19, possvel visualizar o formato das tenses nos capacitores
C
1A
, C
1B
e C
1C
. Estas tenses so compostas por um sinal senoidal, com um pico
de 110 V sobreposto a um sinal contnuo de 235 V.

1A
, C
1B
e C
1C
na operao como
retificador abaixador trifsico. Escalas 100 V/div., 4 ms/div.
As correntes i
LcaA
, i
LcaB
e i
LcaC
so apresentadas na Fig. 6.20. Nesta, pode-
se observar a baixa taxa de distoro harmnica e o formato senoidal das
correntes de entrada. Desta forma, comprova-se o primeiro objetivo deste
conversor, o qual corrigir as correntes de entrada.
A operao como retificador abaixador trifsico confirmada por meio da
Fig. 6.21, em que a corrente fica em oposio tenso, como especificada no
projeto. A Fig. 6.21 mostra que o fator de deslocamento est prximo de 1, o que
ratifica o outro objetivo deste conversor, que obter um fator de potncia perto da
unidade.
De acordo com as curvas apresentadas, possvel confirmar a apropriada
operao do conversor operando como retificador abaixador trifsico.

158

Fig. 6.20. Formas de onda das correntes de entrada CA, na operao como retificador
abaixador trifsico. Escalas 1 A/div., 10 ms/div.

Fig. 6.21. Tenso e corrente na fase A, operando como retificador abaixador trifsico.
Escalas 50 V/div., 2 A/div., 10 ms/div.
6.6.1.2. Operao como inversor
Ao se inverter o fluxo de potncia, atravs da modificao dos sinais das
correntes de referncia i
LcaA
, i
LcaB
e i
LcaC
, o conversor trifsico passa a operar como
inversor elevador trifsico. So registradas as curvas similares apresentadas no
item anterior, para verificar a operao como inversor elevador trifsico.
A Fig. 6.22 ilustra em detalhe as comutaes, nos ngulos mais relevantes,
das correntes i
LccA
, i
LccB
e i
LccC
, especificando as freqncias na pasagem por zero
A B C
V
caA

i
LcaA

159
e nos picos positivo e negativo das correntes CC. Estes valores so apresentados
na Tabela 6.2. Retira-se a coluna da freqncia em vazio, uma vez que a
mesma apresentada na Tabela 6.1, esta varivel com o tempo, mas
independente da operao do conversor. A tenso nos interruptores SW1 e SW2,
da fase A, exibida na Fig. 6.23.
As correntes que circulam pelos indutores CC so apresentadas na
Fig. 6.24. De igual forma operao como retificador, a ponteira de corrente
ajustada em 100 mV/1A. O valor mdio das correntes nos indutores 1,2 A,
aproximadamente. O valor mximo das correntes nas fases A e B de 18 A, com
uma ondulao mxima de 8 A. Na fase C, o valor mximo da corrente alcana
uma magnitude de 20 A, com uma ondulao mxima de 10 A.
(a) (b)
(c) (d)
LccA
, i
LccB
e i
LccC
na operao como inversor
elevador trifsico, em diversos ngulos para medir a freqncia de comutao. a) em 0,
escala 50 s/div., b) 90, escala 100 s/div., c) 180, escala 100 s/div. e d) 270, escala
50 s/div.. Escalas 2 V/div.

160
Tabela 6.2. Freqncias em distintos ngulos de comutao das correntes i
LccA
, i
LccB
e
i
LccC

Freqncia
Corrente
0 (kHz) 90 (kHz) 180 (kHz) 270 (kHz)
i
LccA
16,39 20 21,74 20
i
LccB
21,74 21,28 21,74 18,52
i
LccC
15,15 10,64 14,29 13,7

(a)

(b)

(c)

(d)
Fig. 6.23. Formas de onda das tenses em SW1 e SW2, da fase A na operao como
inversor elevador trifsico. a) em 0, b) 90, c) 180 e d) 270. Escalas 200 V/div.,
40 s/div.

161

LccA
, i
LccB
e i
LccC
, na operao como inversor
elevador trifsico. Escala 2 V/div., 10 ms/div.
A Fig. 6.25 mostra as tenses nos capacitores C
1A
, C
1B
e C
1C
. De forma
anloga ao que ocorre na operao como retificador, esta tenso composta por
um sinal senoidal, com um pico de tenso de 110 V mais um sinal contnuo de
235 V.
As correntes i
LcaA
, i
LcaB
e i
LcaC
so apresentadas na Fig. 6.26. Seu formato
senoidal, o que denota uma baixa THD, podendo-se afirmar, desta forma, que o
conversor pode operar como inversor elevador trifsico, bastando inverter-se o
sentido de suas correntes de referncia.

1A
, C
1B
e C
1C
na operao como
inversor elevador trifsico. Escalas 100 V/div., 10 ms/div.

162

Fig. 6.26. Formas de onda das correntes de entrada CA, na operao como inversor
elevador trifsico. Escalas 1 A/div., 10 ms/div.
A Fig. 6.27 apresenta as formas de onda de tenso e corrente na fase A,
visualizando-se o deslocamento da tenso e corrente, nesta fase. Atravs da
figura, pode-se apreciar que o fator de deslocamento est prximo a unidade, o
que confirma que o conversor consegue corrigir o fator de potncia, operando
como inversor elevador trifsico.

Fig. 6.27. Tenso e corrente na fase A, na operao como inversor. Escalas 50 V/div.,
2 A/div., 10 ms/div.
V
caA

i
LcaA

163
6 6. .6 6. .2 2. . D De es se em mp pe en nh ho o d do o p pr ro ot t t ti ip po o
So apresentadas, neste ponto, as curvas da taxa de distoro harmnica
da corrente de entrada CA, em funo da potncia transferida, como mostra a
Fig. 6.28, para a operao como retificador abaixador e inversor elevador trifsico.
O fator de potncia, em funo da potncia transferida, exibido na
Fig. 6.29, o qual apresenta um valor bastante elevado a partir de uma potncia
em torno de 20% da potncia transferida e chegando a um valor quase unitrio na
metade da potncia nominal por fase. A Fig. 6.30 apresenta uma fotografia do
prottipo trifsico implementado no Instituto de Eletrnica de Potncia da UFSC.

Fig. 6.28. Curvas de THD
iLcaA
em funo da potncia na carga, na operao como
retificador e inversor.

Fig. 6.29. Curvas de Fator de potncia em funo da potncia na carga, da fase A, na
operao como retificador e inversor.
40 50 60 70 80 90 100
2
4
6
8
10
12
14
16
%

T
H
D
i
L
c
a
A
Potncia (W)
Retificador
Inversor
40 50 60 70 80 90 100
0,960
0,965
0,970
0,975
0,980
0,985
0,990
0,995
1,000
F
a
t
o
r

d
e

P
o
t
n
c
i
a
Potncia (W)
Inversor
Retificador

164

Fig. 6.30. Fotografia do prottipo trifsico implementado.
O projeto do conversor trifsico, operando com clulas de comutao
tradicionais, o qual implementado no Instituto de Eletrnica de Potncia, fornece
informao essencial que permite comprovar as expresses matemticas e
simulaes numricas apresentadas nos captulos anteriores. Apesar de no
conseguir operar em potncia nominal, foi possvel visualizar que o conversor
operando como retificador abaixador e inversor elevador conseguem obter um
fator de potncia perto da unidade e uma baixa THD nas correntes de entrada.
Dentro das vantagens mais relevantes apresentadas por este conversor
esto: a utilizao de clulas de comutao tradicionais, operao em forma
bidirecional, permitindo obter tenses menores, iguais ou maiores na sada do
conversor e fcil implementao prtica, j que no necessrio montar
complexos sistemas de controle.
No caso das desvantagens, podem-se mencionar: a necessidade de
empregar elementos que permitam diminuir os rudos no circuito de controle, tais
como filtros e capacitores na sada dos amplificadores operacionais, a

165
necessidade de fazer um ajuste preciso nos circuitos que geram as constantes de
deslizamento e evitar circuitos que possam inserir algum atraso nos sinais de
controle.
A utilizao de filtros passa-altos para gerar o sinal de erro um ponto
importante a destacar, dado que esta tcnica permite obter uma aproximao
bastante aceitvel dos sinais de erro, mas tambm apresenta o fato de ter que
utilizar circuitos de proteo que evitem os picos de correntes na partida no
conversor, alm de especificar corretamente a freqncia de corte dos filtros.
Lembre-se que s se requer filtrar as baixas freqncias sem atenuar em demasia
as altas freqncias, as quais representam os erros utilizados no controle.
Os sensores Hall utilizados na medio dos sinais das correntes devem ser
especificados de acordo com as magnitudes de correntes que circulam pelo
circuito. Desta forma, evita-se que os sinais de tenso sejam muito baixas,
podendo modificar a magnitude real dos erros. Assim preciso incrementar, na
bancada, a constante que acompanha os erros das correntes CC, compensando
desta maneira o sinal atenuado na sada dos filtros passa-altos.
A operao do conversor operando como retificador e como inversor foi
notvel, considerando o fato de que s se conseguiu trabalhar com 50% da
potncia nominal especificada no projeto. As incidncias de rudos nos sinais de
comando e nos sinais de referncia dificultam o aumento dos nveis de potncia
processada pelo conversor. De igual forma, ao intentar registrar os sinais de erro,
para verificar as possveis alteraes a serem feitas, as ponteiras de tenso
introduziam rudos, os quais terminavam por acionar as protees de
sobrecorrentes do conversor.
Como mencionado nos captulos anteriores, possvel utilizar indutores de
ferro silcio nos indutores CC, dado que sua corrente composta por uma
componente de baixa freqncia e outra de alta freqncia, mas o projeto deve
considerar a ondulao de alta freqncia especificada, uma vez que pode
provocar perdas excessivas no ncleo, o que pode tornar invivel sua utilizao.
importante mencionar que muitos dos problemas apresentados na
construo e implementao do prottipo podem ser solucionados com disenhos
de layout mais elaborados, de forma de evitar rudos, os que distorcionan os
sinais de referncia. Ao mesmo tempo o emprego de amplificadores operacionais

166
que apresentem uma resposta mais rpida. O projeto dos indutores de ferrite e
ao silcio tambm podem ser otimizados para conseguir menores ondulaes e
perdas no circuito.
Para a construo de um novo prottipo em um trabalho posterior, podem-
se evitar muitos dos problemas de referncias, ao implementar o controle, por
meio de um sistema de controle digital. Assim, os sinais de referncias so
gerados digitalmente evitando deformaes e picos de tenso, que provocam
desequilbrios na operao do conversor. Os sinais de erros podem ser gerados,
atravs da comparao com uma referncia. Assim, evita-se a utilizao de filtros
passa-altos, para gerar os erros. De igual forma possvel gerar o sinal
complementar, com tempo morto, para accionar os driver o permitir diminuir o
atraso do sinal resultando em uma freqncia de comutao mais elevada e
menores ondulaes nas correntes que circulam pelos indutores CC. O registro e
visualizao de todos os sinais outra vantagem ao utilizar o controle digital,
tendo em vista que possvel visualizar os sinais de erro, sem a necessidade de
introduzir nenhuma ponteira de tenso no circuito.

167
CONCLUSO GERAL
O objetivo principal deste trabalho foi apresentar a anlise matemtica e o
projeto de implementao de um retificador abaixador monofsico e sua verso
trifsica, os quais empregam clulas de comutao tradicionais, alm de
conseguir conciliar num mesmo equipamento diversas caractersticas entre as
quais esto: bidirecionalidade de tenso e corrente, corrente de sada com baixo
contedo harmnico, capacidade elevadora e abaixadora de tenso e
atendimento s normas IEC/EMC 61000 [3], [4] e IEEE-519 [5] com respeito
mxima distoro harmnica da corrente de sada.
Dois prottipos foram construdos no Instituto de Eletrnica de Potncia da
UFSC, a fim de verificar a operao do retificador abaixador monofsico e o
retificador abaixador trifsico proposto por Colling. A primeira estrutura trifsica,
apresentada no captulo 5, somente foi analisada em forma terica e via
simulao numrica, dado que a topologia de Colling apresentara mais
vantagens, tais como: menor uso de variveis de controle, menor utilizao de
componentes e operao em forma isolada.
O regime de deslizamento foi utilizado como mtodo de controle dos
conversores, dado que demonstra ser bastante robusto, de fcil implementao e
insensvel a pequenas variaes de parmetros eltricos. Uns dos pontos
desfavorveis dessa tcnica a eleio dos coeficientes associados aos erros na
definio da superfcie de deslizamento, os quais devem ser ajustados por meio
da simulao, apesar de que so estabelecidos limites tericos entre os quais
devem enquadrar-se. Outro problema destacado na bibliografia se refere
existncia de chattering, dado que as estruturas em eletrnica de potncia so de
estrutura varivel, esse aspecto no considerado como uma desvantagem
seno como uma caracterstica do sistema.
De entre os aportes mais destacados neste trabalho podem-se mencionar,
a introduo de uma topologia monofsica e sua verso trifsica, alm de
descrever a anlise terica e de simulao das estruturas propostas, bem como
de outras estruturas propostas pelos autores [9] e [8].

168
Com respeito ao trabalho de experimentao foi implementada a topologia
da Fig. 1.4, com seu respectivo estudo experimental operando como inversor e
retificador. De igual forma, a topologia trifsica proposta por Colling [9] e [8] a qual
foi proposta, sem a construo de um prottipo, em sua tese de doutorado [9], foi
implementada, por meio de um prottipo trifsico, realizando o estudo
experimental operando como inversor e retificador.
O incio do trabalho fez uma reviso de todas as estruturas, com carga
diferencial, elaboradas no Instituto de Eletrnica de Potncia da UFSC, a fim de
visualizar as topologias e formas de controle estabelecidas anteriormente.
possvel observar que o inversor Boost proposto por Cceres e Barbi foi uma das
primeiras estruturas a ligar a carga em forma diferencial, alm de propor outras
estruturas utilizando o mesmo mtodo. Ramn Cceres introduziu os
fundamentos essenciais para abordar este tipo de conversores. Na dissertao de
Eduardo Romaneli, foi detalhada a anlise e implementao da verso trifsica da
topologia apresentada por Cceres. Posteriormente, Colling e Barbi sugeriram a
operao do conversor como retificador com corrente controlada, o qual serviu
como base para a elaborao deste trabalho
No captulo 3 apresentado o novo retificador abaixador monofsico o qual
emprega uma clula de comutao tradicional. Este permite a transferncia de
energia em ambas as direes, tanto de CC a CA como de CA a CC, s com a
inverso do sinal de referncia da corrente i
Lca
. Alm disto, permite obter na sada
uma tenso menor, igual ou maior que a tenso de entrada, alm de obter um
formato de corrente alternada senoidal com baixa THD e elevado fator de
potncia. Este retificador foi controlado em forma hbrida, utilizando o controle por
regime de deslizamento a fim de permitir obter na sada uma corrente senoidal
com elevado fator de potncia e o controle clssico para estabelecer uma tenso
contnua no capacitor C
2
, condio necessria para o funcionamento deste
retificador. De forma a manter a tenso do capacitor C
2
em um nvel contnuo fixo,
o controle clssico tem a funo principal de eliminar a componente de corrente
contnua que aparece na corrente i
Lca
. Para verificar o funcionamento do
retificador, foram realizadas simulaes numricas, as quais comprovaram sua
correta operao, estabilidade e robustez.

169
De maneira a comprovar e confrontar os resultados tericos e as
simulaes numricas apresentadas no captulo 3, foi implementado um prottipo
monofsico de 100 W. Este apresentou algumas diferenas nas freqncias de
comutao estabelecidas teoricamente, mas seu objetivo principal foi alcanado,
j que conseguiu fornecer uma corrente senoidal na sada CA com uma baixa
THD e um elevado fator de potncia. Os circuitos de tempo morto e sinal
complementar foram uns dos principais responsveis pelas atenuaes nas
freqncias de comutao. Outro fator que incidiu na diminuio desta a queda
de tenso na resistncia de sada dos sensores Hall, uma vez que este sinal deve
ser filtrado. Por isso, qualquer atenuao em sua amplitude deve ser compensada
incrementando as constantes de deslizamento. Enfim estas discrepncias no
alteraram o comportamento global do sistema, o qual apresenta resultados
plenamente satisfatrios, obtendo-se uma THD inferior a 4 % e um fator de
potncia maior que 0,98 a partir de 30 % da carga nominal, operando como
retificador e inversor.
No captulo 5, so apresentados dois retificadores abaixadores trifsicos. O
primeiro a extenso da estrutura exibida e implementada nos captulos 3 e 4 e o
segundo a estrutura proposta por Colling em sua tese de doutorado. Devido s
justificativas prticas, tais como: utilizao de menos variveis de controle,
eliminao de capacitores eletrolticos (empregados para manter um nvel de
tenso contnua) e a necessidade de apenas dois indutores CA, dado que a
estrutura encontra-se isolada, foi escolhida a estrutura proposta por Colling e
Barbi a fim de ser implementada no Instituto de Eletrnica de Potncia da UFSC.
A anlise qualitativa, e quantitativa alm de simulaes numricas, foram
apresentadas neste captulo, de modo a justificar sua implementao.
De forma a conferir os clculos tericos apresentados no captulo 5,
elaborou-se o projeto e a implementao de um prottipo trifsico de 600 W. Este
permite conferir a operao e as grandezas mostradas nas simulaes
numricas. Tendo em vista a existncia de rudos nos sinais de referncia,
provocados pelo conversor, s se conseguiu operar com a metade da potncia
especificada no projeto. As dificuldades descritas no prottipo monofsico, tais
como: atenuao da freqncia de operao e aumento da ondulao de corrente
nos indutores CC apareceram no prottipo trifsico. Apesar de no operar na

170
potncia nominal e apresentar essas dificuldades, o retificador comporta-se de
forma satisfatria, conseguindo uma THD inferior a 7 % e um fator de potncia
prximo a 1, com 10 % da carga nominal.
Muitos dos problemas apresentados no conversor trifsico podem ser
solucionados por melhores disenhos de layout nas placas de controle, projetos
dos indutores e montagem dos dipositivos de potencia, de forma de evitar rudos
irradiados.
importante mencionar que as duas topologias propostas, alm da
estrutura trifsica proposta por Colling e barbi tm um frtil campo de pesquisa no
que se refere ao controle. Dado que possvel tentar controlar estes conversores
por controle de variveis dqo ou controle vetorial ou aprofundar outras tcnicas de
controle no-linear.
A continuidade deste trabalho pode-se dar sobre diversas frentes, no
estgio de potncia pode haver uma adequao maior, seja do ponto de vista da
diversos tipos de carga (linear e no linear). Em termos do controle, o estudo de
tcnicas de modelagem e controle modernas de suma importncia como
tambm a aplicao do controle digital, permitindo um comparativo entre ambas
as estratgias de controle.

171
INEP
ANEXO A
PROJETO DE POTNCIA CONVERSOR CC-CA / CA-CC
Responsavl: Edward Fuentealba Vidal Atualizao: 22-11-2008
Orientao: IVO BARBI
Parmetros Eltricos utilizados no projeto
V
cc
30V :=
Tenso contnua no circuito;
V
cap
70.7V :=
Tenso alternada no circuito;
f
r
60Hz :=
Freqncia da rede;
P
s
0.1kW :=
Potncia sada;
r 2 f
r
:= r 376.991 Hz =
Freqncia da rede (radianos);
f
smn
25kHz :=
Freqncia mnima de comutao;
t 0s 0.0001s ,
1
f
r
.. :=
Tempo;
V
CC
L
cc
i
Lcc
C
1
+
V
1

-
L
ca
i
Lca
+
V
2

-
C
2
V
ca
Q2, D2
Q1, D1
i
c
1
i) De maneira de atender a potncia especificada, a corrente CA nominal deve ser:
I
Lcap
2P
s
V
cap
:= I
Lcap
2.83A =
i
Lca
t ( ) I
Lcap
sin r t ( ) := v
ca
t ( ) V
cap
sin r t ( ) :=
2i) O nvel de tenso contnua mnimo para vc2 definido por:
v
c2.min
V
cc
V
cap
+ := v
c2.min
100.7V =
Adicionam-se 20 V como margem de segurana:
v
c2.cc
v
c2.min
20V + := v
c2.cc
120.7V =
v
c1.cc
v
c2.cc
:=

172
3i) Grfico da tenso vc1 e vc2;
v
c2
t ( ) v
c2.cc
:= v
c1
t ( ) v
c1.cc
V
cap
sin r t ( ) + :=
0 45 90 135 180 225 270 315 360
40
60
80
100
120
140
160
180
200
v
c2
t ( )
v
c1
t ( )
t ( )
A tenso mxima de vc1 definida em
2
;
V
c1.mx
v
c1

2 r
:= V
c1.mx
191.4V =
4i) Clculo e grfico da razo cclica;
d t ( ) 1
V
cc
v
c1
t ( )
:=
0 45 90 135 180 225 270 315 360
0.4
0.5
0.6
0.7
0.8
0.9
d t ( )
t ( )
d
mx
d

2 r
:= d
mx
0.843 =
D mximo, em
2
;
d
mn
d
3
2 r
:= d
mn
0.4 =
D mnimo, em
3
2
;
5i) Equao da corrente no indutor CC, sem considerar a componente da corrente no
capacitor :
i
Lcc.inv
t ( )
V
cap
I
Lcap
2 V
cc
1 cos 2 r t ( ) ( )
v
c2.cc
V
cc
I
Lcap
sin r t ( ) + :=
Operao como inversor;

173
i
Lcc.rect
t ( )
V
cap
I
Lcap
2 V
cc
1 cos 2 r t ( ) ( )
v
c2.cc
V
cc
I
Lcap
sin r t ( ) :=
Operao como retificador;
0 45 90 135 180 225 270 315 360
20
15
10
5
0
5
10
15
20
i
Lcc.inv
t ( )
i
Lcc.rect
t ( )
t ( )
Valor mximo da corrente no indutor CC na operao como inversor e retificador :
I
Lccmx
i
Lcc.inv

2 r
:= I
Lccmx
18 A =
Valor eficaz da corrente no indutor CC na operao como inversor e como retificador :
i
Lcc.ef
f
r
0
1
f
r
t i
Lcc.inv
t ( )
2
d := i
Lcc.ef
9A =
i
Lef
I
Lcap
3
8
V
cap
2
1
2
v
c2.cc
2
+
V
cc
:= i
Lef
9A =
Valor mdio da corrente no indutor CC na operao como inversor e como retificador :
i
Lcc.md
f
r
0
1
f
r
t i
Lcc.inv
t ( )
( )
d := i
Lcc.md
3.333A =
A potncia no lado CC dada por;
P
carga
V
cc
i
Lcc.md
:= P
carga
0.1 kW =
6i) Valor mnimo de capacitncia no capacitor C1 calculado a seguir;
Considera-se uma ondulao mxima de tenso no capacitor de V
c1.mx
10V :=
C
1
I
Lcap
d
mn
V
c1.mx
f
smn
:= C
1
4.53 F =
C
1
5F :=
Valor escolhido;

174
7i) Corrente no indutor CC, considerando a corrente no capacitor dada por:
i
c1
t ( ) r C
1
v
c2.cc
V
cap
V
cc
cos r t ( )
V
cap
2
2 V
cc
sin 2 r t ( ) +
:=
Operao como inversor:
i
Lcc.cinv
t ( )
V
cap
I
Lcap
2 V
cc
1 cos 2 r t ( ) ( )
v
c2.cc
V
cc
I
Lcap
sin r t ( ) + i
c1
t ( ) + :=
0 45 90 135 180 225 270 315 360
10
5
0
5
10
15
20
i
Lcc.inv
t ( )
i
Lcc.cinv
t ( )
i
Lcc.md
t ( )
Operao como retificador:
i
Lcc.crect
t ( )
V
cap
I
Lcap
2 V
cc
1 cos 2 r t ( ) ( )
v
c2.cc
V
cc
I
Lcap
sin r t ( ) i
c1
t ( ) + :=
0 45 90 135 180 225 270 315 360
20
15
10
5
0
5
10
i
Lcc.rect
t ( )
i
Lcc.crect
t ( )
i
Lcc.md
t ( )
8i) Valor mnimo do indutor CC:
Considera-se uma ondulao de corrente mxima no indutor de I
Lccmx
3A :=
L
cc
V
cc
d
mn
I
Lccmx
f
smn
:= L
cc
160 H =
L
cc
160H :=
Valor escolhido

175
Com
Z
n
L
cc
C
1
:=
Z
n
5.657 =
9i) A inclinao da superficie de deslizamento definida por;
V
cc
I
Lcap
Z
n
2
:= 0.331 S =
Como valor mximo;
e
0.11S :=
Valor escolhido;
10i) Escolha de S2 (Capacitor C1) e S3 (Indutor CC)
Como a tenso mxima no capacitor C1 V
c1.mx
191.4V = e a tenso de entrada limite
dos ampop de V
mx.ampop
10V :=
Considera-se:
S2
V
mx.ampop
V
c1.mx
:= S2 0.052 =
S2 0.052 :=
Valor escolhido;
Logo, S3 :
S3
S2
e
:= S3 0.473 =
Valor escolhido;
11i) A freqncia, com carga nominal, agora definida na funo;
Considera-se uma faixa de histerese de;
c
d
mn
f
smn
S3
V
cc
L
cc
S2
I
Lcap
C
1

:= c 0.947V =
0.946 =
Valor escolhido;
f
c.inv
t ( )
d t ( )
S3
V
cc
L
cc
S2
i
Lca
t ( )
C
1

:=
Freqncia operando como Inversor;
f
c.rect
t ( )
d t ( )
S3
V
cc
L
cc
S2
i
Lca
t ( )
C
1
+
:=
Freqncia operando como Retificador;
f
c.vaz
t ( )
d t ( )
S3
V
cc
L
cc
:=
Freqncia operando em vazio;
Operao Freqncia Mnima Freqncia Mxima
Inversor f
c.inv
3

2 r
49.917V kHz = f
c.inv
0 ( ) 70.406V kHz =
Retificador f
c.rect
3

2 r
25.038V kHz = f
c.rect

2 r
105.232V kHz =
Vazio f
c.vaz
3

2 r
37.477V kHz = f
c.vaz

2 r
79.008V kHz =

176
0 45 90 135 180 225 270 315 360
20000
40000
60000
80000
100000
120000
f
c.inv
t ( )
f
c.rect
t ( )
f
c.vaz
t ( )
t ( )
12i) A tenso de deslizamento mnima para que acontea o deslizamento sem fugas (inversor e
retificador), no capacitor C1, est definida por;
v
dlz.mn
V
cc

e
Z
n
2
i
Lcc.inv

2 r
i
Lca

2 r
+ := v
dlz.mn
83.572V =
v
dlz.mn.i
t ( ) V
cc

e
Z
n
2
i
Lcc.inv
t ( ) i
Lca
t ( )
( )
+ t
1
2 f
r
< if
V
cc
t
1
2 f
r
if
:=
v
dlz.mn.r
t ( ) V
cc

e
Z
n
2
i
Lcc.rect
t ( ) i
Lca
t ( ) +
( )
+ t
1
2 f
r
> if
V
cc
t
1
2 f
r
if
:=
0 45 90 135 180 225 270 315 360
0
40
80
120
160
200
v
dlz.mn.i
t ( )
v
dlz.mn.r
t ( )
v
c1
t ( )
t ( )

177
13i) Clculo de Lca;
Escolhe-se uma indutncia de L
ca
1.1mH := o que provoca uma freqncia de resonncia
com o capacitor C1 em;
f
rn
1
2 L
ca
C
1

:= f
rn
2.15 kHz =
14i) Grfico do valor mnimo da funo para o clculo de S3;
S1 v
Lca
L
ca
mn S3
V
cc
L
cc
S2
i
Lca
C
1

S3
v
c1
V
cc
L
cc
S2
i
Lca
i
Lcc
C
1
+
<
Graficam-se o primeiro e segundo coeficientes;

X1 t ( ) S3
V
cc
L
cc
S2
i
Lca
t ( )
C
1

L
ca
:=
X2 t ( ) S3
v
c1
t ( ) V
cc
L
cc
S2
i
Lca
t ( ) i
Lcc.inv
t ( )
C
1
+
L
ca
:=
0 45 90 135 180 225 270 315 360
50
100
150
200
250
300
350
400
X1 t ( )
X2 t ( )
t ( )
Como ambos termos nunca so inferiores a V
inf
X1

2 r
:= V
inf
65.138 V =
Considera-se uma queda de tenso mxima de
v
Lca
100V :=
S1
mn
V
inf
v
Lca
:= S1
mn
0.65138 =
S1 0.67 :=
valor escolhido;

178
15i) Variao das grandezas vc1 e iLcc:
i
Lcc.i
t ( )
V
cc
C
1
L
cc
S3
V
cc
C
1
L
cc
S2 i
Lca
t ( )
:=
i
Lcc.r
t ( )
V
cc
C
1
L
cc
S3
V
cc
C
1
L
cc
S2 i
Lca
t ( ) +
:=
0 45 90 135 180 225 270 315 360
1
1.5
2
2.5
3
3.5
i
Lcc.i
t ( )
i
Lcc.r
t ( )
t ( )
V
c1.i
t ( )
i
Lca
t ( )
S3
V
cc
C
1
L
cc
S2 i
Lca
t ( ) +
:=
V
c1.r
t ( )
i
Lca
t ( )
S3
V
cc
C
1
L
cc
S2 i
Lca
t ( )
:=
0 45 90 135 180 225 270 315 360
0
2
4
6
8
10
V
c1.i
t ( )
V
c1.r
t ( )
t ( )

179
INEP
PROJETO DE CONTROLE
Orientao: IVO BARBI
Obteno do sinal de Controle da corrente ILcc
I
Lcc
18A :=
Corrente mxima no indutor CC;
S3 0.47 :=
Constante para controle MD;
R
p
s
3
L
CC
LA25NP
I
Lcc
1000
-
+
N1
V
Rps3
I
Lccs
I
Lcc
1000
:= I
Lccs
0.018A =
Corrente de sada do sensor de efeito Hall;
R
ps3
150 :=
Resistncia paralela especificada pelo sensor;
V
Rps3
I
Lccs
R
ps3
:= V
Rps3
2.7V =
Tenso na resistncia paralela;
Nota: O sinal de tenso na sada do buffer 0.15*ILcc
180
Filtragem do sinal de Corrente iLcc
R
1
C
+
-
R
3
R
2
C N1
R
4
N2
Utilizando um filtro Butterworth de segunda ordem;
a 2 := b 1 :=
i) Especifca-se o valor do ganho,
K 1 :=
2i) Estabele-se a freqncia de corte em,
f
c
1.19kHz :=
c
2 f
c
:=
3i) Especificao de C,
C
10
f
c
:= C 8.403 10
3
s =
C 8.2nF :=
Valor Comercial;
4i) Determinar R1,
R
1
4 b
a a
2
8 b K 1 ( ) + +

c
C
:= R
1
23.066 k =
R
1
22k :=
Valor Comercial;
5i) Determinar R2,
R
2
b
c
2
C
2
R
1
:= R
2
12.092 k =
R
2
12k :=
Valor Comercial;
6i) Determinar R3,
R
3
"aberto" K 1 = if
K R
1
K 1
otherwise
:= R
3
"aberto" =
181
7i) Determinar R4,
R
4
"curto" K 1 = if
K R
1
otherwise
:= R
4
"curto" k =
Clculo da resistncia do somador S3
R
32
10 ( )k :=
Resistncia do circuito somador;
R
29
0.15
R
32
S3
:= R
29
3.191 k =
Resistncia de entrada do circuito somador;
Limitador da Corrente iLcc
R
a1
+15V
C
a1
R
a2
R
a3
-
+
i
Lcc
R
a4
R
a5
+15V
VDz
Vdz 3.5V :=
Tenso do zener;
V
opn
15 V :=
V
opp
15V :=
R
a1
1.2k :=
R
a2
1k :=
C
a1
100nF :=
R
a3
1k :=
R
a4
82k :=
R
a5
6.8k :=
V
Hp
Vdz
R
a3
R
a4
+
R
a4
V
opn
R
a3
R
a4
+ := V
Hp
3.726V =
V
Hn
Vdz
R
a3
R
a4
+
R
a4
V
opp
R
a3
R
a4
:= V
Hn
3.36V =
182
Obteno do sinal de Tenso no Capacitor C1
R
d1
R
d2
C1
V
C
1
N3
V
C
1
s
S2 0.052 :=
V
C1
191V :=
Tenso de pico, no Capacitor C1;
R
d1
330k :=
V
C1s
10V :=
Tenso depois do divisor;
kav
V
C1s
V
C1
:= kav 0.052 =
Ganho da tenso;
R
d2
kav
1 kav
R
d1
:= R
d2
18.232 k =
Considerando uma tenso de V
C1s
10 V = na sada do buffer
Clculo resistncia do somador S2
R
30
kav
R
32
S2
:= R
30
10.068 k =
Resistncia de entrada do circuito
somador;
Obteno do sinal de Corrente Ica
R
p
s
1
L
Ca
LA25NP
-
+
N5
V
Rps1
I
Lca
1000
183
I
Lca
2.83A :=
Corrente CA;
I
Lcas
5I
Lca
1000
:= I
Lcas
0.014A =
Corrente de sada do sensor de efeito Hall;
R
ps1
200 :=
Resistncia paralelo especif. por sensor;
V
Rps1
I
Lcas
R
ps1
:= V
Rps1
2.83V =
Tenso na resistncia paralelo;
Amplifica-se o sinal iLca de forma de igualar o valor da corrente de referncia;
+
-
R
a
c
a
R
bca
N11
N5
G
amp1
I
Lca
V
V
Rps1
A
:= G
amp1
1 =
Ganho do ampop, de maneira a obter uma
referncia de I
Lca
2.83A =
R
aca
1k :=
R
bca
G
amp1
1
( )
R
aca
:= R
bca
0 k =
Clculo do sinal de referencia ILca
R
s
r
e
f
V
in
V
salR
R
p
o
t
1
N6
V
in
311V :=
Tenso da Rede;
V
salR
10V :=
Tenso de sada do transformador;
R
sref
100 :=
Resistncia na carga;
184
i
sref
V
salR
R
sref
:= i
sref
0.1A =
Corrente de carga;
P
trafo
i
sref
2
R
sref
:= P
trafo
1W =
Potncia do transformador;
Clculo da resistncia do somador S1
S1 0.67 :=
R
31
R
32
S1
:= R
31
14.925 k =
Resistncia de entrada ao circuito somador;
R
eq
1
1
R
32
1
R
29
+
1
R
30
+
1
R
31
+
:=
R
eq
1.725 10
3
=
Obteno do sinal de Tenso VC2
Clculo do sinal de referncia VC2
R
19
C
21 C
22
R
p
o
t
2N13
+15V
C
21
0.1F :=
Capacitor de filtragem;
C
22
0.1F :=
Capacitor de filtragem;
V
dz
7.5V :=
Tenso de corte do zener;
R
19
1k :=
Resistncia limitadora de corrente;
i
dz
15V V
dz
R
19
:= i
dz
7.5 mA =
Corrente mxima;
185
Clculo do divisor de Tenso VC2
R
d3
R
d4
C2
V
C
2
N12
V
C2
191V :=
R
d3
270k :=
V
C2s
1.91V :=
Tenso depois do divisor;
kv
V
C2s
V
C2
:= kv 0.01 =
Ganho da tenso;
R
d4
kv
1 kv
R
d3
:= R
d4
2.727 k =
C2s
1.91V = na sada do buffer
Clculo do Compensador com Filtro PI
+
-
R
2i
N9
N10
C
2i
C
1i
R
1i
( )
2 2
2 2 1
1 2 1
2 1
1
( )
1
+
= =

+ +

+

O i i
SI
X
i i i
i i i
i i
V R C s
C s
V
R C C
s R C C s
C C
1 2
1 2
1 1 2
0
2
+
= =

i i
p p
i i i
C C
f e f
R C C
2 2
1
2
=

z
i i
f
R C
186
K 0.02 :=
Ganho do compensador;
p 1000
rad
s
:=
Freqncia do polo;
z 11
rad
s
:=
Freqncia do zero;
C
2i
2.7F :=
Capacitor 2 do compensador;
R
2i
1
z C
2i
:= R
2i
33.67 k =
Resistncia 2;
R
2i
33k :=
Valor Escolhido;
C
1i
C
2i
p R
2i
C
2i
1
:= C
1i
30.647 nF =
C
1i
33nF :=
Valor Escolhido;
R
1i
R
2i
C
2i
K C
2i
C
1i
+
( )
:= R
1i
1.63 10
3
k =
R
1i
33k :=
Valor Escolhido;
f 1Hz 10Hz , 110
3
Hz .. := s f ( ) j 2 f :=
C f ( )
R
2i
C
2i
s f ( ) 1 +
s f ( ) R
1i
C
2i
C
1i
+
( )
R
2i
C
2i
C
1i
C
2i
C
1i
+
s f ( ) 1 +
:=
G
cdb
f ( ) 20 log C f ( )
( )
:=
Funo do mdulo do Compensador
F
cf
f ( )
180
arg C f ( ) ( ) :=
Funo da fase do compensador
1 10 100 1 10
3
20
15
10
5
0
5
10
90
100
110
120
130
140
150
160
170
180
Modulo e Fase do Compensador
Freqncia (Hz)
M
d
u
l
o

(
d
b
)
n
g
u
l
o
(
)
10
20
G
.cdb
f ( )
180
90
F
.cf
f ( )
1000 1 f
187
INEP
ANEXO B
PROJETO DE POTNCIA CONVERSOR CC-CA / CA-CC
TRIFSICO
Orientao: IVO BARBI
V
cc
100V :=
Tenso contnua no circuito;
V
cap
156V :=
Tenso alternada no circuito;
f
r
60Hz :=
Freqncia da rede;
P
s
0.333kW :=
Potncia de sada trifsica 3*Ps;
r 2 f
r
:= r 376.991 Hz =
Freqncia da rede (radianos);
f
smn
27kHz :=
Freqncia mnima de comutao;
t 0s 0.0001s ,
1
f
r
.. :=
Tempo;
V
CC
L
cc
i
Lcc
C
1
+
V
1

-
L
ca
i
Lca
+
V
2

-
C
2
V
ca
Q2, D2
Q1, D1
i
c
1
i) PAra que se atenda a potncia especficada, a corrente nominal deve ser:
I
Lcap
2P
s
V
cap
:= I
Lcap
4.27A =
i
Lca
t ( ) I
Lcap
sin r t ( ) := v
ca
t ( ) V
cap
sin r t ( ) :=
2i) O nvel de tenso contnua mnima para vc2, fica definido por:
v
c2.mn
V
cc
V
cap
+ := v
c2.mn
256V =
Adicionam-se 54 V como margem de segurana:
v
c2.cc
v
c2.mn
54V + := v
c2.cc
310V =
v
c1.cc
v
c2.cc
:=

188
3i) Grfico da tenso vc1 e vc2;
v
c2
t ( ) v
c2.cc
:= v
c1
t ( ) v
c1.cc
V
cap
sin r t ( ) + :=
0 45 90 135 180 225 270 315 360
150
200
250
300
350
400
450
500
v
c2
t ( )
v
c1
t ( )
t ( )
A tenso mxima de vc1 definida em
2
;
V
c1.mx
v
c1

2 r
:= V
c1.mx
466V =
4i) Clculo e grfico da razo cclica;
d t ( ) 1
V
cc
v
c1
t ( )
:=
0 45 90 135 180 225 270 315 360
0.3
0.4
0.5
0.6
0.7
0.8
d t ( )
t ( )
d
mx
d

2 r
:= d
mx
0.785 =
D mximo, em
2
;
d
mn
d
3
2 r
:= d
mn
0.351 =
D mnimo, em
3
2
;
5i) Corrente no indutor CC, sem considerar a corrente no capacitor:
i
Lcc.inv
t ( )
V
cap
I
Lcap
2 V
cc
1 cos 2 r t ( ) ( )
v
c2.cc
V
cc
I
Lcap
sin r t ( ) + :=

189
i
Lcc.rect
t ( )
V
cap
I
Lcap
2 V
cc
1 cos 2 r t ( ) ( )
v
c2.cc
V
cc
I
Lcap
sin r t ( ) :=
0 45 90 135 180 225 270 315 360
20
15
10
5
0
5
10
15
20
i
Lcc.inv
t ( )
i
Lcc.rect
t ( )
t ( )
Valor mximo da corrente no indutor CC operando como inversor e como retificador:
I
Lccmx
i
Lcc.inv

2 r
:= I
Lccmx
19.9A =
Valor eficaz da corrente no indutor CC operando como inversor e como retificador:
i
Lcc.ef
f
r
0
1
f
r
t i
Lcc.inv
t ( )
2
d := i
Lcc.ef
10.2A =
i
Lef
I
Lcap
3
8
V
cap
2
1
2
v
c2.cc
2
+
V
cc
:= i
Lef
10.2A =
Valor mdio da corrente no indutor CC operando como inversor e como retificador :
i
Lcc.md
f
r
0
1
f
r
t i
Lcc.inv
t ( )
( )
d := i
Lcc.md
3.33A =
A potncia no lado CC ;
P
carga
V
cc
i
Lcc.md
:= P
carga
0.333 kW =
6i) Valor mnimo do capacitor C1 calculado a seguir;
c1.mx
10V :=
C
1
I
Lcap
d
mn
V
c1.mx
f
smn
:= C
1
5.54 F =
C
1
5.6F :=
Valor escolhido;

190
7i) Corrente no indutor CC, considerando a corrente no capacitor:
i
c1
t ( ) r C
1
v
c2.cc
V
cap
V
cc
cos r t ( )
V
cap
2
2 V
cc
sin 2 r t ( ) +
:=
i
Lcc.cinv
t ( )
V
cap
I
Lcap
2 V
cc
1 cos 2 r t ( ) ( )
v
c2.cc
V
cc
I
Lcap
sin r t ( ) + i
c1
t ( ) + :=
0 45 90 135 180 225 270 315 360
10
5
0
5
10
15
20
i
Lcc.inv
t ( )
i
Lcc.cinv
t ( )
i
Lcc.md
t ( )
i
Lcc.crect
t ( )
V
cap
I
Lcap
2 V
cc
1 cos 2 r t ( ) ( )
v
c2.cc
V
cc
I
Lcap
sin r t ( ) i
c1
t ( ) + :=
0 45 90 135 180 225 270 315 360
20
15
10
5
0
5
10
i
Lcc.rect
t ( )
i
Lcc.crect
t ( )
i
Lcc.md
t ( )
8i) Valor mnimo do indutor CC calculado a seguir:
Considera-se uma ondulao mxima de corrente no indutor de I
Lccmx
10A :=
L
cc
V
cc
d
mn
I
Lccmx
f
smn
:= L
cc
129.87 H =
L
cc
130H :=
Valor escolhido

191
Com Z
n
L
cc
C
1
:= Z
n
4.818 =
V
cc
I
Lcap
Z
n
2
:= 1.009
1
=
Como valor mximo;
e
0.3S :=
Valor escolhido;
10i) Escolha de S2 (Capacitor C1) e S3 (Indutor CC)
Como a tenso mxima no capacitor C1 V
c1.mx
466V = e a tenso de entrada limite dos
ampop de V
mx.ampop
10V :=
Considera-se:
S2
V
mx.ampop
V
c1.mx
:= S2 0.021 =
S2 0.022 :=
Valor escolhido;
Logo, S3 :
S3
S2
e
:= S3 0.073 =
Valor escolhido;
11i) A freqncia agora definida na funo;
c
d
mn
f
smn
S3
V
cc
L
cc
S2
I
Lcap
C
1

:= c 0.515V =
0.57 =
Valor escolhido;
f
c.inv
t ( )
d t ( )
S3
V
cc
L
cc
S2
i
Lca
t ( )
C
1

:=
Freqncia operando como Inversor;
f
c.rect
t ( )
d t ( )
S3
V
cc
L
cc
S2
i
Lca
t ( )
C
1
+
:=
Freqncia operando como Retificador;
f
c.vaz
t ( )
d t ( )
S3
V
cc
L
cc
:=
Operao Freqncia Mnima Freqencia Mxima
Inversor f
c.inv
3

2 r
45.03V kHz = f
c.inv
0 ( ) 67.06V kHz =
Retificador f
c.rect
3

2 r
24.39V kHz = f
c.rect

2 r
100.87V kHz =
Vazio f
c.vaz
3

2 r
34.71V kHz = f
c.vaz

2 r
77.75V kHz =

192
0 45 90 135 180 225 270 315 360
2 10
4
4 10
4
6 10
4
8 10
4
1 10
5
1.2 10
5
f
c.inv
t ( )
f
c.rect
t ( )
f
c.vaz
t ( )
t ( )
12i) Tenso de deslizamento mnima para conseguir o deslizamento sem fugas (inversor e
retificador), no capacitor C1, definida por;
v
dlz.mn
V
cc

e
Z
n
2
i
Lcc.inv

2 r
i
Lca

2 r
+ := v
dlz.mn
208.82V =
v
dlz.mn.i
t ( ) V
cc

e
Z
n
2
i
Lcc.inv
t ( ) i
Lca
t ( )
( )
+ t
1
2 f
r
< if
V
cc
t
1
2 f
r
if
:=
v
dlz.mn.r
t ( ) V
cc

e
Z
n
2
i
Lcc.rect
t ( ) i
Lca
t ( ) +
( )
+ t
1
2 f
r
> if
V
cc
t
1
2 f
r
if
:=
0 45 90 135 180 225 270 315 360
0
50
100
150
200
250
300
350
400
450
500
v
dlz.mn.i
t ( )
v
dlz.mn.r
t ( )
v
c1
t ( )
t ( )

193
13i) Clculo de Lca;
Escolhe-se uma indutncia de L
ca
0.45mH := o que provoca uma freqncia de resonncia
com o capacitor C1 em;
f
rn
1
2 L
ca
C
1

:= f
rn
3.17 kHz =
14i) Grfico que permite calcular o valor mnimo da funo no clculo de S3:
S1 v
Lca
L
ca
mn S3
V
cc
L
cc
S2
i
Lca
C
1

S3
v
c1
V
cc
L
cc
S2
i
Lca
i
Lcc
C
1
+
<
Grafica-se o primeiro e segundo coeficiente:

X1 t ( ) S3
V
cc
L
cc
S2
i
Lca
t ( )
C
1

L
ca
:=
X2 t ( ) S3
v
c1
t ( ) V
cc
L
cc
S2
i
Lca
t ( ) i
Lcc.inv
t ( )
C
1
+
L
ca
:=
0 45 90 135 180 225 270 315 360
15
21.875
28.75
35.625
42.5
49.375
56.25
63.125
70
X1 t ( )
X2 t ( )
t ( )
Como ambos termos nunca so inferiores a V
inf
X1

2 r
:= V
inf
17.837 V =
Considera-se uma queda de tenso mxima de v
Lca
90V :=
S1
mn
V
inf
v
Lca
:= S1
mn
0.19819 =
S1 0.2 :=
valor escolhido;

194
15i) Variao das grandezas vc1 e iLcc:
i
Lcc.i
t ( )
V
cc
C
1
L
cc
S3
V
cc
C
1
L
cc
S2 i
Lca
t ( )
:=
i
Lcc.r
t ( )
V
cc
C
1
L
cc
S3
V
cc
C
1
L
cc
S2 i
Lca
t ( ) +
:=
0 45 90 135 180 225 270 315 360
5
5.875
6.75
7.625
8.5
9.375
10.25
11.125
12
i
Lcc.i
t ( )
i
Lcc.r
t ( )
t ( )
V
c1.i
t ( )
i
Lca
t ( )
S3
V
cc
C
1
L
cc
S2 i
Lca
t ( ) +
:=
V
c1.r
t ( )
i
Lca
t ( )
S3
V
cc
C
1
L
cc
S2 i
Lca
t ( )
:=
0 45 90 135 180 225 270 315 360
0
1.5
3
4.5
6
7.5
9
10.5
12
V
c1.i
t ( )
V
c1.r
t ( )
t ( )

195
INEP
ANEXO C
PROJETO DE POTNCIA CONVERSOR CC-CA/CA-CC
TRIFSICO - COLLING E BARBI
Responsavl: Edward Fuentealba Vidal Atualizao:
22-11-2008
Orientao: IVO BARBI
Vcc 75V := Tenso contnua no circuito;
VcaA 110V := Tenso alternada, da fase (pico);
VcaC 110V := Tenso alternada da fase c (pico);
f
r
60Hz := Freqncia da rede;
P
s
0.200 kW := Potncia sada monofsica;
r 2 f
r
:= r 376.991 Hz = Freqncia da rede (radianos);
t 0s 0.0001s ,
1
f
r
.. := Tempo;
CLCULOS INICIAIS
i) De forma a atender a potncia especificada, a corrente nominal deve ser:
I
Lcap
2P
s
VcaA
:= I
Lcap
3.64A =
i
Lca
t ( ) I
Lcap
sin r t ( ) := v
caA
t ( ) VcaA sin r t ( ) := Fase A
i
Lcc
t ( ) I
Lcap
sin r t 2

3
+
:= v
caC
t ( ) VcaC sin r t 2

3
+
:= Fase C
2i) O nvel tenso contnua mnima para a tenso nos capacitores C_A e C_C, fica definido por:
v
C_C.mn
Vcc VcaC + := v
C_C.mn
185 V =
Adiciona-se 50 V como margem de segurana:
v
C_C.cc
v
C_C.mn
50V + := v
C_C.cc
235 V =
v
C_A.cc
v
C_C.cc
:=
Tenso nos Capacitores
3i) Grfico da tenso de VC_A, VC_B e VC_C;;
v
ndc
t ( ) v
C_C.cc
:= Tenso contnua, estabelecida;
v
C_A
t ( ) v
ndc
t ( ) v
caA
t ( ) + := Tenso no capacitor C_A;
v
C_B
t ( ) v
ndc
t ( ) VcaA sin r t 2

3

+ := Tenso no capacitor C_B;

v
C_C
t ( ) v
ndc
t ( ) v
caC
t ( ) + := Tenso no capacitor C_C;
196
0 45 90 135 180 225 270 315 360
100
150
200
250
300
350
v
ndc
t ( )
v
C_A
t ( )
v
C_B
t ( )
v
C_C
t ( )
t ( )
A tenso mxima de vC_A definida em
2
;
V
C_A.mx
v
C_A

2 r
:= V
C_A.mx
345 V =
Razes Ciclcas
4i) Clculo e grfico da razo cclica da Fase A;
d
A
t ( ) 1
Vcc
v
ndc
t ( ) v
caA
t ( ) +
:=
0 45 90 135 180 225 270 315 360
0.4
0.48
0.56
0.64
0.72
0.8
d
A
t ( )
t ( )
d
mxA
d
A

2 r
:= d
mxA
0.783 = D mximo, em
2
;
d
mnA
d
A
3
2 r
:= d
mnA
0.4 = D mnimo, em
3
2
;
A tenso mxima de vC_C definida em
11
6
;
V
C_C.mx
v
C_C
11
6 r
:= V
C_C.mx
345 V =
5i) Clculo e grfico da razo cclica da Fase C;
d
C
t ( ) 1
Vcc
v
ndc
t ( ) v
caC
t ( ) +
:=
197
0 45 90 135 180 225 270 315 360
0.4
0.48
0.56
0.64
0.72
0.8
d
C
t ( )
t ( )
d
mxC
d
C
11
6 r
:= d
mxC
0.783 = D mximo, em
11
6
;
d
mnC
d
C
5
6 r
:= d
mnC
0.4 = D mnimo, em
5
6
;
Correntes nos Indutores
6i) Corrente no indutor CCA e CCC, sem considerar a corrente no capacitor :
i
LccA.inv
t ( )
VcaA I
Lcap
2 Vcc
1 cos 2 r t ( ) ( )
v
C_A.cc
Vcc
I
Lcap
sin r t ( ) + := Operao como inversor;
i
LccA.rect
t ( )
VcaA I
Lcap
2 Vcc
1 cos 2 r t ( ) ( )
v
C_A.cc
Vcc
I
Lcap
sin r t ( ) := Operao como retificador;
i
LccC.inv
t ( )
VcaC I
Lcap
2 Vcc
1 cos 2 r t 4

3
+
v
C_C.cc
Vcc
I
Lcap
sin r t 2

3
+
+ :=
i
LccC.rect
t ( )
VcaC I
Lcap
2 Vcc
1 cos 2 r t 4

3
+
v
C_C.cc
Vcc
I
Lcap
sin r t 2

3
+
:=
0 45 90 135 180 225 270 315 360
20
15
10
5
0
5
10
15
20
20
10
0
10
20
i
LccA.inv
t ( )
i
LccA.rect
t ( )
i
LccC.inv
t ( )
i
LccC.rect
t ( )
t ( )
198
Valor mximo da corrente no indutor CCA e CCC, operando como inversor e o como
retificador:
I
LccAmx
i
LccA.inv

2 r
:= I
LccAmx
16.7A =
I
LccCmx
i
LccC.inv
11
6 r
:= I
LccCmx
16.7A =
Valor eficaz da corrente no indutor CCA, operando como inversor e como retificador:
i
LccA.ef
f
r
0
1
f
r
t i
LccA.inv
t ( )
2
d := i
LccA.ef
8.7A =
i
Lef
I
Lcap
3
32
VcaA
2
1
2
v
C_A.cc
2
+
Vcc
:= i
Lef
8.2A =
Valor mdio da corrente no indutor ccA, operando como inversor e como retificador:
i
LccA.md
f
r
0
1
f
r
t i
LccA.inv
t ( )
( )
d := i
LccA.md
2.667 A =
A potncia no lado cc ;
P
carga
Vcc i
LccA.md
:= P
carga
0.2 kW =
ESTRUTURA DE CONTROLE DE ILCA
V
CC
L
ccA
i
Lcc
C_A
+
V
C_A

-
L
ca_A
i
Lca
V
ca
Q2, D2
Q1, D1
i
c
1
f
smnA
26kHz := Freqncia mnima de chaveamento;
Os valores calculados nesta seo so validos para a fase A e B.
1i) Valor mnimo do capacitor C_A e C_B

calcula-se a seguir;
C_A.mx
12V :=
C1A
I
Lcap
d
mnA
V
C_A.mx
f
smnA
:= C1A 4.66 F =
C1A 5F := Valor escolhido;
199
2i) Corrente no indutor CCA, considerando a corrente no capacitor :
i
C_A
t ( ) r C1A
v
C_A.cc
VcaA
2Vcc
cos r t ( )
VcaA
2
8 Vcc
sin 2 r t ( ) +
:=
i
LccA.cinv
t ( )
VcaA I
Lcap
2 Vcc
1 cos 2 r t ( ) ( )
v
C_A.cc
Vcc
I
Lcap
sin r t ( ) + i
C_A
t ( ) + :=
0 45 90 135 180 225 270 315 360
10
5
0
5
10
15
20
i
LccA.inv
t ( )
i
LccA.cinv
t ( )
i
LccA.md
t ( )
i
LccA.crect
t ( )
VcaA I
Lcap
2 Vcc
1 cos 2 r t ( ) ( )
v
C_A.cc
Vcc
I
Lcap
sin r t ( ) i
C_A
t ( ) + :=
0 45 90 135 180 225 270 315 360
20
15
10
5
0
5
10
i
LccA.rect
t ( )
i
LccA.crect
t ( )
i
LccA.md
t ( )
3i) O valor mnimo do indutor CCA calcula-se a seguir:
LccAmx
8A :=
LccA
Vcc d
mnA
I
LccAmx
f
smnA
:= LccA 144.2 H =
LccA 150H := Valor escolhido
Com
Z
nA
LccA
C1A
:=
Z
nA
5.477 =
200
A
Vcc
I
Lcap
Z
nA
2
:=
A
0.688 S = Como valor mximo;
Ae
0.09S := Valor escolhido;
5i) Escolha de S2 (Capacitor C_A) e S3 (Indutor CCA)
Como a tenso mxima no capacitor C_A V
C_A.mx
345 V = e a tenso de entrada limite dos
ampop de V
mx.ampop
10V :=
Considera-se:
S4A
V
mx.ampop
V
C_A.mx
:= S4A 0.029 =
S4A 0.029 := Valor escolhido;
Logo, S3 :
S5A
S4A
Ae
:= S5A 0.322 = Valor escolhido;
A
d
mnA
f
smnA
S5A
Vcc
LccA
S4A
I
Lcap
C1A

:=
A
2.15V =
Ae
2.152 = Valor escolhido;
f
cA.inv
t ( )
d
A
t ( )
Ae
S5A
Vcc
LccA
S4A
i
Lca
t ( )
C1A

:= Freqncia operando como Inversor;

f
cA.rect
t ( )
d
A
t ( )
Ae
S5A
Vcc
LccA
S4A
i
Lca
t ( )
C1A
+
:= Freqncia operando como Retificador;

f
cA.vaz
t ( )
d
A
t ( )
Ae
S5A
Vcc
LccA
:= Freqncia operando em vazio;

Inversor f
cA.inv
3

2 r
33.868 V kHz = f
cA.inv
0 ( ) 50.975 V kHz =
Retificador f
cA.rect
3

2 r
26.027 V kHz = f
cA.rect

2 r
66.264 V kHz =
Vazio f
cA.vaz
3

2 r
29.948 V kHz = f
cA.vaz

2 r
58.593 V kHz =
201
0 45 90 135 180 225 270 315 360
2 10
4
3 10
4
4 10
4
5 10
4
6 10
4
7 10
4
f
cA.inv
t ( )
f
cA.rect
t ( )
f
cA.vaz
t ( )
t ( )
7i) A tenso de deslizamento mnima para conseguir o deslizamento sem fugas (inversor e
retificador), no capacitor C_A, est definida por;
v
dlz.mn.Ai
Vcc
Ae
Z
nA
2
i
LccA.inv

2 r
i
Lca

2 r
+ := v
dlz.mn.Ai
110.345V =
v
dlz.mn.Ar
Vcc
Ae
Z
nA
2
i
LccA.rect
3
2 r
i
Lca
3
2 r
+ := v
dlz.mn.Ar
81.545 V =
v
dlz.mn.iA
t ( ) Vcc
Ae
Z
nA
2
i
LccA.inv
t ( ) i
Lca
t ( )
( )
+ t
1
2 f
r
< if
Vcc t
1
2 f
r
if
:=
v
dlz.mn.rA
t ( ) Vcc
Ae
Z
nA
2
i
LccA.rect
t ( ) i
Lca
t ( ) +
( )
+ t
1
2 f
r
> if
Vcc t
1
2 f
r
if
:= Operao como retificador;
0 45 90 135 180 225 270 315 360
50
80
110
140
170
200
230
260
290
320
350
v
dlz.mn.iA
t ( )
v
dlz.mn.rA
t ( )
v
C_A
t ( )
t ( )
202
8i) Clculo de LcaA;
Escolhe-se uma indutncia de LcaA 5.1mH := o que provoca uma freqncia de ressonncia
com o capacitor C_A em;
f
rnA
1
2 LcaA C1A
:= f
rnA
1 kHz =
9i) Grfico que permite obter o valor mnimo da funo para o clculo de S3;
S3A v
Lca
LcaA mn S5A
Vcc
LccA
S4A
i
Lca
C1A

S5A
v
c1
Vcc
LccA
S4A
i
Lca
i
Lcc
C1A
+
<
Grafica-se o primeiro e segundo coeficientes;

X1 t ( ) S5A
Vcc
LccA
S4A
i
Lca
t ( )
C1A

LcaA :=
X2 t ( ) S5A
v
C_A
t ( ) Vcc
LccA
S4A
i
Lca
t ( ) i
LccA.inv
t ( )
C1A
+
LcaA :=
0 45 90 135 180 225 270 315 360
500
1 10
3
1.5 10
3
2 10
3
2.5 10
3
3 10
3
X1 t ( )
X2 t ( )
t ( )
Como ambas as expresses nunca so inferiores a
V
infX2
X2
3
2 r
:=
V
infX1
X1

2 r
:=
Considera-se uma queda de tenso mxima de
v
Lca
450V :=
V
inf
min V
infX1
V
infX2
,
( )
:= V
inf
619.487 V =
S3A
mn
V
inf
v
Lca
:= S3A
mn
1.37664 =
S3A 1.5 := valor escolhido;
8i) Variao das grandezas vc_C e iLccC:
i
LccA.i
t ( )
Vcc C1A
LccA
Ae
S5A
Vcc C1A
LccA
S4A i
Lca
t ( )
:= Operao como inversor;
i
LccA.r
t ( )
Vcc C1A
LccA
Ae
S5A
Vcc C1A
LccA
S4A i
Lca
t ( ) +
203
0 45 90 135 180 225 270 315 360
5.8
6
6.2
6.4
6.6
6.8
7
7.2
7.4
7.6
7.8
i
LccA.i
t ( )
i
LccA.r
t ( )
t ( )
V
c_A.i
t ( )
i
Lca
t ( )
Ae
S5A
Vcc C1A
LccA
S4A i
Lca
t ( ) +
:=
V
c_A.r
t ( )
i
Lca
t ( )
Ae
S5A
Vcc C1A
LccA
S4A i
Lca
t ( )
:=
0 45 90 135 180 225 270 315 360
0
1
2
3
4
5
6
7
8
9
10
11
12
V
c_A.i
t ( )
V
c_A.r
t ( )
t ( )
204
PROJETO DE CONTROLE FASE A e B
Obteno do sinal de Controle da corrente ILccA
I
LccAmx
16.727 A =
Corrente mxima no indutor dc;
S5A 0.322 =
Constante para controle MD;
R
p
s
3
A
L
ccA
I
LccA
1000
-
+
N1A
V
Rps3A
LA25NP
I
LccAs
I
LccAmx
1000
:= I
LccAs
0.017 A = Corrente de sada do sensor efeito Hall;
Rps3A 150 := Resistncia paralelo especif. por sensor;
V
Rps3A
I
LccAs
Rps3A := V
Rps3A
2.509 V = Tenso na resistncia paralelo;
Nota: O sinal de tenso na saida do buffer 0.15*ILccA
Filtragem do sinal iLccA
R
2
F
C
A
C2FCA
+
-
R
4
F
C
A
R1FCA
C1FCA N1A
R3FCA
N2A
Utliza-se um filtro Butterworth de segunda ordem; a 2 :=
( )
b 1 := ( )
i) Especifica-se o valor do ganho, K 1 := ( )
205
2i) Estabelece a freqncia de corte em, f
c
1.19kHz :=
c
2 f
c
:=
( )
3i) Especificar C, C
10
f
c
:= C ( ) 8.403 10
3
s =
C1FCA 8.2nF := Valor Comercial;
4i) Determinar R2FCA,
R2FCA
4 b
a a
2
8 b K 1 ( ) + +

c
C1FCA
:= R2FCA 23.066 k =
R2FCA 22k := Valor Comercial;
R1FCA
b
c
2
C1FCA
2
R2FCA
:= R1FCA 12.092 k =
R1FCA 12k := Valor Comercial;
R4FCA "aberto" K 1 = if
K R1FCA
K 1
otherwise
:= R4FCA "aberto" =
R3FCA "curto" K 1 = if
K R2FCA otherwise
:= R3FCA "curto" k =
Os mesmos filtros so utilizados de forma a obter os erros dos capacitores C1A e C1B
Clculo da resistncia do somador S5A
RSA 10 ( )k := Resistncia somador;
RS5A
Rps3A
1000
RSA
S5A
:= Resistncia de entrada somador;
RS5A 4.655 10
3
=
RS5A 4.7k :=
Limitador de Corrente de iLccA e iLccC
R
pc1A
C
pc1A
C
pc2A R
p
c
2
A
+15V
C
pc3A
-
+
N25A
D
pc1A
R
pc3A
R
pc4A
-
+
R
pc5A
N1
R
pc6A
D
pc2A
-
+
R
pc7A
R
pc8A
R
pc9A
R
pc10A
C
pc4A
Ch1A
T
pc1A
206
Valores do regulador de tenso
Cpc1A 0.1F := Rpc1A 560 := VDpc1A 7.5V := Cpc2A 0.1F := Cpc3A 10nF :=
PRpc2A 1k := Vdz 3.5V := Rpc2A 0.533 :=
Valores do Retificador de tenso
Rpc5A 34k := Rpc6A 34k := Rpc7A 34k := Rpc8A 68k :=
Valores do Comparador com histerese
V
opn
0V := Tenso da fonte;
V
opp
15 V := Alimentao positiva CI;
Rpc4A 1.2k := Alimentao negativa CI;
Rpc3A 1k :=
Rpc9A 82k :=
Cpc4A 100nF :=
Rpc10A 2.7k :=
V
Hp
Vdz
Rpc4A Rpc9A +
Rpc9A
V
opn
Rpc4A
Rpc9A
+ := V
Hp
( )
3.551 V =
V
Hn
Vdz
Rpc4A Rpc9A +
Rpc9A
V
opp
Rpc4A
Rpc9A
:= V
Hn
( )
3.332 V =
Obteno do sinal de Tenso no Capacitor C1A
Rd1A
Rd2A
C
1A
V
C
1
A
N3A
V
C
1
s
-
+
S4A 0.029 =
V
C_C.mx
345 V =
Rd1A 330k :=
V
C1As
10V := Tenso de sada do divisor;
kavA
V
C1As
V
C_C.mx
:= kavA 0.029 = Ganho da tenso;
Rd2A
kavA
1 kavA
Rd1A := Rd2A 9.851 k =
C1As
10 V = na sada do buffer
207
Clculo resistncia do somador S4A
RS4A kavA
RSA
S4A
:= RS4A 9.995 k = Resistncia de entrada do circuito somador;
RS4A 10k :=
Filtragem do sinal vc1A
R
2
F
V
C
C2FVC
+
-
R
4
F
V
C
R1FVC
C1FVC N3A
R3FVC
N4A
Utiliza-se um filtro Butterworth de segunda ordem; a 2 :=
( )
b 1 := ( )
i) Especifica-se o valor do ganho, K 1 := ( )
2i) Fixa a freqncia de corte em, f
c
0.85kHz :=
c
2 f
c
:=
( )
3i) Especificar C, C
10
f
c
:= C ( ) 0.012 s =
C1FVA 12nF := Valor Comercial;
4i) Determinar R2FVA,
R2FVA
4 b
a a
2
8 b K 1 ( ) + +

c
C1FVA
:= R2FVA 22.067 k =
R2FVA 22k := Valor Comercial;
R1FVA
b
c
2
C1FVA
2
R2FVA
:= R1FVA 11.067 k =
R1FVA 12k := Valor Comercial;
R4FVA "aberto" K 1 = if
K R1FVA
K 1
otherwise
:= R4FVA "aberto" =
R3FVA "curto" K 1 = if
K R2FVA otherwise
:= R3FVA "curto" k =
Os mesmos filtros so utilizados na determinao dos erros dos capacitores C1A e C1B
208
Obteno do sinal de Corrente ILcaA
R
p
s
1
A
L
caA
5I
LcaA
1000
-
+
N6A
V
Rps1A
LA25NP
I
Lcap
3.636 A = Corrente CA;
I
LcaAs
5I
Lcap
1000
:= I
LcaAs
0.018 A = Corrente de sada do sensor de efeito Hall;
Rps1A 200 := Resistncia paralelo especif. por sensor;
V
Rps1A
I
LcaAs
Rps1A := V
Rps1A
Clculo resistncia do somador S3A
S3A 1.5 =
RS3A
RSA
S3A
:= RS3A 6.6667 10
3
= Resistncia de entrada ao circuito somador;
RS3A 18000 :=
RSP1A
1
1
RSA
1
RS3A
+
1
RS4A
+
1
RS5A
+
:= RSP1A 2.135 10
3
=
RSP1A 1.8k := Valor Comercial;
209
Clculo Comparador com Histerese Fases A e B
+
-
R
ch2A
R
ch3A
N17A N18A
R
ch1A
Dados :
Ae
2.152 =
Faixa de tenso
Rch2A 5.1k :=
Resistncia de entrada
V
Hp
15V :=
Alimentao positiva do CI
V
Hn
15 V :=
Alimentao negativa do CI
Clculo de Rf
Rch3A
V
Hp
V
Hn
Ae
V
1
Rch2A := Rch3A 66 k = Resistncia em paralelo

Rch3A 66k := Valor comercial
Rch1A
Rch2A Rch3A
Rch2A Rch3A +
:= Rch1A 4.734 k =
Rch1A 5.1k := Valor Comercial
Clculo das tenses de limite
V
thA
Rch2A
Rch2A Rch3A +
V
Hp
:= V
thA
1.076 V = Limite superior
V
tlA
Rch2A
Rch2A Rch3A +
V
Hn
:= V
tlA
1.076 V = Limite inferior
Resultado Grfico do comparador com histerese
V
insubida
2 1.999 , 2 .. := V
indesc
2 1.999 , 2 .. :=
vos V
insubida
( )
V
Hn
V
insubida
V
thA
V
if
V
Hp
otherwise
:= vod V
indesc
( )
V
Hp
V
indesc
V
tlA
V
if
V
Hn
otherwise
:=
2 1 0 1 2
20
10
0
10
20
vos V
insubida
( )
vod V
indesc
( )
V
thA
V
tlA
V
insubida
V
indesc
,
210
ESTRUTURA CONTROLE VC_C
V
CC
L
ccC
i
LccC
C_C
+
V
C_C

-
I
lca
Q6, D6
Q5, D5
I
c
_
c
f
smnC
13kHz := Freqncia mnima de comutao;
1i) O valor mnimo do capacitor C_C

calculado a seguir;
Considera-se uma ondulao de tenso mxima no capacitor de V
C_C.mx
12V :=
C1C
I
Lcap
d
mnC
V
C_C.mx
f
smnC
:= C1C 9.32 F =
C1C 10F := Valor escolhido;
2i) Corrente no indutor CCC, considerando a corrente no capacitor :
i
C_C
t ( ) r C1C
v
C_C.cc
VcaC
2Vcc
cos r t 2

3
+
VcaC
2
8 Vcc
sin 2 r t 4

3
+
:=
i
LccC.cinv
t ( )
VcaC I
Lcap
4 Vcc
1 cos 2 r t 4

3
+
v
C_C.cc
Vcc
I
Lcap
sin r t 2

3
+
+ i
C_C
t ( ) + :=
40 87.5 135 182.5 230 277.5 325 372.5 420
10
5
0
5
10
15
20
i
LccC.inv
t ( )
i
LccC.cinv
t ( )
i
LccA.md
t ( )
i
LccC.crect
t ( )
VcaC I
Lcap
4 Vcc
1 cos 2 r t 4

3
+
v
C_C.cc
Vcc
I
Lcap
sin r t 2

3
+
i
C_C
t ( ) + :=
211
40 87.5 135 182.5 230 277.5 325 372.5 420
20
16.25
12.5
8.75
5
1.25
2.5
6.25
10
i
LccC.rect
t ( )
i
LccC.crect
t ( )
i
LccA.md
t ( )
3i) O valor mnimo do indutor CCC calcula-se a seguir:
LccCmx
12A :=
LccC
Vcc d
mnC
I
LccCmx
f
smnC
:= LccC 192.3 H =
LccC 200H := Valor escolhido
Com Z
nC
LccC
C1C
:= Z
nC
4.47 =
C
Vcc
I
Lcap
Z
nC
2
:=
C
1.031 S = Como valor mximo;
Ce
0.4S := Valor escolhido;
5i) Escolha das constantes S4 (Capacitor C_C) e S5 (Indutor CCA)
Como a tenso mxima no capacitor C_C V
C_C.mx
345 V = e a tenso de entrada limite dos
ampop de V
mx.ampop
10V :=
Considera-se:
S1C
V
mx.ampop
V
C_C.mx
:= S1C 0.029 =
S1C 0.029 := Valor escolhido;
Logo, S5 :
Valor escolhido;
S2C
S1C
Ce
:= S2C 0.073 =
C
d
mnC
f
smnC
S2C
Vcc
LccC
S1C
I
Lcap
C1C

:=
C
0.51V =
Ce
0.492 V = Valor escolhido;
212
f
cC.inv
t ( )
d
C
t ( )
Ce
S2C
Vcc
LccC
S1C
i
Lcc
t ( )
C1C


f
cC.rect
t ( )
d
C
t ( )
Ce
S2C
Vcc
LccC
S1C
i
Lcc
t ( )
C1C
+

f
cC.vaz
t ( )
d
C
t ( )
Ce
S2C
Vcc
LccC
:=
Inversor f
cC.inv
11

6 r
26.5 kHz = f
cC.inv
22
9 r
38.8 kHz =
Retificador f
cC.rect
5

6 r
13.5 kHz = f
cC.rect
11
6 r
60 kHz =
Vazio f
cC.vaz
5

6 r
22.1 kHz = f
cC.vaz
11
6 r
43.3 kHz =
40 85 130 175 220 265 310 355 400
1 10
4
2.2 10
4
3.4 10
4
4.6 10
4
5.8 10
4
7 10
4
f
cC.inv
t ( )
f
cC.rect
t ( )
f
cC.vaz
t ( )
t ( )
7i) A tenso de deslizamento mnima para que acontea o deslizamento sem fugas (inversor e
retificador), para o capacitor C_C, esta definida por;
v
dlz.mn.C
Vcc
Ce
Z
nC
2
i
LccC.inv
11
6 r
i
Lcc
7
6 r
+ := v
dlz.mn.C
194.273V =
v
dlz.mn.iC
t ( ) Vcc
Ce
Z
nC
2
i
LccC.inv
t ( ) i
Lcc
t ( )
( )
+ t
2
3 f
r
> if
Vcc t
2
3 f
r
if
:=
v
dlz.mn.rC
t ( ) Vcc
Ce
Z
nC
2
i
LccC.rect
t ( ) i
Lcc
t ( ) +
( )
+ t
2
3 f
r
< if
Vcc t
2
3 f
r
if
213
60 105 150 195 240 285 330 375 420
0
80
160
240
320
400
v
dlz.mn.iC
t ( )
v
dlz.mn.rC
t ( )
v
C_C
t ( )
t ( )
8i) Variao das grandezas vc_C e iLccC:
i
LccC.i
t ( )
Vcc C1C
LccC
Ce
S2C
Vcc C1C
LccC
S1C i
Lcc
t ( )
i
LccC.r
t ( )
Vcc C1C
LccC
Ce
S2C
Vcc C1C
LccC
S1C i
Lcc
t ( ) +
60 105 150 195 240 285 330 375 420
4
5
6
7
8
9
10
11
12
i
LccC.i
t ( )
i
LccC.r
t ( )
t ( )
V
c_C.i
t ( )
i
Lcc
t ( )
Ce
S2C
Vcc C1C
LccC
S1C i
Lcc
t ( ) +
V
c_C.r
t ( )
i
Lcc
t ( )
Ce
S2C
Vcc C1C
LccC
S1C i
Lcc
t ( )
:=
60 105 150 195 240 285 330 375 420
0
1.5
3
4.5
6
7.5
9
10.5
12
V
c_C.i
t ( )
V
c_C.r
t ( )
t ( )
214
PROJETO DE CONTROLE FASE C
Obteno do sinal de Controle da corrente ILccC
I
LccCmx
16.727 A = Corrente mxima no indutor dc;
S2C 0.073 = Constante para controle MD;
R
p
s
3
C
L
ccC
I
LccC
1000
-
+
N1C
V
Rps3C
LA25NP
I
LccCs
I
LccCmx
1000
:= I
LccCs
0.017 A = Corrente de sada do sensor efeito Hall;
Rps3C 150 := Resistncia paralelo especif. por sensor;
V
Rps3C
I
LccCs
Rps3C := V
Rps3C
Nota: O sinal de tenso na sada do buffer 0.15*ILccC
215
Filtro de primeiro Ordem
C
1FCC
R
2FCC
R
3FCC
N2C
R
1FCC
+
-
U1B
6
5
7
f
cfp
280Hz := Freqncia do corte do filtro 1er ordem;
Kfp 0.47 := Ganho do Filtro;
R1fcC 10k := Resistor de entrada;
R2fcC Kfp R1fcC := R2fcC 4.7 k = Resistor R2fcC;
R3fcC
R1fcC R2fcC
R1fcC R2fcC +
:= R3fcC 3.197 k = Resistor em Paralelo;
R3fcC 4.7k := Resistor comercial;
C1fcC
1
2 R1fcC f
cfp
:= C1fcC 56.841 nF =
C1fcC 56nF := Capacitor comecial
Clculo resistncia do somador S2C
RSC 10 ( )k := Resistncia do somador;
RS2C
Rps3C
1000
RSC
S2C
:= RS2C 20.6897 10
3
= Resistncia de entrada ao circuito somador;
RS2C 20k :=
216
Obteno do sinal de Tenso no Capacitor C1C
Rd1C
Rd2C
C
1C
V
C
1
C
N3C
V
C
1
C
s
-
+
S1C 0.029 =
V
C_C.mx
345 V =
Rd1C 330k :=
V
C1Cs
10V := Tenso depois do divisor;
kavC
V
C1Cs
V
C_C.mx
:= kavC 0.029 = Ganho da tenso;
Rd2C
kavC
1 kavC
Rd1C := Rd2C 9.851 k =
C1Cs
10 V = na saida do buffer
Clculo resistncia do somador S1C
RS1C kavC
RSC
S1C
:= Resistncia de entrada somador;
RS1C 9.995 k =
RS1C 10k :=
RSP1C
1
1
RSC
1
RS2C
+
1
RS1C
+
:= RSP1C 4 10
3
=
RSP1C 3.9k := Valor Comercial;
217
Clculo Comparador por Histerese Fase C
+
-
R
ch2C
R
ch3C
N17C N18C
R
ch1C
Dados :
Ce
0.492 V = Faixa de tenso
Rch2C 1.1k := Resistncia de entrada
V
Hp
15V := Alimentao positiva do CI
V
Hn
15 V := Alimentao negativa do CI
Calculo de Rf
Rch3C
V
Hp
V
Hn
Ce
1
Rch2C := Rch3C 66 k = Resistncia em paralelo

Rch3C 66k := Valor comercial
Rch1C
Rch2C Rch3C
Rch2C Rch3C +
:= Rch1C 1.082 k =
Rch1C 1.1k := Valor Comercial
Clculo das tenses de limite
V
thC
Rch2C
Rch2C Rch3C +
V
Hp
:= V
thC
0.246 V = Limite superior
V
tlC
Rch2C
Rch2C Rch3C +
V
Hn
:= V
tlC
0.246 V = Limite inferior
Resultado Grfico do comparador com histerese
V
insubida
0.5 0.4999 , 0.5 .. := V
indesc
0.5 0.4999 , 0.5 .. :=
vos V
insubida
( )
V
Hn
V
insubida
V
thC
V
if
V
Hp
otherwise
:= vod V
indesc
( )
V
Hp
V
indesc
V
tlC
V
if
V
Hn
otherwise
:=
0.6 0.4 0.2 0 0.2 0.4 0.6
20
10
0
10
20
vos V
insubida
( )
vod V
indesc
( )
V
thC
V
tlC
V
insubida
V
indesc
,
218

ANEXO D

A.1. LISTA DE COMPONENTES PROTTIPO MONOFSICO

A.1.1. CIRCUITO DE POTNCIA

No Descrio Quantidade Valor Unidade
1 Sensor de corrente efeito Hall LA25NP 2
2 Indutor de ao silcio L
ca
1 1,1 mH
3 Indutor de Ferrite L
cc
1 160 uH
4 Fusvel ultra-rpido 35 A 1
5 IGBT IRGP50B60PD1 QT e QB 2
6 Capacitor C1 1 5 uF
7 Resistor 330 kW e 220 kW 2
8 Diodo Retificador 1
9 Capacitor eletroltico C2 1 4,7 mF
10 Resistor de Carga RL 1 33
11 Transformador de Potncia 220/70,7/126/10V 1

A.1.2. CIRCUITO DE CONTROLE

No Detalhe Quantidade Valor Unidade
1 C1FC, C2FC, C1FV, C2FV 4 8,2 nF
2 C1i, C2i 2 2,7 uF
3 Cref1, Cref2, Cpc1, Cpc2 4 0,1 uF
4 Ctm1, Ctm2 2 100 pF
5 Cref3, Cpc3, Cpc4 2 10 nF
6 Rps3 1 150
7 Rps1 1 200
8 R32, R33 2 18 k
9 R1FC, R1FV 2 12 k
10 RS22, RS11 2 8,2 k
11 RS32 1 2,2 k
12 RS21, RpS1, R19 3 1,8 k
13 RSA 1 10 k
14 RS12, R51, R20 3 6,8 k
15 Rtm1, Rtm2 2 5,6 k
16 Rch1, Rch2 2 2,67 k
17 Rrc 1 2,7 k
18 Rch3 1 82 k
19 Rpc6, Rpc7 2 34 k
219

20 Rdif1,Rdif12 12 3,9 k
21 Rpc8 1 68 k
22 Rd4 1 5 k
23 R1i, R2i 2 33 k
24 Rpc1 1 560
25 Rref1 1 330
26 R2FC, R3FC, R2FV, R3FV 4 22 k
27 RS31, Rpc3, Rpc4, Rpc10, R14, Rpc9, Rpot 5 1 k
28 Potencimetro Rd2 1 20 k
29 Potencimetro Rref2, Rpc2, Rpot 3 1 k
30 Diodo ultra-rpido Drc, Dtm1, Dtm2, Dpc2 4
31 Diodo Zener Dz, Dpc1 7,5V/0,5W 2
32 Diodo Led D40 1
33 CI LM347 4
34 CI LM311 (U9, U10) 2
35 CI CD4081B 1
36 CI MC14584B
37 Driver SKHI20opA Semikon 1
38 Fonte alimentao SKHI PS1 Semikron
39 Transistor Tpc1BC338 1
40 Chave manual 3 posies 1

A.2. LISTA DE COMPONENTES PROTTIPO TRIFSICO

A.2.1. CIRCUITO DE POTNCIA

1 Sensor de corrente efeito Hall LA25NP 2
2 Indutor de ao silcio Lca 1 1,1 mH
3 Indutor de Ferrite Lcc 1 160 uH
4 Fusvel ultra-rpido 35 A 1
5 IGBT IRGP50B60PD1 QT e QB 2
6 Capacitor C1 1 5 uF
7 Resistor 330 kW e 220 kW 2
8 Diodo Retificador 1
9 Capacitor eletroltico C2 1 4,7 mF
10 Resistor de Carga RL 1 33
11 Transformador de Potncia 220/70,7/126/10V 1

220

A.2.2. CIRCUITO DE CONTROLE

1 C1FC, C2FC, C1FV, C2FV 4 8,2 nF
2 C1i, C2i 2 2,7 uF
3 Cref1, Cref2, Cpc1, Cpc2 4 0,1 uF
4 Ctm1, Ctm2 2 100 pF
5 Cref3, Cpc3, Cpc4 2 10 nF
6 Rps3 1 150
7 Rps1 1 200
8 R32, R33 2 18 k
9 R1FC, R1FV 2 12 k
10 RS22, RS11 2 8,2 k
11 RS32 1 2,2 k
12 RS21, RpS1, R19 3 1,8 k
13 RSA 1 10 k
14 RS12, R51, R20 3 6,8 k
15 Rtm1, Rtm2 2 5,6 k
16 Rch1, Rch2 2 2,67 k
17 Rrc 1 2,7 k
18 Rch3 1 82 k
19 Rpc6, Rpc7 2 34 k
20 Rdif1,Rdif12 12 3,9 k
21 Rpc8 1 68 k
22 Rd4 1 5 k
23 R1i, R2i 2 33 k
24 Rpc1 1 560
25 Rref1 1 330
26 R2FC, R3FC, R2FV, R3FV 4 22 k
27 RS31, Rpc3, Rpc4, Rpc10, R14, Rpc9, Rpot 5 1 k
28 Potencimetro Rd2 1 20 k
29 Potencimetro Rref2, Rpc2, Rpot 3 1 k
30 Diodo ultra-rpido Drc, Dtm1, Dtm2, Dpc2 4
31 Diodo Zener Dz, Dpc1 7,5V/0,5W 2
32 Diodo Led D40 1
33 CI LM347 4
34 CI LM311 (U9, U10) 2
35 CI CD4081B 1
36 CI MC14584B
37 Driver SKHI20opA Semikon 1
38 Fonte alimentao SKHI PS1 Semikron
39 Transistor Tpc1BC338 1
40 Chave manual 3 posies 1
C
1
=5uF
QT
QB
iLca
LA25NP
M - +
i
Lca
iLcc
LA25NP
M - +
i
Lcc
5:1000
1:1000 LccA=160u
FA-35A
R62=330k
vcp1A
Rps3=150
i
Lcc
C1FC=8,2n C2FC=8,2n
R2FC=22k
R3FC=22k
R1FC=12k
Rd2=20k
v
cp1
C1FV=8,2n C2FV=8,2n
R2FV=22k
R3FV=22k
R1FV=12k
Rps1=200
iLca
Rdif12=3,9k
Rdif9=3,9k
N1
N2
N3
N4
N6
Rdif10=3,9k
Rdif11=3,9k
R
p
o
t =
1
k
Rdif4=3,9k
Rdif3=3,9k
Rdif2=3,9k
Rdif1=3,9k
RS31=1k RS32=2,2k
RpS1A=1,8k
RS21=1,8k RS22=8,2k
RS11=8,2k RS12=6,8k
Rch2=2,67k
Rch1=2,67k
Rch3=82k
R19=1,8k
+15V
Drc
RrC=2,7k
Dtm1
Rtm1=5,6k
Ctm1=100p
Rtm2=5,6k
Ctm2=100p
Dtm2
R14=1k
+15V
QTA
C
p
c
1
=
0
,
1
u
Rpc1=560
Dpc1
C
p
c
2
=
0
,
1
u
R
p
c
2
=
1
k
C
p
c
3
=
1
0
n
Rpc3=1k
Rpc4=1k
Rpc9=1k
R20=6,8k
+15V
Rpc10=1k
C
p
c
4
=
1
0
n
Tpc1
BC338
C
h
1
+15V
Rpc5=34k
Dpc2 Rpc7=34k
iLccp
i
Lccp
Rpc8=68k
D40
R51=6,8k
N25
iLcaA
0,052
vc1
Vacp=10V
0,15
iLcc
-(0,47 iLcc+0,052 vc1+0,67 iLca)
Vdc=3,5V
HiLccA=25,13 A
LiLccA=22,20 A
iLccp=2,51V
iLcap=2,83A
iLccAp=18 A
iLccm=3,33 A
iLccmax=3 A
vc1p=191V
vc1p=10V
=0,946V
VtHA=-0,473 V
VtLA=0,473 V
Inversor fmin(270)=49,9 kHz
fmax(0)=70,41 kHz
Retificador fmin(270)=25,04 kHz
fmax(90)=105,23 kHz
Vazio fmin(270)=37,48 kHz
fmax(90)=79 kHz
RSA=10k
iLcap=2,83V
U2A
1
3
2
5
6
U11A
1 2
U11B
3 4
U11C
5 6
U11E
11 10
U11D
9 8
-
+
U10
2
3
7
-
+
U4A
2
3
1
-
+
U4D
13
12
14
-
+
U1A
2
3
1
+
-
U1B
5
6
7
-
+
U1D
13
12
14
+
-
U1C
10
9
8
-
+
U2A
2
3
1
+
-
U2B
5
6
7
+
-
U2D
12
13
14
-
+
U4C
9
10
8
+
-
U9
2
3
7
N24A
N17
RL = 33 Ohms
Lca=1,1mH
C2=4,7mF
N5
C
re
f1
=
0
,
1
u
F
Rref1=330
Dz
C
re
f2
=
0
,
1
u
F
R
re
f2
=
1
k
C
re
f3
=
1
0
n
+15V
+
-
U2C
10
9
8
N12
R60=270k
vcp2
Rd4=5k
vcp2
N13
-
+
U3D
13
12
14
Rdif8=3,9k
Rdif7=3,9k
Rdif5=3,9k
Rdif6=3,9k
+
-
U3B
5
6
7
-
+
U3A
2
3
1
R1i=33k
R2i=33k
C2i=2,7uF
C1i=2,7uF
N14 -
+
U3C
9
10
8
R33=18k
N15
R32=18k
N16
QBA
U2B
4
Vcai = 220 V
Vca = 70,7 V
D
Rpart=2,2k
10 V
126 V
-
V
A

+
-
V
B

+
-
V
C

+
L
1
L
3
L
2
A
B
C
C1A=5uF
QTA
QBA
iLcaA
LA25NP
M - +
iLcaA
iLccA
LA25NP
M - +
iLccA
5:1000
1:1000 LccA=150u
FA-35A
R62=330k
vcp1A
Rps3A=150
iLccA
C1FCA=8,2n C2FCA=8,2n
R2FCA=22k
R3FCA=22k
R1FCA=12k
Rd2A=10k
vcp1A
C1FVA=8,2n C2FVA=8,2n
R2FVA=22k
R3FVA=22k
R1FVA=12k
Rps1A1=200
iLcaA
RsA4=3,9k
RsA3=3,9k
N1A
N2A
N3A
N4A
N6A
RsA2=3,9k
RsA1=3,9k
VcaA
R
p
o
tA
1
=
1
k
RsA8=3,9k
RsA7=3,9k
RsA6=3,9k
RsA5=3,9k
RrefA1=10k
RpotA2=10k
RrefA2=10k
+15V -15V
N5A
RS5A1=2,2k RS5A2=2,7k
RpS1A=1,8k
RS4A1=4,7k RS4A2=6,8k
RS3A1=1,0k RS3A2=10k
N7A
Rch2A=3,9k Rch2A1=1,2k
Rch1A=3,9k Rch1A1=1,2k
Rch3A=33k
Rch3A1=33k
R19=1,8k
+15V
Drc1A
RrC1A=2,7k
Dtm1A
Rtm1A=5,6k
Ctm1A=100p
Rtm2A=5,6k
Ctm2A=100p
Dtm2A
R23=1k
+15V
QTA
QBA
C
p
c1
A
=
0
,1
u
Rpc1A=560
Dpc1A
C
p
c2
A
=
0
,1
u
R
p
c2
A
=
1
k
C
p
c3
A
=
1
0
n
Rpc3A=1k
Rpc4A=1k
Rpc9A=1k
R20=6,8k
+15V
Rpc10A=1k
C
p
c4
A
=
1
0
n
Tpc1A
BC338
C
h
1
A
+15V
Rpc5A=34k
Dpc2A Rpc7A=34k
iLccpA
iLccpA
Rpc8A=68k
D40
R51=6,8k
N25A
C1B=5uF
QTB
QBB
iLcaB
LA25NP
M - +
iLcaB
iLccB
LA25NP
M - +
iLccB
5:1000 1:1000 LccB=150u
FB-35A
R63=330k
vcp1B Rps3B=150
iLccB
C1FCB=8,2n C2FCB=8,2n
R2FCB=22k
R3FCB=22k
R1FCB=12k
Rd2B=10k
vcp1B
C1FVB=8,2n C2FVB=8,2n
R2FVB=22k
R3FVB=22k
R1FVB=12k
Rps1B1=200
iLcaB
RsB4=3,9k
RsB3=3,9k
N1B
N2B
N3B
N4B
N6B
RsB2=3,9k
RsB1=3,9k
VcaB
R
p
o
tB
1
=
1
k
RsB8=3,9k
RsB7=3,9k
RsB6=3,9k
RsB5=3,9k
RrefB1=10k
RpotB2=10k
RrefB2=10k
+15V
-15V
N5B
RS5B1=2,2k RS5B2=2,7k
RpS1B=1,8k
RS4B1=4,7k RS4B2=6,8k
RS3B1=1,0k RS3B2=10k
N7B
Rch2B=3,9k Rch2B1=1,2k
Rch1B=3,9k Rch1B1=1,2k
Rch3B=33k
Rch3B1=33k
R21=1,8k
+15V
Drc1B
RrC1B=2,7k
Dtm1B
Rtm1B=5,6k
Ctm1B=100p
Rtm2B=5,6k
Ctm2B=100p
Dtm2B
R24=1k
+15V
QTB
QBB
C
p
c1
B
=
0
,1
u
Rpc1B=560
Dpc1B
C
p
c2
B
=
0
,1
u
R
p
c2
B
=
1
k
C
p
c3
B
=
1
0
n
Rpc3B=1k
Rpc4B=1k
Rpc9B=1k
R22=6,8k
+15V
Rpc10B=1k
C
p
c4
B
=
1
0
n
Tpc1B
BC338
C
h
1
B
+15V
Rpc5B=34k
Dpc2B Rpc7B=34k
iLccpB
iLccpB
Rpc8B=68k
D42
R61=6,8k
N25B
C1C=10uF
QTC
QBC
iLcaC
iLccC
LA25NP
M - +
iLccC
1:1000 LccC=200u
FC-35A
R64=330k
vcp1B
Rps3C=150
iLccC
C1FCC=56n
R2FCC=4,7k
R3FCC=4,7k
Rd2C=10k
vcp1C
N1C
N2C
N3C N4C
VcaC
R
p
o
tC
1
=
1
k
RsC8=12k
RsC6=12k
RsC5=12k
Rch2C=4,7k Rch2C1=0,1k
Rch1C=4,7k Rch1C1=0,1k
Rch3C=33k
Rch3C1=33k
R27=1,8k
+15V
Drc1C
Rrc1C=2,7k
Dtm1C
Rtm1C=5,6k
Ctm1C=100p
Rtm2C=5,6k
Ctm2C=100p
Dtm2C
R30=1k
+15V
QTC
QBC
C
p
c1
C
=
0
,1
u
Rpc1C=560
Dpc1C
C
p
c2
C
=
0
,1
u
R
p
c2
C
=
1
k
C
p
c3
C
=
1
0
n
Rpc3C=1k
Rpc4C=1k
Rpc9C=1k
R29=6,8k
+15V
Rpc10C=1k
C
p
c4
C
=
1
0
n
Tpc1C
BC338
C
h
1
C
+15V
Rpc5C=34k
Dpc2C Rpc7C=34k
iLccpC
iLccpC
Rpc8C=68k
D44
R66=6,8k
N25C
R1FCC=10k
RsC4=3,9k
RsC3=3,9k
RsC2=3,9k
RsC1=3,9k
R
sC
7
=
1
2
k
C
rc1
C
=
0
,1
u
Rrc1C=560
Drc1C
C
rc2
C
=
0
,1
u
R
rc2
C
=
1
k
C
rc3
C
=
1
0
n
+15V
RsC9=3,9k
RsC10=3,9k
RsC11=3,9k
Rsc12=3,9k
RLoad=9,38
75V
L
1
L
3
L
2
A
B
C
F
A
S
E

A
F
A
S
E

B
F
A
S
E

C
135 Vrms
78 Vrms
380 Vrms
Vdc=6,815V
Vacp=3,19V
Vacp=10V
0,029 vc1C
Vdc=3,5V
HiLccC=23,68 A
LiLccC=22,21 A
iLccCp=2,51V
iLcaBp=3,64V
-0,073 iLccC
iLcaB
0,029 vc1B
Vacp=10V
0,15 iLccB
-(0,322 iLccB+0,029 vc1B+ iLcaB)
RSB=10k
Vdc=3,5V
HiLccB=23,68 A
LiLccB=22,21 A
iLccBp=2,51V
iLcaAp=3,64V
iLcaA
0,029 vc1A
Vacp=10V
0,15 iLccA
-(0,322 iLccA+0,029 vc1A+ iLcaA)
Vdc=3,5V
HiLccA=23,68 A
LiLccA=22,21 A
iLccAp=2,51V
iLcaAp=3,64A
iLccAp=16,67A
iLccAm=2,67A
iLccAmax=8A
vc1Ap=345V
iLcaBp=3,64A
iLccBp=16,67A vc1Bp=345V
iLccBm=2,67A
iLccBmax=8A
iLcaCp=3,64A
iLccCp=16,67A vc1Cp=345V
iLccCm=2,67A
iLccCmax=12A
iLoad=8A
VLoad=75V
i
L
c
a
A
p
=
1
,
2
9
3
A
vc1Bp=12V
vc1Ap=12V
vc1Cp=12V
A=2,154 V
VtHA=-1,076 V
VtLA=1,076 V
B=2,154 V
VtHB=-1,076 V
VtLB=1,076 V
C=0,512 V
VtHC=-0,246 V
VtLC=0,246 V
fmax(0)=51,47 kHz
fmax(90)=67 kHz
fmax(90)=59,16 kHz
fmax(0)=51,47 kHz
fmax(90)=67 kHz
fmax(90)=59,16 kHz
fmax(220)=38,8 kHz
fmax(330)=60 kHz
fmax(330)=43,3 kHz
RSA=10k
iLcaAp=3,64V
iLcaBp=3,64V
U2A
1
3
2
U2B
5
4
6
U2C
8
10
9
U2D
13
11
12
U10B
5
4
6
U10A
1
3
2
U1A
1 2
U1B
3 4
U1C
5 6
U1E
11 10
U1D
9 8
U8D
9 8
U8E
11 10
U8C
5 6
U8B
3 4
U8A
1 2
U5A
1 2
U5B
3 4
U5C
5 6
U5E
11 10
U5D
9 8
-
+
U4
2
3
7
-
+
U7
2
3
7
-
+
U9
2
3
7
-
+
U3B
6
5
7
-
+
U3C
9
10
8
-
+
U3A
2
3
1
-
+
U3D
13
12
14
-
+
U6C
9
10
8
-
+
U6B
6
5
7
-
+
U7A
2
3
1
+
-
U7B
5
6
7
-
+
U7D
13
12
14
+
-
U7C
10
9
8
-
+
U8A
2
3
1
+
-
U8B
5
6
7
+
-
U8D
12
13
14
-
+
U8C
9
10
8
+
-
U9
2
3
7
-
+
U4A
2
3
1
+
-
U4B
5
6
7
-
+
U4D
13
12
14
+
-
U4C
10
9
8
-
+
U5A
2
3
1
+
-
U5B
5
6
7
+
-
U5D
12
13
14
-
+
U5C
9
10
8
+
-
U6
2
3
7
-
+
U1A
2
3
1
+
-
U1B
6
5
7
-
+
U1D
13
12
14
+
-
U1C
10
9
8
-
+
U2A
2
3
1
-
+
U2C
9
10
8
-
+
U3
3
2
7
0,15 iLccC
(0,073 iLccC+0,029 vc1C)
N24A
N23A
N24B
N23B
N24C
N23C

223

REFERNCIAS BIBLIOGRFICAS
[1] Rashid, Muhammad H. "Electronica de Potencia; circuitos, dispositivos e
aplicaciones". 2da Edicion. s.l. : Prentice Hall Hispanoamericana, S.A.,
1995.
[2] Dugan, Roger C., McGranaghan, Mark F. e Beaty, Wayne H. "Electrical
Power System Quality". s.l. : ISBN 0-07-018031-8 McGraw-Hill.
[3] International Electrotechnical Commission. "Electromagnetic
compatibility (EMC) Part1-2:limits - Limits for harmonic current emissions
(equipament input current 16 A per phase), IEC 61000 3-2". 2nd Edition.
2000.
[4] . "Electromagnetic compatibility (EMC) Part3-4:limits - Limits of emission
of harmonic current in low-voltage power supply system for equipament
with rated current greater than 16, IEC 61000 3-4". First Edition. 1998.
[5] IEEE Industry Application Society. "IEEE Recommended practices and
requirements of harmonic control in electrical power system". NY : IEEE std
519, 1993.
[6] Bhim, Singh, Brij N., Singh and Ambrish, Chandra e outros. "A review
of three-phase improved power quality AC-DC converter". IEEE
Transactions on Industrial Electronic. No. 3, June 2004, Vol. vol. 51.
[7] Colling, Ivan Eidt and Barbi, Ivo. A reversible step-up voltage-source
inverter controlled by sliding mode. Charleston, South Carolina : IEEE
Power Electronics Specialists Conference - PESC Proceeding Piscataway,
30 June-July 1999. pp. 538-543. Vol. 1.
[8] . Conversor CA-CC trifsico reversvel com elevado fator de potncia e
controle por regime de deslizamento. Congresso Brasileiro de Automtica
- CBA. Florianpolis : Anais Curitiba.CBA, 13 Set. 2000. pp. 711-716.
[9] Colling, Ivan Eidt. Conversores CA-CC monofsicos e trifsicos
reversveis com elevado fator de potncia. Tese de Doutorado em
Engenharia Eltrica. Florianpolis : Centro Tecnolgico - Instituto de
Eletrnica de Potncia, Universidade Federal de Santa Catarina, 2000.

224
[10] Colling, Ivan Eidt and Barbi, Ivo. Reversible Unity Power Factor Step-
Up/Step-Down ACDC Converter Controlled by Sliding Mode. IEEE Trans.
on Power Electron. No. 2, 2001, Vol. 16, pp. 223-230.
[11] Cceres Agelviz, Ramn Oswaldo. "Famlia de conversores CC-CA,
derivados dos conversores CC-CC fundamentais". Florianpolis : Centro
Tecnolgico - Instituto de Eletrnica de Potncia, Universidade Federal de
Santa Catarina, 1997.
[12] Cceres Agelviz, Ramn O. and Barbi, Ivo. "A Boost DC-AC converter:
operation, analysis, control and experimentation". Orlando : Intern. Conf. on
Ind. Electron., Control, and Instrumentation IECON (1995), Piscataway,
1995. pp. 546-551.
[13] . "A boost DC-AC converter: operation, analysis, control and
experimentation". New York : IEEE Trans. on Power Electron., 1999. pp.
134-141. Vol. 14.
[14] Romaneli, E. e Barbi, Ivo. Inversor Boost Trifsico: Teoria,
equacionamiento, simulao e experimentao. Dissertao de Mestrado
em Engenharia Eltrica. Florianpolis : Centro Tecnolgico - Instituto de
Eletrnica de Potncia, Universidade Federal de Santa Catarina, 1998.
[15] . "Inversor elevador de tenso para acionamento de motor de induo
trifsico". Seminrio de Eletrnica de Potncia. Florianpolis : Centro
Tecnolgico - Instituto de Eletrnica de Potncia, Universidade Federal de
Santa Catarina, 1998.
[16] Vorprian, V. Simplified analisys of PWM converters using the model of
the PWM Switch Part. I: Continuous Conduction. s.l. : Proc. VPEC
seminar, 1989. pp. 1-9.
[17] Erickson, Robert W. Fundamentals of Power Electronics. EE.UU :
Cahpman & Hall, 1997.
[18] Venkataramanan, Ram, Sabanovic, Adif and Cuk, Slobodan. "Sliding
mode control of DC-to-DC converters". In: Intern. Conf. on Ind. Electron.,
control and Instrumentation - IECON. 1985.
[19] Ogata, Katsuhiko. Engenharia de controle moderno. Terceira Edio.
s.l. : Prentice Hall, Inc, 1998.

225
[20] Fuentealba, Edward L., Colling, Ivan E. e Barbi, Ivo. "AC-DC Three-
Phase reversible converter with high power factor controlled by sliding
regime. Congresso Brasileiro de Eletrnica de Potncia. Outubro de 2007.
[21] Fuentealba, Edward L. and Barbi, Ivo. AC-DC Bidirectional Single-Phase
Step-Down Converter with High Power Factor. In: Intern. conf. on Ind.
Electron., control and Instrumentation - IECON. 2006, Vol. 1, pp. 546-551.
[22] . Conversor CA-CC Buck Bidirecional Monofsico com Elevado Fator de
Potncia. XVI Congreso Brasileiro de Automtca - CBA. Anais CBA, 3-6
de Outubro de 2006, pp. 162-167.
[23] Utkin, V. I. Variable structure systems with sliding modes. IEEE Trans. on
Automatic Control. April 2007, Vol. 22, No. 2, pp. 212-222.
[24] Hung, John Y., Gao, Weibing and Hung, James C. "Variable structure
control: a survey". IEEE Trans. Ind. Electron. No. 1, Feb. 1993, Vol. 40, pp.
2-22.
[25] DeCarlo, Raymond, Zak, Stanislaw and Matthews, Gregory P. Variable
Structure Control of Nolinear Multivariable System. New York : Tutorial
Proc. of the IEEE, 1988. pp. 212-232. Vol. 76.

PDF

Hochgeladen von

Dokumentinformationen

Originaltitel

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

PDF

Hochgeladen von

Copyright:

Verfügbare Formate

UNIVERSIDADE FEDERAL DE SANTA CATARINA

: Defasagem da fase i, com relao origem, no sistema

= , desconsidera-se a derivada das referncias do lado direito de

Graficam-se o primeiro e segundo coeficientes;

Grafica-se o primeiro e segundo coeficiente:

+ := Tenso no capacitor C_B;

:= Freqncia operando como Inversor;

:= Freqncia operando como Retificador;

:= Freqncia operando em vazio;

Grafica-se o primeiro e segundo coeficientes;

Rch2A := Rch3A 66 k = Resistncia em paralelo

:= Freqncia operando como Inversor;

:= Freqncia operando como Inversor;

Rch2C := Rch3C 66 k = Resistncia em paralelo

Das könnte Ihnen auch gefallen