Arreglos Lgicos Programables (PAL)

1. Introduccin
Las PAL (Arreglos Lgicos Programables), que como su nombre lo indica son
arreglos matriciales de fusibles y diodos que mediante una cierta lgica pueden
llegar a desempear cualquier funcin booleana. Su arquitectura interna
consiste en trminos AND programables que alimentan trminos OR fijos.
Todas las entradas a la matriz pueden ser combinadas mediante AND entre si,
pero los trminos AND especficos se dedican a trminos OR especficos. Las
PAL tienen una arquitectura muy popular y son probablemente el tipo de
dispositivo programable por usuario ms empleado. Si un dispositivo contiene
macroclulas, comnmente tendr una arquitectura PAL.
Las PAL son PLD que se han desarrollado para superar ciertas desventajas de
la PLA, tales como los largos retardos debidos a los fusibles adicionales que
resultan de la utilizacin de dos matrices programables y la mayor complejidad
del circuito. Bsicamente la PAL est formada por una matriz AND programable
y una matriz OR fija con la lgica de salida, esta estructura permite
implementar cualquier suma de productos lgica con un nmero de variables
definido, sabiendo que cualquier funcin lgica puede expresarse como suma
de productos. La PAL es el dispositivo lgico programable ms comn y se
implementa con tecnologa bipolar TTL o ECL.

2- Arreglos Lgicos Programables (PAL)

Un dispositivo lgico programable es aquel cuyas caractersticas pueden ser
modificadas y almacenadas mediante programacin. Entre los dispositivos
lgicos programables el PAL es el ms simple, son los ms populares y los
ms utilizados.
El circuito interno de un PAL consiste de una matriz de conexiones, una matriz
de compuertas AND programables y un arreglo de compuertas OR fijo [1]. La
matriz de conexiones es una red de conductores distribuidos en filas y
columnas con un fusible en cada punto de interseccin, mediante la cual se
seleccionan cuales entradas del dispositivo sern conectadas al arreglo OR y
as obtener una funcin lgica en forma de suma de productos. Los circuitos
PAL son no reprogramables; ya que la sntesis de las ecuaciones lgicas se
realiza a travs de la quema de fusibles en cada punto de interseccin de los
pines de entrada con las compuertas.

3. Estructura de la PAL
En la Figura 1 se muestra la estructura interna de una PAL, en esta se observa
que cada lnea de salida es conectada a tres lneas producto y por consiguiente
representa una suma de tres trminos producto.

Figura 1. Estructura interna de la PAL.

Debido al arreglo OR, la representacin del PAL mostrada en la Figura 2 es
ms usada que el de la Figura 1.

Figura 2. Estructura interna de la PAL estndar.

4. Funcionamiento de la PAL.
Como se ha mencionado, las PAL estn formadas por una matriz de puertas
AND programable conectada a una puerta OR fija. Esta estructura permite
implementar cualquier suma de productos lgicos con un nmero de variables
definidas y limitadas, entre otras, por el nmero de entradas y salidas que
tenga el dispositivo.
En la Figura 3 se muestra la estructura bsica de un PAL para tres variables de
entrada y salida sin programar [2]. Cada punto de interseccin entre una fila y
una columna se denomina celda y es el elemento programable de la PAL. Cada
fila se conecta a la entrada de una puerta AND y cada columna a la variable de
entrada o su complemento. En funcin de la presencia o ausencia de las
conexiones creadas por programacin, se puede aplicar cualquier combinacin
de variables de entrada o sus complementos a una puerta AND para generar
cualquier operacin producto que se desee.

Figura 3. PAL con matriz AND sin programar.

La implementacin de una funcin lgica sobre un PAL, se muestra la figura 4,

donde las seales que entran a la matriz son las variables de entrada y sus
complementos. Cuando se requiere la conexin entre una fila y una columna, el
fusible queda intacto, Cuando dicha conexin no se requiere, el fusible se abre
en el proceso de programacin. La salida de la puerta OR proporciona
finalmente la suma de productos. Observe que si alguna entrada de una puerta
AND queda sin conectar, esta adquiere el valor del elemento neutro del
producto lgico, sin afectar el resultado de dicha puerta.

Figura 4. PAL con matriz AND programada.

5. Smbolo simplificado de la PAL.
Puesto que las PAL son circuitos integrados muy complejos desde el punto de
vista interno, los fabricantes han adoptado una notacin simplificada para
eliminar los diagramas lgicos complicados. En la Figura 5 se muestra la
notacin.

Figura 5. Smbolo simplificado de una PAL.

Buffer de entrada: Para evitar cargar con la gran cantidad de entradas de

puertas AND a las que se pueden conectar una variable o su complemento, se
aade un buffer a las variables de entrada de la PAL. Un buffer inversor genera
el complemento de una variable de entrada.
Puertas AND: una matriz AND de una puerta PAL tpica tiene una gran
cantidad de lneas de interconexin y cada puerta AND tiene entradas
mltiples. El diagrama lgico de una PAL muestra cada puerta AND que
realmente tienen varias entradas, utilizando una sola lnea para representar a
todas las lneas de entrada.

Conexiones de una PAL: Para obtener un diagrama lo ms sencillo posible, los

fusibles de una matriz AND programable se indican mediante una X en el punto
de interseccin si el fusible queda intacto y no se indica nada s el fusible esta
fundido. Las conexiones fijas emplean el punto estndar.
6. Diagrama de bloque de una PAL.
Las salidas de la matriz AND son las entradas de la matriz OR y la salida de
cada puerta OR se asocia a una variable lgica de salida. Una PAL tpica tiene
ocho o ms entradas en la matriz AND y hasta ocho bloques lgicos de salida
como se muestra en la Figura 6 [3].

Figura 6. Diagrama de bloque de una PAL.

Algunas PAL disponen de pines de entrada/salida (E/S) combinados, que se

pueden programar como salida o como entrada. La presencia de estos pines es
muy til cuando se desea, por ejemplo, realizar una realimentacin entre
variables de salida y entrada como es el caso del diseo de un biestable.
7. Fabricantes de la PAL.
Dispositivos PAL (o simplemente PALS) se introducen en 1978 por Monolithic
Memories, Inc., (MMI), la arquitectura era ms sencilla que la FPLA porque
omita la matriz OR programable. Esto hizo los dispositivos ms rpidos, ms
pequeos y ms baratos [4].
Los PAL de MMI pronto fueron distribuidos por AMD la cual empleo tecnologa
PROM de fusibles Titanio-Tungsteno programables una sola vez; Texas
Instruments apoya las PALs con arquitectura variable programables una sola
vez y National Semiconductor, quien fue el pionero en el desarrollo de Arreglos
Lgicos Programables (Programmable Logic Arrays, PLAs) en forma de un DIP
grande de 24 pines o terminales (0.6 pulgadas de ancho) con 96 trminos
productos, 14 entradas, 8 salidas.
El primer circuito PAL fue el 16L8, de 20 terminales (pines), con soporte para 8
salidas y hasta 16 entradas con tecnologa Bipolar, mostrada en la Figura 7, en
cada macro celda se observa:

 Cada variable de entrada es distribuida negada y sin negar en la matriz de

interseccin mediante los literales (columnas).
Todas las columnas cruzan lneas horizontales donde se puede realizar el
AND cableado de las columnas que se elijan y con ello generar en cada fila la
suma de productos que se desee.
Siete filas son unidas mediante una compuerta OR para realizar la suma de
productos.
La seal de salida es negada por cuestiones de velocidad; ya que es ms
rapida una compuerta NOR que una OR, aunque existe la PAL 16H8, donde la
salida en la compuerta OR sale sin negar.
En algunas macroceldas el valor de salida se realimenta negado y sin negar a
todo el circuito, lo cual permite la conexin en cascada de lgica, para la
sntesis de funciones ms complejas. Esto adems facilita el diseo de circuitos
realimentados para la elaboracin de celdas de emorias.
Las salidas se pueden controlar individualmente a travs de las compuertas
Tri-State de cada una y con esto poder seleccionar la salida como entrada.

Figura 7. PAL16L8 en encapsulado DIP20.

Con este tipo de dispositivos pueden simularse arreglos del tipo de Productos
Lgicos, o en su caso realizar decodificacin de direcciones. Sin embargo, la
mayor aportacin de los dispositivos PAL fue generar aplicaciones especficas
en muy corto tiempo. La operacin de estos dispositivos inicio manejando
velocidades de 4.7 Mhz para la IBM PC hasta 33 Mhz, para posteriormente
alcanzar los 50 Mhz; hoy se pueden encontrar dispositivos que operan con un
retraso de propagacin de la seal del orden de 5ns.
Sin embargo, su estructura simple tambin es su principal desventaja, ya que
solo se pueden implementar pequeos circuitos lgicos representados con un
modesto nmero de trminos producto, porque su estructura de interconexin
esta fija en cuanto a que no se puede configurar la salida si se requiere que
sea activo alto, activo bajo, con o sin registro. En la Figura 8 se observa el
diseo de una PAL con puertas de distintos tipos.

Figura 8. Diseo de una PAL con puertas de distintos tipos.

En el mercado se manejan referencias de las PALs comerciales como la

PAL16L8, PAL20L8, PAL20V8 y PAL20X8.

8. Nomenclatura de la PAL.
Los lderes en fabricacin de PLDs, Texas Instruments y AMD, tienen una
notacin para identificar los dispositivos [2]. Por ejemplo, la estructura en PLD
segn AMD es:

Figura 9. Nomenclatura utilizada para identificar los PLD segn AMD.

Dentro de la estructura de salida se tienen las posibilidades contenidas en la

tabla 1.
Tabla 1 Tipos de Salidas de una PAL.

9. Conclusiones.
Los PAL internamente estn formados por matriz de conexiones, matriz de
compuertas AND programables y un arreglo de compuertas OR fijo, y se
encuentran disponibles en varias tecnologas de circuitos, adems de TTL
bipolar de fusibles programables.
Debido a la complejidad del circuito interno de las PAL, los fabricantes
implementaron un circuito simplificado para eliminar los diagramas lgicos
complicados utilizando buffer de entradas, una sola lnea para representar a

todas las lneas de entrada de una AND, indicando los fusibles mediante una X
en el punto de interseccin, entre otros.

Entre los fabricantes de las PAL, se encuentran la Monolithic Memories, Inc.,

(MMI), National Semiconductor, Texas Instruments y AMD.
Los arreglos lgicos programables (PAL) son introducidos al mercado como un
reemplazo de bajo costo para las compuertas lgicas PROM y PLA.
Las velocidad de manejo de las PAL es de 4.7 Mhz para la IBM PC hasta 50
Mhz, adems existen dispositivos que operan con un retraso de propagacin
de la seal del orden de 5 ns.

10. Referencias Bibliogrficas.

1. Torres Francisco. Circuitos Integrados de Aplicacin Especfica. Disponible:
www2.uniovi.es/8693/documento/LECC1ce.Pdf. [Consulta: 2007, noviembre
27].
2. Gonzlez, Jos L. Sistemas Electrnicos Digitales. Temario Volumen II.
Disponible: books.google.com. [Consulta: 2007, noviembre 27].
3. Sanchis Enrique. (2002). Fundamentos y Diseo de Aplicaciones.
Tecnologa. Disponible: books.google.com. [Consulta: 2007, noviembre 27].
4. Montejo Miguel. Lgica Programada. Disponible: es.wikipedia.org/wiki/
Lgica _ programada - 40k. [Consulta: 2007, noviembre 27].