Universidad de

Guanajuato
La verdad os har libres

Electrnica Digital II
Practica 5
Enrique Mosqueda Gonzlez
Luis Novo Torres
Ana Karen Wells Soto
Dr. Cerda Villafaa Gustavo

07/Marzo/2014

Objetivos:
Entender el funcionamiento y el diagrama de flujo de mquinas de estado algortmico
Implementar una mquina de estado algortmico mediante lgica programable.

Componentes:
Virtuales

Equipo:
1 Equipo de cmputo con paquete de software para simular circuitos electrnicos

5.1 Introduccin.
Cuando un sistema digital lleva a cabo el procesamiento de datos de una forma secuencial, las tareas
de procesamiento y la secuencia de control se especifican mediante un algoritmo en el hardware. Un
algoritmo consta de un nmero finito de pasos de procedimiento que especifican como obtener una
solucin a un problema. La parte de diseo ms creativa y ms desafiante es la formulacin de
algoritmos de hardware para lograr los objetivos requeridos. En esta prctica se implementa un
ejemplo de una mquina de estado algortmico, la cual, en forma generalizada se puede describir
mediante el siguiente diagrama:

5.2 Descripcin del algoritmo

A

Se implementar un multiplicador binario de 4 bits. Para ello, primero se analiza la forma de

llevar a cabo la operacin en un sistema digital. Una representacin esquemtica de la operacin se
presenta a continuacin:

El registro del multiplicando queda fijo en el registro B. El bit menos significativo del registro Q, que
es donde se guarda el multiplicador es el que indica si el registro B se suma al registro A o no. La
suma del sumador paralelo se guarda en A y, si se genera un acarreo de salida, este se guarda en E.
Inicialmente el registro A tiene un valor de 0. El conjunto EAQ se va desplazando hacia la derecha un
bit a la vez despus de que la suma del sumador paralelo se guarda en el registro A.
Por ejemplo, si se multiplican los nmeros binarios 1010 x 0110, la operacin que se lleva a cabo es
la siguiente:

Si el bit menos significativo de Q (multiplicador) es 0, no se lleva a cabo operacin de suma y

solamente se corren los bits del conjunto EAQ un bit a la derecha. Cuando el bit menos significativo
de Q es 1, entonces el contenido del registro B (multiplicando) se suma al contenido del registro A y
el resultado se vuelve a guardar en A. Despus de esto nuevamente se corren los bits del conjunto
EAQ un bit a la derecha. Esta operacin se lleva a cabo tantas veces como bits contiene el registro Q.
El diagrama de flujo para esta mquina de estado algortmico se presenta a continuacin:

5.3 Desarrollo
Para implementar este algoritmo se debe comenzar por seleccionar los registros de desplazamiento
(shiftregisters) y determinar su comportamiento de acuerdo a las seales de control:

Para ello conectar dicho registro con seales de entrada (0V, 5V) a los pines Dl, D0, D1, D2, D3,
DU, CLK, RESET, HOLD, UP, LOAD y OE. En cada uno de los pines QL, Q0, Q1, Q2, Q3, QU
conecte un LED con su resistencia respectiva. Analice el funcionamiento de las seales de control y
llene la siguiente tabla.
PIN
DL,D0DU
CLK
RESET
HOLD

DESCRIPCIN
D0, D1, D2 y D3 son las entradas en paralelo de 4 bits del shiftregister
Este pin recibe las seales de los pulsos de reloj.
Al activar este pin todos los pines de salida toman el valor de 0 despus del pulso de
reloj.
Al activar este pin las salidas se mantienen en su valor presente si cambio al tener un

UP
LOAD
OE

pulso de reloj
Al activar este pin los pines de salida desplazan su valor un lugar del ms significativo
hacia el menos significativo (visto desde el shiftregister de abajo hacia arriba) por
cada pulso de reloj.
Al activar este pin el shiftregister carga los valores de las entradas D0, D1, D2 y D3 a
Q0, Q1, Q2 y Q3.
Al activar este pin se activan los pines Q0, Q1, Q2 y Q3 que son las salidas en
paralelo de las entradas D0, D1, D2 Y D3.

Una vez concluido este paso, realice el mismo anlisis para el sumador genrico 4008.

PIN
A1,A2,A3,A4
B1,B2,B3,B4
S1,S2,S3,S4
C0
C1

DESCRIPCIN
Son las entradas de un numero de 4 bits al que llamamos numero A
Son las entradas de un numero de 4 bits al que llamamos numero B
Son las salidas de la suma del numero A y el numero B
Es el bit de acarreo de salida y cuando su valor es 1 e indica que la suma de los dos
nmeros, es un nmero mayor que no puede ser representando por 4 bits.
Es el bit de acarreo de entrada y en esta prctica fue despreciable as que lo
conectamos a tierra.

Una vez hecho esto proceda a la interconexin de los dispositivos para llevar a cabo la operacin de
multiplicacin como se describi en la seccin 5.2. Debe desarrollar una pequea mquina de estados
que seleccione los procesos de suma y acarreo para realizar la multiplicacin. Tenga presente tambin
las siguientes consideraciones:
El registro A debe recibir una seal de entrada para establecer las salidas a 0.
Determine como se puede guardar el registro E de 1 bit.
Debe existir una nica seal de reloj para los tres registros.
El conteo de los pasos para realizar la multiplicacin se realizar a mano.
Determine como el valor del bit menos significativo del registro Q determinar si se lleva a cabo la
suma y el guardado de dicha suma en el registro A (Ser la seal de entrada para la mquina de
estados).

5.4 Ejercicios
1. El multiplicador de esta prctica, por ser una mquina de estado algortmico tiene un sistema de
control y un sistema de datos, defina que seales corresponden a cada sistema.
Sistema de
control

Sistema de
datos

Conclusiones
Mosqueda Gonzlez Enrique: En esta prctica implementamos una mquina de estado algortmico
mediante lgica programable llevamos a cabo la implementacin de un diagrama de flujo de un
multiplicador mediante la conexin de registros y un sumador se presentaron problemas en cuestin
de control ya que se necesitaba controlar la suma y el desplazamiento de los registros que pudieron
resolver mediante la manipulacin de flip-flops D en lo personal fue una prctica en la cual se deba
de pensar un poco ms ya que utilizamos nuevos componentes los cuales en la primer seccin
debimos de observar y describir su funcionamiento para llevar acabo el ejercicio de esta prctica el
cual era un multiplicador de nmeros de 4 bits.
Novo Torres Luis:
Wells Soto Ana Karen: El desarrollo de esta prctica es ver el funcionamiento de los circuitos
integrados ya programados, lo que son el sumador genrico 4008 y el desplazamiento de registo
adems de el diseo de diagramas elctricos usando flip-flops para obtener una secuencia de datos ya
establecidos se implementaran circuitos ya programados que realizan acciones ya establecidas, los
cuales son el registro de desplazamiento y un sumador 4008 para que al ingresar 2 secuencias de 4
bits te de la multiplicacin.