1) OBJETIVOS

El estudiante:
Conocer circuitos con multiplexores, en sistemas digitales que se
presentan en el campo de trabajo del profesional.
2) FUNDAMENTO TEORICO
El estudiante deber tener conocimientos de Multiplexores.
3) MATERIALES, REACTIVOS Y EQUIPOS
1 Circuito integrado 74LS151
1 Resistencia de 220
1 LED
1 Multimetro
1 Protoboard
4) TECNICA O PROCEDIMIENTO
Parte 4.1
Obtenga un circuito lgico que permita determinar si un nmero entero
comprendido entre el 0 y el 15 es divisible por el nmero 3. La tabla de verdad
necesaria es la siguiente.

Parte 4.2
Armar el circuito montado con un solo multiplexor 74151 y los componentes
adicionales que necesite.

5) DATOS Y CALCULOS
Parte 5.1
Llenar la tabla de verdad
D
C
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
1
1
0
1
0
1
0
1
0
1
1
1
1
1
1
1
1

B
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

A
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

F
0
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1

U6
4
3
2
1
15
14
13
12
11
10
9
7

X0
X1
X2
X3
X4
X5
X6
X7

Y
Y

5
6

A
B
C
E
74151

U7:A
1
3
2

R2
10k

7432

U5
4
3
2
1
15
14
13
12

0
0
0
1

11
10
9

U8:A
1

7
2

X0
X1
X2
X3
X4
X5
X6
X7
A
B
C
E
74151

7404

Y
Y

5
6

D1
DIODE-LED

Parte 5.2
Comprobar el funcionamiento del circuito con multiplexor.
Se armo el circuito y se comprob

6) CONCLUSION Y RECOMENDACIONES
Como conclusin en este laboratorio pudimos ver la funcionalidad de los
multiplexores y as verificamos el mismo con la tabla de verdad as aplicando lo
aprendido en teora a lo prctico.

Como recomendacin se puede citar a que se revise bien el circuito se polarice

bien los TTLs, verificar bien los cables de conexin ya que puede ser que esto
afecte y el estado del protoboard.

7) CUESTIONARIO
I.

Dibuje como se puede utilizar el multiplexor de 8 bits de entrada (74151)

para obtener un Multiplexor de 16 bis de entradas.
U2
4
3
2
1
15
14
13
12

0
0
0
0
0
0
0
0

11
10
9
7

X0
X1
X2
X3
X4
X5
X6
X7

Y
Y

5
6

A
B
C
E
74151

U3:A
1
3
2
7432

U1
4
3
2
1
15
14
13
12

1
0
0
1
1
0
0
1

11
10
9
7

X0
X1
X2
X3
X4
X5
X6
X7
A
B
C
E
74151

U4:A
1

2
7404

?
?
?

II.

Determine la tabla de verdad para la salida O.

Y
Y

5
6

X
0
0
0
0
1
1
1
1

Y
0
0
1
1
0
0
1
1

Z
0
1
0
1
0
1
0
1

O
1
0
0
1
0
0
1
1

8. BIBLIOGRAFIA
http://es.scribd.com/doc/31096807/Algebra-Booleana-y-Compuertas-Logicas-ANDOR-NOT
http://portales.puj.edu.co/objetosdeaprendizaje/Online/OA06/paginas/capitulos/Ca
p1.htm#visualizador
www.upnfm.edu.hn/bibliod/images/.../Compuertas_Logicas.PDF.pdf
9. TRABAJO DE INVESTIGACION

LOS MULTIPLEXORES
Los multiplexores son circuitos combinacionales con varias entradas y una salida
de datos, y estn dotados de entradas de control capaces de seleccionar una, y
slo una, de las entradas de datos para permitir su transmisin desde la entrada
seleccionada a la salida que es nica.

La entrada seleccionada viene determinada por la combinacin de ceros (0) y

unos (1) lgicos en las entradas de control. La cantidad que necesitaremos ser
igual a la potencia de 2 que resulte de analizar el nmero de entradas.

Podemos decir que la funcin de un multiplexor consiste en seleccionar una de

entre un nmero de lneas de entrada y transmitir el dato de un canal de
informacin nico. Por lo tanto, se podria decir que este es equivalente a un
conmutador de varias entradas y una salida.

Dentro de un multiplexor hay que destacar tres tipos de seales: los datos
de entrada, las entradas de control y la salida

El diseo de un multiplexor se realiza de la misma manera que cualquier sistema

combinatorio desarrollado hasta ahora. Se puede ver el caso de un multiplexor de
cuatro entradas y una salida que tendr dos entradas de control. Siendo la
siguiente la tabla de verdad:

CONTROL

ENTRADAS DATOS

SALIDA

AB

I0 I1 I2 I3

00

0XXX

00

1XXX

01

X0XX

01

X1XX

10

XX1X

10

XXX0

11

XXX0

11

XXX1

Si deducimos de esta tabla de verdad la expresin booleana que nos dar la

funcin salida, tendremos la siguiente ecuacin:

S = (/A*/B*I0) + (/A*B*I1) + (A*/B*I2) + (A*B*I3)

Con la que podremos disear nuestro circuito lgico.
La estructura de los multiplexores es siempre muy parecida a esta que hemos
descrito, aunque a veces se aade otra entrada suplementaria de validacin o
habilitacin, denominada enable que, aplicada a las puertas AND, produce la
presentacin de la salida.