UNIVERSIDAD NACIONAL DE INGENIERIA

FACULTAD DE ELECTROTECNIA Y COMPUTACION

Departamento de Arquitectura y Sistemas

Arquitectura de Mquinas Computadoras II

GUIA DE TRABAJO COOPERATIVO No 1

Diseo Digital con VHDL

1. Objetivo:
Elaborar una especificacin VHDL correcta para la implementacin de la
funcionalidad de diferentes componentes digitales.
2. Especificacin del trabajo:
Agrupados en los colectivos de trabajo definidos, cooperativamente cada
grupo deber realizar las actividades siguientes para el logro del objetivo:
I.

Seleccionar la herramienta a emplear: ISE Webpack de Xilinx o Hardware

Simulator de NAND2Tetris.
La primera herramienta es la versin gratuita la herramienta de diseo de
hardware de Xilinx, sin embargo es muy completa, de carcter profesional
y con calidad industrial. Se ajusta a la definicin estndar IEEE de VHDL. Se
puede descargar del sitio de xilinx (http://www.xilinx.com/products/designtools/ise-design-suite/ise-webpack.htm)
La segunda es una herramienta didctica desarrollada para la
implementacin de un curso integral de ingeniera en computacin
denominado NAND2Tetris, basado en el material expuesto en el libro
Building a Modern Computer From First Principles. Est disponible en la
pgina
de
descarga
del
curso
mencionado:
http://www.nand2tetris.org/software.php Esta herramienta emplea una
versin modificada de VHDL (no la estndar de IEEE) pero en el sitio web
del curso
se puede encontrar muchsimo material y ejemplos ya
construidos.

II.

Estudiar los principios de VHDL: Se recomienda revisar la presentacin de

VHDL colgada en el sitio de la asignatura, as como leer al menos los dos
primeros captulos del libro de VDHL recomendado en el sitio
(https://www.dropbox.com/s/uxo4iduigbz54h7/VHDL_Maxinez.pdf
).
Adicionalmente pueden buscar informacin en Internet.

III.

Elaborar el diseo de los componentes digitales (especificacin en archivo

.hdl) que se listan a continuacin, sobre la base de lo estudiado,
especialmente los ejemplos:

Compuerta NAND de 2 entradas, de 1 bit.

Compuerta XOR de 2 entradas, de 1 bit.
Multiplexor de 2 a 1 de 1 bit
Demultiplexor de 1 a 2 de 1 bit

UNIVERSIDAD NACIONAL DE INGENIERIA

FACULTAD DE ELECTROTECNIA Y COMPUTACION
Departamento de Arquitectura y Sistemas

Arquitectura de Mquinas Computadoras II

Decodificador de 2 bits (2 entradas de 1 bit 1 de 2 bits a 4

salidas de 1 bit )
Codificador de 4 a 2 (4 entradas de 1 bit a 2 salidas de 1 bit o 1
salida de 2 bits)
ALU de 1 bit que realiza las siguientes operaciones: SUMA, RESTA,
AND, OR.

IV.

Sintetizar el diseo. Compilar el archivo vhdl y verificar el funcionamiento

del mismo. En caso de que se trabaje con el ISE Webpack, debe realizarse
la compilacin y sntesis a fin de generase el esquemtico y la tabla de
verdad. En caso de que se trabaje con el Hardware Simulator, debe
realizarse la compilacin y simulacin, incluyendo el script de simulacin.

V.

Entregar informe y productos. Elaborar un reporte sencillo, de libre

estructura y elaboracin, exponiendo el proceso seguido en el trabajo
cooperativo y los resultados logrados. Organizar los productos de cada uno
de los componentes diseados en una jerarqua de carpetas por cada uno
de ellos, segn se muestra a continuacin. Empaquetar la estructura en un
solo archivo en formato ZIP o RAR y subirlo a la carpeta correspondiente
con la utilidad de entrega:

VHDL
Informe.pdf
NAND
XOR
MUX
DEMUX
ENCODER
DECODER
ALU

Recordar que los productos a estregar por cada componente son:

A. Si usa ISE:
a. Archivo vhdl (opcionalmente puede entregarse todo
proyecto)
b. Esquemtico
c. Tabla de verdad
B. Si usa Hardware Simulator:
a. Archivo vhdl (opcionalmente puede entregarse todo
proyecto)
b. Script de simulacin
c. Imagen del resultado de la simulacin (tabla de verdad)

el

el