Sie sind auf Seite 1von 14

Universidad Nacional de Colombia Sede Bogot.

Informe I Anloga II

10 Septiembre de 2014

INFORME I ANLOGA II
AMPLIFICADORES DE PEQUEA SEAL CON
BJT.
Pinzn Cristhian, Rubiano Alejandro, Rincn Rafael
{crcpinzonca, farubianol, rerinconc}@unal.edu.co
Universidad Nacional de Colombia Sede Bogot

Resumen - En el presente texto se pretende desarrollar


el primer laboratorio para la asignatura anloga II. En
l se abordar la teora necesaria para entender los
resultados de los montajes propuestos para el
laboratorio, en el que se cotejarn y discutirn los
resultados obtenidos, al experimentar con los tres
tipos bsicos de amplificadores BJT, el amplificador
de emisor comn, base comn y colector comn y
degenerado, tambin conocido como seguidor por
emisor. Adems, se compararn sus valores de
impedancia de salida, entrada y ganancia de acuerdo
a lo calculado tericamente y lo medido en la practica
ndice de TrminosTransistor, amplificador, BJT, emisor
comn, base comn, colector comn, trasconductancia,
voltaje Early, polarizacin, seal pequea.

I.

INTRODUCCIN

El transistor BJT como dispositivo


amplificador, posee una gran variedad de tipos de
conexiones que mediante la utilizacin de un
modelo de redes de dos puertos (cuadripolo) y
dependiendo de los pares de puerto de entrada y
puerto de salida, y siendo uno de los electrodos
la referencia comn, se obtienen las tres
configuraciones fundamentales del dispositivo
(emisor, base y colector comn).
Para el anlisis de los circuitos ya mencionados
se tienen en cuenta dos etapas; la primera
correspondiente al estado de polarizacin del
circuito donde el transistor debe estar en la regin
de saturacin para que se pueda comportar como
amplificador. La segunda etapa corresponde al

anlisis en pequea seal donde se usa el modelo


hibrido de baja frecuencia y se hayan los valores
de ganancias, impedancias de entrada y salida.
Un caso especial del modelo de redes de dos
puertos son las versiones degeneradas de las
configuraciones fundamentales del amplificador,
llamadas as a causa de no poseer un puerto
comn el cual fue reemplazado por una conexin
de algn otro tipo de elemento, en su mayora de
clase resistiva.
II.

MARCO TERICO

A) Descripcin general amplificador


En el circuito de figura 1 se muestra un circuito
tpico de un amplificador de tensin con un
transistor BJT en emisor comn polarizado en la
zona activa.
Con l se trata de amplificar una tensin
cualquiera Vi y aplicarla, una vez amplificada, a
una carga que simbolizamos por la resistencia
RL. La zona sombreada resalta el amplificador,
que en este caso, lo constituye un transistor BJT
en la configuracin emisor comn. El cual,
convenientemente polarizado en la zona activa,
es capaz de comportarse como un amplificador
de tensin.

Universidad Nacional de Colombia Sede Bogot. Informe I Anloga II

10 Septiembre de 2014

impedancia que presentan los condensadores es lo


suficientemente pequea para considerarla nula.
Mientras que en continua, estos condensadores
presentarn una impedancia infinita. Es decir,
consideraremos que en continua los condensadores se
comportan como circuitos abiertos (impedancia )
mientras que en alterna equivaldrn a cortocircuitos
(impedancia 0).
Figura 1 - Circuito amplificador de tensin con BJT en E-C

Los condensadores C1 y C2 que aparecen se


denominan condensadores de acoplo y sirven para
bloquear la componente continua. En concreto C1
sirve para acoplar la tensin que queremos amplificar
al amplificador propiamente dicho, eliminando la
posible componente continua que esta tensin pudiera
tener. Si no bloquesemos esta continua se sumara a
las corrientes de polarizacin del transistor
modificando el punto de funcionamiento del mismo.
Por otra parte, el condensador C2 nos permite acoplar
la seal amplificada a la carga, eliminando la
componente continua (la correspondiente al punto de
polarizacin del transistor) de forma que a la carga
llegue nicamente la componente alterna.
El condensador C3 es un condensador de
desacoplo, su misin es la de proporcionar un camino
a tierra a la componente alterna. En este tramo se
analiza el efecto de la resistencia RE desde el punto
de vista de la amplificacin, esta resistencia hace
disminuir la ganancia del amplificador. Al aadir el
condensador de desacoplo conseguimos que la
continua pase por RE mientras que la alterna pasara
por el condensador C3 consiguiendo que no afecte a
la amplificacin.
B) Principio de superposicin
En este caso vamos a abordar el anlisis de este tipo
de circuitos amplificadores. Para ello aplicaremos el
principio de superposicin. En cada punto o rama
calcularemos las tensiones y corrientes de continua y
de alterna por separado, de forma que al final las
tensiones y corrientes finales sern la suma de las
calculadas en cada parte.
Para ello vamos a suponer que el valor de la
capacidad de los condensadores, as como la
frecuencia de las seales que tenemos es tal que la

Figura 2 - Consideraciones para aplicar el principio de


superposicin.

Aplicando estas consideraciones obtendremos los


circuitos equivalentes en DC y en AC que tendremos
que resolver separadamente.
Si en el circuito amplificador de la Figura 1
aplicamos la condicin de que los condensadores se
comportan como circuitos abiertos, obtenemos el
circuito equivalente en continua (figura 3). Podemos
ver como este circuito es, precisamente, el circuito de
polarizacin del transistor y de cuya resolucin
obtendramos las tensiones y corrientes de continua
presentes en el circuito.
Si por el contrario, al circuito de la figura 1 le
aplicamos las condiciones para obtener el circuito
equivalente de alterna, es decir, suponemos que los
condensadores se comportan como cortocircuitos e,
igualmente, cortocircuitamos las fuentes de tensin
de continua, el circuito que obtendramos es el
mostrado en la figura 4.

Universidad Nacional de Colombia Sede Bogot. Informe I Anloga II

10 Septiembre de 2014

Nos queda

Figura 3 - Circuito equivalente en DC.

Si suponemos que >> 1, obtendramos la


ecuacin que relaciona la VCE y la IC del transistor,
dicha ecuacin representa una recta en el plano de las
caractersticas de salida, y se conoce con Recta de
Carga Esttica.

Figura 4 - Circuito equivalente en AC.

C) Recta de carga esttica.


La Recta de Carga Esttica representa la sucesin
de los infinitos puntos de funcionamiento que puede
tener el transistor. Su ecuacin se obtiene al analizar
la malla de salida del circuito equivalente en continua.
La Recta de Carga Esttica est formada por los
pares de valores (VCE, IC) que podra tener el
transistor con esa malla de salida. Para obtener su
ecuacin matemtica f (VCE, IC) = 0, planteamos las
tensiones en la malla de salida del circuito equivalente
en DC.

Figura 6 - Recta de Carga Esttica.

Esta recta representa todos los posibles puntos de


funcionamiento que podr tener el transistor con esa
malla de salida. El punto de funcionamiento Q se
fijar mediante el circuito de polarizacin de entrada
fijando la IB correspondiente.
D) Recta de carga dinmica.

Figura 5 - la malla de salida del circuito equivalente en


continua.

Si tenemos en cuenta que

La Recta de Carga Dinmica se obtiene al analizar


la malla de salida del circuito equivalente de AC. Est
formada por la sucesin de los pares de valores (VCE,
IC). Notar que a diferencia del caso anterior, en este
caso nos referimos a los valores totales (alterna ms
continua) tanto de tensin como de corriente. Para
obtener la ecuacin matemtica de esta recta f (VCE,
IC) = 0, analizamos la malla de salida del circuito
equivalente en alterna.

Universidad Nacional de Colombia Sede Bogot. Informe I Anloga II

10 Septiembre de 2014

La Recta de Carga Dinmica representa los pares


de valores IC y VCE en cada instante como se puede
ver grficamente en la figura 9

Figura 7 Malla de salida del circuito equivalente en alterna.

Si tenemos en cuenta que la componente


incremental (o de alterna) de una seal se puede
obtener restando el valor de continua al valor total.
Figura 9 - Significado de la Recta de Carga Dinmica.

E) Modelo hibrido de un transistor


Haciendo este cambio de variable en la expresin
anterior obtenemos la ecuacin de la Recta de Carga
Dinmica.

Si partimos de la suposicin las variaciones de la


seal en torno al punto de polarizacin son pequeas,
podremos suponer que los parmetros del transistor
van a ser constantes. Si consideramos un transistor en
la configuracin emisor comn, las tensiones y
corrientes del mismo estarn relacionadas con
ecuaciones de la forma:

Tenemos la ecuacin de una recta que pasa por el


punto de funcionamiento (punto Q) y cuya pendiente
es el inverso del paralelo de RC y RL.

En la resolucin de circuitos amplificadores con


transistores, obtendremos el circuito equivalente de
AC como se ha visto en el apartado de la
introduccin, sustituiremos el transistor por su
modelo en parmetros hbridos y resolveremos el
circuito resultante.
Figura 8 - Rectas de carga Esttica y dinmica.

La Recta de Carga Dinmica siempre tiene ms


pendiente que la Recta de Carga Esttica. nicamente
en el caso de un circuito en el que RE = 0 y la salida
est en circuito abierto (RL= ) ambas rectas
coincidirn.

Universidad Nacional de Colombia Sede Bogot. Informe I Anloga II


Figura 10 - Modelo circuital de parmetros hbridos para un
transistor en emisor comn.

Podramos hacer un razonamiento anlogo para las


configuraciones base y colector comn, obteniendo
las expresiones y circuitos que se representan en la
figura 11.

10 Septiembre de 2014
III.

DISEO

A) Emisor comn
Dado que el circuito amplificador ya se nos fue dado
en la gua, el siguiente paso es hacer el anlisis de
polarizacin en DC, el cual los capacitores se
manifiestan como circuito abierto dejando aislado el
generador y la carga, como se muestra a continuacin.

Figura 11 - Modelo circuital de parmetros hbridos para un


transistor en base comn y en colector
Comn.

F) Parmetros de amplificadores fundamentales

Figura 12 Circuito de montaje en anlisis DC

De la rama izquierda encargada de la corriente en base


se puede hacer una simplificacin encontrando su
circuito equivalente Thevenin donde se obtiene

Figura 13 circuito simplificado Figura 12

Universidad Nacional de Colombia Sede Bogot. Informe I Anloga II


Desarrollando la malla inferior por la LVK se obtiene:
2.55 12.126 0.082 = 0
2.55
=

12.126
200
=
+ 0.082

200
201

10 Septiembre de 2014

0 =

74.03 + 3.658
= 5.98

A continuacin se sigue con el anlisis en pequea


seal, donde consideramos los condensadores en
corto circuito dejando el circuito de la siguiente
manera.

2.55

0.142

Tomando como frmula auxiliar la ecuacin de


Shockley se tiene
= 0.025 ln (

)
6.734 1015

A partir del mtodo por iteracin entre las dos


ecuaciones hallamos los valores de y
()
13.036487
12.985148
12.985843
12.985833

()
0.70729
0.70719
0.70719
0.70719

Tabla 1 Iteracin para hallar IC y VBE

Luego se haya el valor de a partir de los valores


encontrados anteriormente

Figura 14 Circuito de montaje en anlisis AC o pequea seal


emisor comn

El circuito se pasa a su topologa con el equivalente


circuital del transistor de acuerdo al modelo hibrido
y reduciendo las resistencias en paralelo se
presenta como.

= 12 0.56 = 4.728
= 0.082

201
= 1.07
200

= 3.658

Figura 15 Esquema de Figura 14 con modelo hibrido


extendido.

Del valor encontrado en la polarizacin de se


puede asegurar que el amplificador esta en saturacin.
Con todos los datos anteriormente calculados se
pueden calcular , y 0 .
= 200

25
= 385

= 519.4
25

Figura 16 Esquema simplificado Figura 15.

De la Figura 16 se extrajeron las siguientes


ecuaciones nodales de acuerdo a la LCK.

Universidad Nacional de Colombia Sede Bogot. Informe I Anloga II

10 Septiembre de 2014


+
+
=0
0.05
2.126
10

=
10
0.385
519.4 +
Despejando
obtuvieron

de

las

0
=0
0.487

diferentes

ecuaciones

se

0
= 253

0
= 9.121

= 385

= 10.385 | | 2.126 = 1.765

Figura 18 - Esquema de Figura 17 con modelo hibrido


extendido.

= 512
B) Emisor con degeneracin
El anlisis de polarizacin en DC es el mismo que el
presentado para el amplificador con emisor comn,
por lo cual las diferencias que presenta con el anterior
se presentan en el anlisis a pequea seal.

Figura 19 Esquema simplificado Figura 18.


Del circuito anterior de obtienen las siguientes
ecuaciones por LCK.
0
+ 519.4 = 0
0.487

+ 519.4 =
0.385
0.082

+
=
0.05
10
2.126
=

Figura 17 - Circuito de montaje en anlisis AC o pequea seal


emisor degenerado

Como la polarizacin era la misma del emisor comn,


los valores de , y 0 son los mismos por lo que
el circuito en modelo hibrido es el siguiente.


=
0.385
10
Despejando y resolviendo el conjunto de ecuaciones
se encuentran

Universidad Nacional de Colombia Sede Bogot. Informe I Anloga II

10 Septiembre de 2014

0
= 3.542

Despus en el modelo de pequea seal y usando el


modelo pi de seal se obtuvo.

0
= 3.625

= 450
= 20.4
= 4.3 /

= 1.87
0 = 560
C) Base comn

Por lo cual se asemeja a los datos obtenidos en el


laboratorio y que representan el comportamiento de
un amplificador en base comn.
D) Colector comn seguidor por emisor

Para el diseo del amplificador base comn, se parti


de una suposicin para poder encontrar el punto de
operacin Q del transistor. Esta suposicin se
sustent en el hecho de que para que el transistor
funcione como amplificador su punto de operacin
debe estar en la regin activa. Por este motivo se
supuso un voltaje entre colector y emisor de 2 voltios
(VCE=2v); despus de realizar esta suposicin se
realiz otra suposicin en la que se estableci el
voltaje de base a emisor con un valor de 0,7 v que es
un valor tradicional para los transistores bipolares.

Como primer criterio de diseo se asumieron los


valores para la tensin de base-emisor VBE =0,7 V y
voltaje trmico VT =25 mV. Los valores de =200 y
del voltaje Early V A =74,03 V fueron tomados del
modelo SPICE y para este caso la tensin de
polarizacin VCC =12 V.

Luego de caracterizar el transistor se obtuvieron los


siguientes valores importantes:
= 6,73 1015
= 200
Despus de tener estos valores caractersticos del
transistor y por medio de la ecuacin de shockley se
procedi a encontrar la corriente de colector de la
siguiente forma:
= /
Obteniendo un valor de corriente de:
= 9.73
Y por medio de las ecuaciones del transistor BJT del
modelo DC y de polarizarlo por fuentes dc de 12
voltios se obtuvieron las dems corrientes el
transistor:
= 9.77
= 0.04

Figura 21 - Esquemtico de colector comn.

Dados los anteriores parmetros y ya que se tiene que


la corriente de colector debe ser 5 mA, en primer
lugar se calcula el valor de la corriente de emisor por
medio de la siguiente ecuacin.
=

+1
= 5.025
1

A continuacin se hall el valor de la tensin de


colector-emisor por medio de la relacin =

, por regla de diseo se escoge = 2, de


esta forma se obtiene que = 6 V para calcular el
valor de la resistencia de emisor por ley de ohm.
=

= 1,194

Universidad Nacional de Colombia Sede Bogot. Informe I Anloga II


Normalizando el valor de la resistencia a un estndar
comercial se tiene = , , posteriormente con
el valor obtenido RE se calcula nuevamente IC con el
fin de verificar que esta corriente presente un valor
aproximado al requerido.

=
= 4,975
+1
Anlisis en pequea seal.
Para obtener la ganancia, impedancia de entrada y de
salida se realiza el anlisis en pequea seal con
ayuda del esquema mostrado en la figura 22 donde V i
es la entrada al colector comn (salida del emisor) y
Vo la salida. Se tiene que los valores obtenidos para
gm, r0 y r se presentan en la tabla 2.
r
k
1

r0
k
16,006

gm
mA/V
200

10 Septiembre de 2014

0 ||
(+1)(0 ||)
1+

=4,952

Y la impedancia de entrada es de la siguiente forma


= + ( + 1)(0 || || ) = 19.291
IV.

RESULTADOS

A continuacin se muestran los valores medidos tanto


en las simulaciones hechas para cada una de las
configuraciones de amplificador como los valores
obtenidos en la prctica de laboratorio.
A) Emisor comn
En el caso de la simulacin se aprecia en el simulador
CircuitLab los siguientes grficos de valores entre V 0
y Vi, como el diagrama de Bode del mismo para poder
divisar los valores de corte en el anlisis de respuesta
en frecuencia.

Tabla 2. Elementos del modelo hibrido.

Por ley de corrientes de Kirchhoff sobre el nodo del


emisor que se muestra en la figura 22 se obtiene la
siguiente relacin:
0
0
+ 200( 0 ) =
1
0 || ||
Con los valores obtenidos anteriormente se obtiene
una relacin de entrada y la salida 268 0 = 201
de all se tiene que la ganancia del colector comn es

= = .

Grafico 1 Simulacin de V0 y Vi en transitorio para obtencin


de Av

Figura 22. Esquemtico para el anlisis en pequea seal del


colector comn.

Finalmente se tiene que la impedancia de salida est


dada por la siguiente expresin

Grafico 2 Diagrama de Bode para obtencin de Lf y Hf

Universidad Nacional de Colombia Sede Bogot. Informe I Anloga II

10 Septiembre de 2014

Grafico 4 Simulacin de V0 y Vi en transitorio para obtencin


de Av

Grafica 3 Valores de V0 y Vi medidos en laboratorio para


comparacin de Av

Av simulacin
Av laboratorio
Lf simulacin
Lf laboratorio
Hf simulacin
Hf laboratorio

-7.108 V/V
-10 V/V
22.65 Hz
47 Hz
1.215 MHz
290 kHz

Tabla 3 Valores obtenidos en simulador y osciloscopio

Grafico 5 Diagrama de Bode para obtencin de Lf y Hf

Tambin se hizo mediciones de Ri y Z0 con la ayuda


de un potencimetro aplicando el teorema de mxima
transferencia de potencia y divisor de voltaje.
Ri laboratorio
Z0 laboratorio

1.643 k
473.5

Tabla 4 Valores obtenidos en laboratorio por divisor de voltaje

B) Emisor degenerado
En el caso de la simulacin se aprecia en el simulador
CircuitLab los siguientes grficos de valores entre V 0
y Vi, como el diagrama de Bode del mismo para poder
divisar los valores de corte en el anlisis de respuesta
en frecuencia.

Grafica 6 Valores de V0 y Vi medidos en laboratorio para


comparacin de Av

Av simulacin
Av laboratorio
Lf simulacin
Lf laboratorio
Hf simulacin
Hf laboratorio

-3.334 V/V
-4.29 V/V
11.48 Hz
9 Hz
1.567 MHz
550 kHz

Tabla 5 Valores obtenidos en simulador y osciloscopio

Universidad Nacional de Colombia Sede Bogot. Informe I Anloga II


Tambin se hizo mediciones de Ri y Z0 con la ayuda
de un potencimetro aplicando el teorema de mxima
transferencia de potencia y divisor de voltaje.
Ri laboratorio
Z0 laboratorio

2 k
541.3

Tabla 6 Valores obtenidos en laboratorio por divisor de voltaje

10 Septiembre de 2014

Tambin se hizo mediciones de Ri y Z0 con la ayuda


del simulador aplicando el mtodo de fuente de
prueba.
Ri simulador
Z0 simulador

510
22 k

Tabla 6 Valores obtenidos en laboratorio por divisor de voltaje

D) Colector comn (seguidor por emisor)

C) Base comn
En el caso de la simulacin se aprecia en el simulador
CircuitLab los siguientes grficos de valores entre V 0
y Vi, como el diagrama de Bode del mismo para poder
divisar los valores de corte en el anlisis de respuesta
en frecuencia.

En el caso de la simulacin se aprecia en el simulador


CircuitLab los siguientes grficos de valores entre V 0
y Vi, como el diagrama de Bode del mismo para poder
divisar los valores de corte en el anlisis de respuesta
en frecuencia.

Grafico 7 Simulacin de V0 y Vi en transitorio para obtencin


de Av

Grafico 9 Simulacin de V0 y Vi en transitorio para obtencin


de

Grafico 8 Diagrama de Bode para obtencin de Lf y Hf

Grafico 10 Simulacin de V0 y (tomado de la seal de


salida del emisor comn) en transitorio para obtencin de

Av simulacin
Lf simulacin
Hf simulacin

4 V/V
132.25 Hz
110 MHz

Tabla 5 Valores obtenidos en simulador

Universidad Nacional de Colombia Sede Bogot. Informe I Anloga II

10 Septiembre de 2014

A) Emisor comn

Grafico 11 Diagrama de Bode para obtencin de Lf y Hf

Av
Lf
Hf
Ri
Z0

Valor
terico
-9.12 V/V
22.65 Hz
1.215 MHz

1.765 k
385

Valor
experiment.
-10 V/V
47 Hz
290 kHz
1.643 k
473.5

Error
porcentual
8.8%
51.8%
-319%
7.42%
18.7%

Tabla 7 Calculo de error porcentual

De la tabla anterior se puede ver que los errores en las


resistencias no son de un gran margen, tampoco en la
ganancia por lo cual la amplificacin y el
comportamiento del circuito eran los esperados, pero
en el caso de la respuesta de frecuencia difirieron en
cierto caso enormemente lo cual lleva a suponer que
hay que replantear el diseo por ese lado.
B) Emisor degenerado.
Grafica 6 Valores de V0 y medidos en laboratorio para
comparacin de Av

Av simulacin
Av laboratorio
simulacin
laboratorio
Lf simulacin
Lf laboratorio
Hf simulacin
Hf laboratorio

0.76 V/V
0.452 V/V
-4.55 V/V
-4.52 V/V
60 Hz
38 Hz
1.25 MHz
755 kHz

Tabla 5 Valores obtenidos en simulador y osciloscopio

Tambin se hizo mediciones de Ri y Z0 con la ayuda


de un potencimetro aplicando el teorema de mxima
transferencia de potencia y divisor de voltaje.
Ri laboratorio
Z0 laboratorio

22.4 k
10.15

Tabla 6 Valores obtenidos en laboratorio por divisor de voltaje

V.

ANLISIS DE RESULTADOS

Los siguientes son las comparaciones entre los


valores obtenidos en el anlisis terico y los de las
practica.

Valor
terico
Av
Lf
Hf
Ri
Z0

-3.542 V/V

11.48 Hz
1.567 MHz

1.87 k
560

Valor
experiment.
-4.29 V/V
9 Hz
550 kHz
2 k
541.3

Error
porcentual
17.4%
51.8%
-221%
6.5%
3.4%

Tabla 8 Calculo de error porcentual

De la tabla anterior se puede ver que los errores en las


resistencias no son de un gran margen, tampoco en la
ganancia por lo cual la amplificacin y el
comportamiento del circuito eran los esperados, pero
en el caso de la respuesta de frecuencia difirieron en
cierto caso enormemente lo cual lleva a suponer que
hay que replantear el diseo por ese lado
C) Base comn
Valor
terico

Av
Lf
Hf
Ri
Z0

Valor
experiment.
4.3 V/V
4 V/V
132.25 Hz
230.4 Hz
110 MHz
60 MHz
450
510
20.4 k
22 k

Error
porcentual
7.4%
42.6%
83.3%
11.76%
7.27%

Universidad Nacional de Colombia Sede Bogot. Informe I Anloga II


Tabla 9 Calculo de error porcentual

De la tabla anterior se puede ver que los errores en las


resistencias no son de un gran margen, tampoco en la
ganancia por lo cual la amplificacin y el
comportamiento del circuito eran los esperados, pero
en el caso de la respuesta de frecuencia difirieron en
cierto caso enormemente lo cual lleva a suponer que
hay que replantear el diseo por ese lado.

D) Colector comn
Valor
terico
Av

Lf
Hf
Ri
Z0

0.76 V/V
-4.55 V/V

60 Hz
1.25 MHz

19.291
4.952

Valor
experiment.
0.452 V/V
-4.52 V/V
38 Hz
755 kHz
22.4 k
10.15

Error
porcentual
68.14%
0.66%
57.9%
-65.56%
13.88%
51.2%

Tabla 10 Calculo de error porcentual

De la tabla anterior se puede ver que los errores en la


resistencia de entrada no es de un gran margen, en
cambio en la de salida ya se tiene un error
considerable por lo cual afecta bastante a la ganancia,
pero en el caso de la respuesta de frecuencia difirieron
en cierto caso considerablemente lo cual lleva a
suponer que hay que replantear el diseo por ese lado
y revisar de nuevo la resistencia que es puesta en el
emisor.
VI.

CONCLUSIONES

Los diferentes tipos de configuracin bsicas


del transistor BJT, entregan todas ciertas
ventajas ydesventajas, en ltimas, es el
diseador el queescoge el uso apropiado para
cada una de ellas,dependiendo de la
aplicacin y operacin deseada.
La enorme ambigedad existente (sobretodo
en lo referente al beta del transistor) en la
informacinque proporcionan las hojas de
datos, genera un errormuy alto, es pues
idneo, para asegurar la operacinde un
diseo, tener bien caracterizado el transistor.
La configuracin en Emisor Comn es la
queentrega mayor ganancia en voltaje, pero a
costa de una pobre impedancia de salida

10 Septiembre de 2014

(bastante alta) y una baja respuesta en


frecuencia.
La configuracin en Base Comn, entrega los
peores resultados, tanto en amplificacin
como en impedancias de entrad y salida, pero
el ancho de banda que ofrece es superior al
que otorga cualquier otro tipo de
configuracin.
La configuracin de Colector comn, pese a
que no amplifica (en voltaje), es excelente
como acople de impedancias, ya que s
amplifica
en
potencia,
siendo
la
configuracin con la impedancia de salida
ms baja.
El circuito deja de ser un amplificador de
emisor comn cuando se le quita el
condensador de desacople y pasa a ser un
amplificador con degeneracin en el emisor,
ya que la conexin a tierra se pierde en el
emisor a la hora de analizar en pequea seal
y ya viene a intervenir RE bajando la
ganancia con respecto al emisor comn y
dando valores ms altos de Ri y Z0
VII.

REFERENCIAS

[1] Tomado de Fundamentos de electrnica analgica


de Camps Valls, Gustavo. (2006). Editado por
Universitat de Valncia, pp. 131.
[2] Tomado de El problema de la polarizacin de
Francisco J. Franco Pelez. Citado 12 Abril de 2014,
pp.
32.
https://cv3.sim.ucm.es/access/content/group/portaluatducma43/webs/material_original/apuntes/PDF/03_polariza
cion.pdf
[3] Tomado de Circuitos de polarizacin de
transistores de Juan Carlos Ferrer Milln. Citado 12
Abril de 2014. Enlazado en Universitas Miguel
Hernndez.
https://sites.google.com/a/goumh.umh.es/circuitoselectronicosanalogicos/transparencias/
[4] Tomado de El problema de la polarizacin de
Francisco J. Franco Pelez. Citado 12 Abril de 2014,
pp.
30.
https://cv3.sim.ucm.es/access/content/group/portaluatducma-

Universidad Nacional de Colombia Sede Bogot. Informe I Anloga II


43/webs/material_original/apuntes/PDF/03_polariza
cion.pdf
[5] Tomado de El problema de la polarizacin de
Francisco J. Franco Pelez. Citado 12 Abril de 2014,
pp.
44.
https://cv3.sim.ucm.es/access/content/group/portaluatducma43/webs/material_original/apuntes/PDF/03_polariza
cion.pdf
[6] Tomado de El problema de la polarizacin de
Francisco J. Franco Pelez. Citado 12 Abril de 2014,
pp.
37.
https://cv3.sim.ucm.es/access/content/group/portaluatducma43/webs/material_original/apuntes/PDF/03_polariza
cion.pdf
[7] LM3045/LM3046/LM3086 Transistor Arrays.
Datasheet
Catalog.
En
http://pdf.datasheetcatalog.com/datasheet/nationalse
miconductor/DS007950.PDF
[8] NPN silicon planar epitaxial transistors
2N3904A.
Datasheet
Catalog.
En
http://pdf.datasheetcatalog.com/datasheet/MicroElec
tronics/mXrurvs.pdf
[9] Cedra, Adel S., Smith, Kinneth C.
2004.Microelectronic circuits; Oxford University
Press; New York, EE.UU.

10 Septiembre de 2014