Nombres:

Oliver Rodrguez
Johnny Ordoez

Operacin General de la Memoria

Independientemente de su construccin, todas las memorias requieren varios tipos diferentes
de lneas de entrada y salida para desempear las funciones siguientes:
1.- Seleccionar la direccin de la memoria que este siendo accesada para una operacin de
lectura o escritura.
2.- Seleccionar una operacin de lectura o bien de escritura para ser efectuada.
3.- Proporcionar los datos de entrada para ser almacenados en la memoria durante una
operacin de escritura.
4.- Contener los datos de salida que vienen de la memoria durante una operacin de lectura.
5.- Activar (o desactivar) la memoria de manera que responda (o no) a las entradas de direccin
y al comando de Lectura/Escritura.

Conexin CPU-Memoria
Bus de control
El bus de control gobierna el uso y acceso a las lneas de datos y de direcciones. Como stas
lneas estn compartidas por todos los componentes, tiene que proveerse de determinados
mecanismos que controlen su utilizacin. Las seales de control transmiten tanto rdenes
como informacin de temporizacin entre los mdulos. Mejor dicho, es el que permite que no
haya colisin de informacin en el sistema.
Bus de direcciones
El bus de direcciones es un canal del microprocesador totalmente independiente del bus de
datos donde se establece la direccin de memoria del dato en trnsito.
El bus de direccin consiste en el conjunto de lneas elctricas necesarias para establecer una
direccin. La capacidad de la memoria que se puede direccionar depende de la cantidad de bits
que conforman el bus de direcciones, siendo 2n el tamao mximo en bits del banco de
memoria que se podr direccionar con n lneas. Por ejemplo, para direccionar una memoria de
256 bits, son necesarias al menos 8 lneas, pues 28 = 256. Adicionalmente pueden ser necesarias
lneas de control para sealar cuando la direccin est disponible en el bus. Esto depende del
diseo del propio bus.

Nombres:
Oliver Rodrguez
Johnny Ordoez

Las direcciones de memoria

Las direcciones son nmeros naturales (en hexadecimal) que indican la posicin de los datos
dentro de la memoria principal o del espacio de direcciones de la unidad de entrada/salida. Las
direcciones son generadas por la CPU que es quien decide a qu dato se debe acceder en cada
momento.
Bus de datos
Su funcin es mover los datos entre los dispositivos de hardware de entrada / salida
Buses multiplexados
Algunos diseos utilizan lneas elctricas multiplexadas para el bus de direcciones y el bus de
datos. Esto significa que un mismo conjunto de lneas elctricas se comportan unas veces como
bus de direcciones y otras veces como bus de datos, pero nunca al mismo tiempo. Una lnea de
control permite discernir cual de las dos funciones est activa.

Memorias ROM
La memoria de solo lectura, conocida tambin como ROM (acrnimo en ingls de read-only
memory), es un medio de almacenamiento utilizado en ordenadores y dispositivos electrnicos,
que permite solo la lectura de la informacin y no su escritura, independientemente de la
presencia o no de una fuente de energa.
Los datos almacenados en la ROM no se pueden modificar, o al menos no de manera rpida o
fcil. Se utiliza principalmente en su sentido ms estricto, se refiere solo a mscara ROM -en
ingls, MROM- (el ms antiguo tipo de estado slido ROM), que se fabrica con los datos
almacenados de forma permanente y, por lo tanto, su contenido no puede ser modificado de
ninguna forma. Sin embargo, las ROM ms modernas, como EPROM y Flash EEPROM,
efectivamente se pueden borrar y volver a programar varias veces, aun siendo descritos como
"memoria de slo lectura" (ROM). La razn de que se las contine llamando as es que el
proceso de reprogramacin en general es poco frecuente, relativamente lento y, a menudo, no
se permite la escritura en lugares aleatorios de la memoria.

Nombres:
Oliver Rodrguez
Johnny Ordoez

Memorias RAM
La memoria de acceso aleatorio (Random-Access Memory, RAM) se utiliza como memoria de
trabajo de computadoras para el sistema operativo, los programas y la mayor parte del
software.
En la RAM se cargan todas las instrucciones que ejecutan la unidad central de procesamiento
(procesador) y otras unidades de cmputo.
Se denominan de acceso aleatorio porque se puede leer o escribir en una posicin de
memoria con un tiempo de espera igual para cualquier posicin, no siendo necesario seguir un
orden para acceder (acceso secuencial) a la informacin de la manera ms rpida posible.
Durante el encendido de la computadora, la rutina POST verifica que los mdulos de RAM estn
conectados de manera correcta. En el caso que no existan o no se detecten los mdulos, la
mayora de tarjetas madres emiten una serie de sonidos que indican la ausencia de memoria
principal. Terminado ese proceso, la memoria BIOS puede realizar un test bsico sobre la
memoria RAM indicando fallos mayores en la misma.

Memorias EPROM
EPROM son las siglas de Erasable Programmable Read-Only Memory (ROM programable
borrable). Es un tipo de chip de memoria ROM no voltil inventado por el ingeniero Dov
Frohman. Est formada por celdas de FAMOS (Floating Gate Avalanche-Injection Metal-Oxide
Semiconductor) o "transistores de puerta flotante", cada uno de los cuales viene de fbrica sin
carga, por lo que son ledos como 1 (por eso, una EPROM sin grabar se lee como FF en todas sus
celdas).
Las memorias EPROM se programan mediante un dispositivo electrnico, como el Cromemco
Bytesaver, que proporciona voltajes superiores a los normalmente utilizados en los circuitos
electrnicos. Las celdas que reciben carga se leen entonces como un 0.
Una vez programada, una EPROM se puede borrar solamente mediante exposicin a una fuerte
luz ultravioleta. Esto es debido a que los fotones de la luz excitan a los electrones de las celdas
provocando que se descarguen. Las EPROM se reconocen fcilmente por una ventana
transparente en la parte alta del encapsulado, a travs de la cual se puede ver el chip de silicio y
que admite la luz ultravioleta durante el borrado.

Nombres:
Oliver Rodrguez
Johnny Ordoez

Memorias EEPROM
EEPROM o EPROM son las siglas de Electrically Erasable Programmable Read-Only Memory
(ROM programable y borrada elctricamente). Es un tipo de memoria ROM que puede ser
programada, borrada y reprogramada elctricamente, a diferencia de la EPROM que ha de
borrarse mediante un aparato que emite rayos ultravioleta. Son memorias no voltiles.
Las celdas de memoria de una EEPROM estn constituidas por un transistor MOS, que tiene una
compuerta flotante (estructura SAMOS), su estado normal est cortado y la salida proporciona
un 1 lgico.
Aunque una EEPROM puede ser leda un nmero ilimitado de veces, slo puede ser borrada y
reprogramada entre 100.000 y un milln de veces. Estos dispositivos suelen comunicarse
mediante protocolos como IC, SPI y Microwire. En otras ocasiones, se integra dentro de chips
como microcontroladores y DSPs para lograr una mayor rapidez.
La memoria flash es una forma avanzada de EEPROM creada por el Dr. Fujio Masuoka mientras
trabajaba para Toshiba en 1984 y fue presentada en la Reunin de Aparatos Electrnicos de la
IEEE de 1984. Intel vio el potencial de la invencin y en 1988 lanz el primer chip comercial de
tipo NOR.

Ciclos de Lectura de una Memoria

La lnea R/W indica el sentido de transferencia de los datos, se la considera vlida en el flanco
positivo de Qpero aparece un tiempo despus del inicio del ciclo con la bajada de E. Se utiliza
para indicar a la memoria si tiene que habilitar sus salidas o sus entradas. Muchas veces sus
flancos sirven para latchear los datos en la memoria, junto con E. Las lneas de direcciones, BA
y BS son tambin vlidas un tiempo despus de que E baj y podemos decir que son ciertas
durante la subida de Q. Las lneas de dato dependen de s es lectura o escritura Durante una
lectura en stas lneas debe estar vlido el dato un tiempo 17 antes de que E baje (tiempo de
setup), ya que con ste flanco el micro guarda en su interior el dato ledo. El dato debe
permanecer un tiempo 18luego de la bajada de E para poder ser latcheado (tiempo de
mantenimiento).Durante la escritura por parte del micro el dato a escribir aparece un tiempo
20 luego de que Q subi, o sea un tiempo despus de que las direcciones y R/W son estables, y
permanece un tiempo 21 estable para que la memoria lo pueda latchear luego del fin del ciclo
con la bajada de E.

Nombres:
Oliver Rodrguez
Johnny Ordoez

Una caracterstica importante de ste micro es que carece de una seal que valide el acceso a
memoria y cuando el bus se pone en alta impedancia por diversas caractersticas habra que
anular los posibles accesos falsos. Se propone en muchos casos construir una lnea VMA ( valid
memory address) de tal forma que trabaje con los chips select para habilitar los accesos. Nota:
un caso especial de activacin de esta lnea es cuando se produce un pasaje del control de las
direccin es del PC al DMAC (controlador de acceso directo a memoria) con un HALT o
DMA/BREQ, en donde existe un tiempo en el que el bus est en alta impedancia y deja que el
DMAC tome el control, En este momento se puede realizar un acceso falso a memoria, para
evitar esto es que se propone realizar la lnea VMA.(ver en grfica de DMA/BREQ la seal se
llama DMAVMA y se construye externamente)