Programa de Circuitos Digitales II

Semestre 2-2009
Nmero de crditos: 4
Intensidad Horaria: 6 horas Teora: 4 horas Laboratorios: 2 horas
Docente: Carlos Camargo. Cicamargoba@unal.edu.co
Web del curso : http://gmun.unal.edu.co/~cicamargoba

1. Descripcin
Este curso proporciona las bases metodolgicas y tecnolgicas para el diseo de sistemas digitales utilizando
procesadores. Una vez cursado el estudiante debe ser capaz de realizar el proceso completo de diseo de un
sistema digital complejo, desde su especificacin hasta la implementacin fsica, utilizando herramientas
modernas que faciliten el proceso.

2. Metodologa
El estudiante es responsable de adquirir el conocimiento, y tiene la responsabilidad de preparar los temas que
se van a tratar, se dejarn documentos que deben ser analizados por el estudiante; las dudas se discutirn y
aclararn en clase.
Durante el semestre se disear e implementar un dispositivo digital de mediana complejidad, utilizando las
herramientas suministradas y los conocimientos adquiridos; las tareas hardware se implementarn en un un
dispositivo lgico programable (PLD) y las tareas software en un soft-core implementado en el mismo PLD
para esto, se conformarn grupos de trabajo de 3 personas, las cuales se encargarn de generar y pulicar en un
sitio pblico la documentacin necesaria para futuras mejoras o correcciones.
Requisitos: Es recomendable que el estudiante tenga disposicin para el diseo e implementacin de circuitos
electrnicos y as como bases en algn lenguaje de programacin y en realizacin de algoritmos.

3. Objetivos

Realizar el flujo completo de diseo de un sistema digital complejo desde su especificacin hasta su
implementacin fsica.
Estudio y utilizacin de metodologas de diseo modernas basadas en representaciones funcionales,
estructrales y fsicas.
Estudio de la arquitectura, funcionamiento y programacin de un procesador.
Estudio de la arquitectura de un SoC.
Estudio de la Interfaz Hardware-Software.
Estimular el proceso de auto-aprendizaje.
Sembrar las bases para el desarrollo de aplicaciones comerciales.

4. Contenido
4.1. Introduccin y Dispositivos Lgicos Programables
Conceptos sobre sistemas digitales (panorama y prospectiva). Representaciones de un diseo (funcional,
estructural, fsica). Especificacin de alto nivel de sistemas digitales, Proceso de diseo. Niveles de
abstraccin. Panorama y perspectiva. Lenguajes de descripcin de Hardware: Verilog, Dispositivos
Lgicos Programables FPGAs, CPLDs, PALs. [GAJ97] [ERC99] (Semana 1)
4.2. Codiseo Hardware-Software
Particionamiento, comunicacin hw-sw, implementacin, componentes de un sistema hw-sw
(procesadores, buses, e/s, interrupciones, memorias). (Semana 3, 4)
PRIMERA ENTREGA
4.3. Arquitectura de procesadores
Camino de datos, unidad de control, registros, banco de registros, procesadores RISC, CISC,
segmentacin (Semana 5, 6, 7). Conjunto de instrucciones de un procesador, Operndos, modos de
direccionamiento, instrucciones aritmticas, lgicas, saltos, operaciones punto flotante (Semana 8, 9, 10).
4.4. Unidades de E/S
Jerarqua de memorias, Perifricos, Interrupciones, comunicacin interna y externa. (Semana 11, 12).
SEGUNDA ENTREGA
4.6 Diseo de sistemas sobre silicio (SoC)
Especificacin, diseo a nvel de sistema, Diseo hardware, diseo software (semana 13, 14)
TERCERA ENTREGA
Semana
S1
S2
S3
S4
S5
S6
S7
S8
S9
S10
S11
S12
S13
S14
S15
S16

Fecha
3-8 de Agosto
10-15 de Agosto
17-22 de Agosto
24-29 de Agosto
31 Ag 5 Septiembre
7-12 de Septiembre
14-19 de Septiembre
28 Sep 3 de Octubre
5-10 de Octubre
12-17 de Octubre
19-24 de Octubre
26-31 de Octubre
2-7 de Noviembre
9-14 de Noviembre
16-21 de Noviembre
23-28 de Noviembre

Teora
Cap 1
Cap 1
Cap 2
Cap 2
Cap 3
Cap 3
Cap 3
Cap 4
Cap 4
Cap 4
Cap 5
Cap 5
Cap 6
Cap 6

Lecturas

Practicas

Proyecto Final

5. Evaluacin
El componente prctico solo se promediar con el componente terico si el promedio de este ltimo posee una
nota aprobatoria, es decir mayor o igual a 3.0, de lo contrario, el promedio de los parciales se tomar como la
nota definitiva del curso, esto por la estrecha relacin entre el componente terico y prctico, un estudiante
que no tenga claro los conceptos tericos no debe ser promovido al siguiente curso.
Si el promedio de parciales es >= 3.0
80% Teora
20% Laboratorio
Si el promedio de parciales es < 3.0
100% Parciales
El proyecto final ser el instrumento para evaluar si el estudiante posee las habilidades que se desean crear en
este curso. Cada grupo realizar 3 avances del estado de su proyecto, cada uno de ellos debe incluir los
siguientes items:
(20%) Presentacin Oral
(30%) Informe: Publicado en formato wiki en el servidor http://en.qi-hardware.com/wiki/2010-II/es
(50%) Demostracin del funcionamiento del sistema
Los puntos a evaluar en cada entrega son:
(10%) Primera entrega:
Especificaciones del sistema:
Funcionamiento
Diagrama de bloques
Particionamiento de tareas HW y SW.
Esquemticos y PCB de la tarjeta hija (diseados en Kicad)
Cronograma de actividades.

(30%) Segunda entrega:

Tarjeta hija funcional (PCB terminado, ensamblado y probado)
Demostracin de comunicacin bsica con la tarjeta madre.
Funcionalidad bsica.
(40%)
Proyecto finalizado, con toda la funcionalidad esperada
Anlisis de costos del proyecto
Costo de prototipo.
Salarios de los ingenieros.
Costo de produccin de 100 unidades

Las fechas fijadas para entrega de avances no podrn ser modificadas, si no se realiza la entrega la fecha
indicada NO SE RECIBIR posteriormente y la calificacin asignada ser 0.0. Las propuestas, los avances y
el informe final de cada proyecto sern publicados en la pagina del curso.
En la ltima entrega NO SE ACEPTARN proyectos en los que se utilicen proto-boards o placas Universales,
el proyecto final DEBE ser entregado en una placa de circuito impreso diseada durante el semestre. El no
cumplimiento de esta norma da como resultado una calificacin de 0.0 en la ltima entrega.
Si se comprueba que se produjo un acto de copia, entre grupos de trabajo los grupos implicados en la copia
recibirn una calificacin de 0.0 en el laboratorio y ser reportado a la Facultad para las sanciones
contempladas en el reglamento.

Requisitos
Es necesario el dominio del diseo de Mquinas de estado algortmicas y su implementacin en dispositivos
lgicos programables (PLDs) utilizando lenguajes de descripcin de hardware como VHDL o Verilog.
Es recomendable que el estudiante tenga disposicin para el diseo e implementacin de circuitos
electrnicos, dominio del lenguaje C.

Bibliografa
[GAJ97] Daniel D. Gajski. Principles of Digital Design. Prentice Hall, 1997.
[WAK99] J. Wakerly Diseo Digital, Ed.3 Principios y Prcticas.
[CIL03] Michael D. Ciletti Advanced Digital Design with the Verilog HDL Prentice Hall India, 2003
[HAR04] David Harris & Sarah Harris, Digital design and computer architecture, Morgan Kauffman, 2004
[ZEI02] Bob Zeidman, Designing with FPGAs and CPLDs, Elsevier, 2002
[ASH08] P. Ashenden, Digital Design an embedded systems approach using Verilog, Morgan Kauffman, 2008
[GRO08] I. Grout, Digital Systems Design with FPGAs and CPLDS, Newnes, 2008.