Beruflich Dokumente
Kultur Dokumente
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
Circuitos secuenciales 1
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
introduccin
Combinacional: circuito cuya salida depende solo de la combinacin
presente de valores de entrada.
Siempre responden igual a la misma combinacin de entrada.
No pueden reconocer una secuencia de combinaciones ( no posee
memoria)
Qt
b
c
d
f a t , bt , ct , dt , . . .
Circuito
combinacional
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
introduccin
Secuencial: circuito cuya salida no depende exclusivamente de la
combinacin de entrada, sino que dependen tambin de la evolucin o
historia anterior del sistema, apareciendo una realimentacin de la salida
hacia las entradas del sistema.
Qt
b
c
d
f Qt , a t , b t , c t , d t , . . .
Circuito secuencial
asncrono
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
introduccin
La salida Qt+1 depende del valor anterior que tena Qt y de las nuevas
entradas en un instante determinado a,b,c,d..
Lo anterior implica que se debe recordar o memorizar el estado anterior
del circuito mediante variables de estado internas.
La historia de las entradas anteriores, se encuentra resumida en el estado
del circuito.
El estado se expresa en un conjunto( o coleccin)de variables de estado.
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
introduccin
En los circuitos secuenciales entra el tiempo como un factor, que no se
haba considerado en los circuitos combinacionales.
Salida = F(entrada actual, estado anterior)
Resumiendo:
Un circuito secuencial puede entenderse simplemente como un circuito
combinacional en el cual las salidas dependen tanto de las entradas como
de las salidas en instantes anteriores, esto implica una retroalimentacin
de salidas como se ve en la siguiente figura:
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
clasificacin
De acuerdo a como manejan el tiempo, los circuitos secuenciales,se
clasifican en circuitos secuenciales asincrnicos y circuitos secuenciales
sincrnicos.
O tambin segn la evolucin de las seales de salida, los circuitos
secuenciales se clasifican en asncronos o sncronos.
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
.d o
.c
m
o
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
clasificacin
Ejemplo de sistema asncrono simple
U1A
7416N
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
Qt
f Qt , clk, a t , b t , c t , d t , . . .
b
c
d
clk
Circuito secuencial
sncrono
.d o
.c
m
o
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
clasificacin
Los secuenciales sncronos son ms caros que los asincrnicos, pero
presentan mayor estabilidad en comparacin con los asincrnicos.
Ejemplos: flip-flop D, flip-flop JK, flip -flop T.
Los dispositivos secuenciales ms elementales se denominan biestables o
flip-flops.
Mediante la unin de varios biestables, se pueden construir dispositivos
de mayor complejidad, como son los contadores, registros de
desplazamiento y memorias.
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
N
y
bu
to
clk
De subida
clk
De bajada
Ing. Mnica P. Ren
clk
clk
lic
.d o
m
o
.c
lic
C
c u -tr a c k
.d o
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
Latches y flip-flops
Latch (o cerrojo): dispositivo secuencial que monitorea sus entradas
continuamente y modifica sus salidas en cualquier momento, de manera
independiente de una seal de clock. Pueden tener una seal de entrada
habilitadora.
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
Latches y flip-flops
Flip-flop(FF): dispositivo secuencial que muestrea sus entradas y cambia
sus salidas solamente en ocasiones determinadas por una seal de clock
(o reloj).
Los flancos de la seal de reloj son los instantes de cambio.
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
.d o
m
o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
1-Diagrama de bloque
2-Circuito lgico
.d o
.c
m
o
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
to
k
lic
.d o
bu
y
.c
m
o
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
bu
lic
to
Qn
Qn+1
Qn+1
Qn
.d o
.c
m
o
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
to
k
lic
.d o
bu
y
.c
m
o
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
.d o
.c
m
o
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
Qn+1
Qn
Qn
Qn+1
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
Diagrama de bloque
Ing. Mnica P. Ren
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
lic
Qn+1
Qn (sin cambio)
Qn (sin cambio)
0 (indeterminado)
.d o
.c
m
o
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
Latch D
Se construye para eliminar la condicin indeseable del estado
indeterminado en el latch SR.
Garantiza que las entradas S y R nunca sean 1 al mismo tiempo.
Posee dos entradas: D(datos) y C(control).
La entrada D pasa directamente a la entrada S y su complemento a la
entrada R.
Si C=0 el latch SR tendr ambas entradas (las acopladas en cruz) en 1 y el
latch no podr cambiar de estado sea cual sea el valor de D.
A continuacin se muestra el circuito lgico y la tabla de verdad del latch D
para explicar su funcionamiento.
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
Latch D
C
Qn+1
Qn (sin
cambio)
X:no importa
Como se observa en la tabla de verdad, mientras que el latch est
habilitado, C=1, la salida Qn+1=D.
El latch D se llama as por su capacidad de almacenar un dato en su
interior.
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
Latch D
Apropiado para usarse como almacenamiento temporal de informacin
binaria entre una unidad y su entorno.
Tambin se lo conoce con el nombre de latch transparente.
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
2 J5
VSAL
R1
5V
1.0k
Key1= Space
0V
Interruptor a la
posicin 2
Interruptor en reposo en la
posicin 2
.d o
.c
m
o
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
J1
J1
Key = Space
Key = Space
fig. 1
fig. 2
Ing. Mnica P. Ren
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
.d o
.c
m
o
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
Flip-flops
Podemos modificar un latch para formar un flip-flop, produciendo un flipflop que se dispare nicamente durante una transicin de seal (de 0 a 1
o de 1 a 0) y quede inhabilitado durante el resto del pulso del clock.
Lo anterior permite lograr el sincronismo.
Veamos como construir un flip flop tipo D utilizando dos latch D (uno de
ellos lo llamaremos amo y al otro esclavo).
Comenzaremos analizando el circuito con la entrada de control C=0, luego
veremos que ocurre si C=1 y repetimos el ciclo.
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
Cuando CLK=0
AMO INHABILITADO, ESCLAVO HABILITADO Y Q
Cuando CLK=1 C ESCLAVO INHABILITADO, AMO HABILITADO D
Y
Cuando CLK cambia de 1 a 0
AMO INHABILITADO, ESCLAVO HABILITADO
Y(=D) Q
La salida del FF solo puede cambiar en los flancos negativos de la seal, o
transiciones de 1 a 0 del clock (TPN transicin de pulso negativa).
Ing. Mnica P. Ren
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
Cuando CLK=0
AMO HABILITADO D
Y, ESCLAVO INHABILITADO
Cuando CLK=1
ESCLAVO HABILITADO Y
Q, AMO INHABILITADO
Cuando CLK cambia de 0 a 1
Y(=D)
Q
La salida del FF solo puede cambiar en los flancos positivos de la seal, o
transiciones de 0 a 1 del clock (TPP transicin de pulso positiva).
Ing. Mnica P. Ren
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
Flip-flop D
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
Flip-flop D
El FF D es muy eficiente y econmico.
A partir del FF D se pueden construir otros FFs como el FF J-K y el FF T.
Las siguientes figuras muestran el smbolo grfico que se utiliza, para el FF
D disparado por TPP de clock y para el FF D disparado por TNP de clock.
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
Flip-flop JK
Hay tres operaciones que pueden hacerse con un FF:
1. establecerlo en 1,
2. restablecerlo en 0 y
3. complementar su salida
El FF JK realiza las tres operaciones anteriores.
1. La entrada J establece el FF.
2. La entrada K lo restablece.
3. Cuando J y K estn habilitadas, la salida se complementa.
Lo anterior se verifica analizando el circuito siguiente aplicado a la entrada
D.
Ing. Mnica P. Ren
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
Flip-flop JK
Qn+1
comentarios
Qn
Sin cambio
restablece
establece
Qn
complementa
La entrada D resulta:
D=JQ+KQ
El funcionamiento se
resume en la tabla.
Ojo, recuerde que
en el dibujo, la
salida QN
corresponde a Q
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
Flip-flop JK
Si J y K se dejan en alto (J=K=1), el FF cambiar de estados (conmutar)
para cada TPP de reloj.
Es decir el nuevo valor de Q (Qn+1) ser el inverso del valor que tena antes
de la transicin (Qn).
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
lic
Es un FF complementador.
Se construye con un FF JK uniendo entre s las entradas J y K.
Tambin se puede construir con un FF D y una compuerta XOR.
Cuando T=0 (J=K=0) un borde o transicin de reloj no modifica la salida.
Cuando T=1 (J=K=1) un borde o transicin de reloj complementa la salida.
Se utiliza en el diseo de contadores binarios.
.d o
Flip-flop T
(toggle)
.c
m
o
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
Flip-flop T (toggle)
TQ
TQ
Q(t+1)
Q(t)
Sin cambio
Q(t)
complementa
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
Ejemplo de aplicacin
Circuito de conteo binario de 3 bits y divisor de frecuencia
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c
F -X C h a n ge
F -X C h a n ge
c u -tr a c k
N
y
bu
to
k
lic
.d o
.c
.d o
lic
to
bu
O
W
!
PD
O
W
!
PD
c u -tr a c k
.c