Beruflich Dokumente
Kultur Dokumente
1 CIRCUITOS SECUENCIALES
Elena Valderrama
Universidad Autnoma de Barcelona
5 .1
Motivacin
Los circuitos combinacionales no nos permiten hacer cosas como stas
quiero que cuando se detecte un valor determinado en las entradas del circuito se inicie una
serie
i d
de acciones
i
que (1) enciendan
i d una lluz verde,
d (2) a continuacin
i
i abran
b
lla puerta d
de
acceso al garaje, (3) y luego, si pasados 2 min no he recibido una cierta seal de entrada, se
active una alarma sonora
abre la puerta cuando el usuario haya teclado el cdigo 1557 en el teclado de seguridad
seguridad
abre
i
quiero
que ell circuito
i i me genere una seal
ld
de salida
lid iiguall a 1 cada
d 10 segundos
d
CIRCUITOS SECUENCIALES
2
5 .1
1. Sistemas secuenciales
Circuitos digitales con capacidad de memoria:
La salida en un instante t depende de las entradas en t, t-1, t-2, etc.
Son capaces de generar secuencias
secuencias.
Circuito
combinacional
Circuito
secuencial
Circuito
secuencial
5 .1
1. Sistemas secuenciales
Circuitos digitales con capacidad de memoria: CMO?
Circuito
combinacional
5 .1
1. Sistemas secuenciales
Circuitos digitales con capacidad de memoria: CMO?
Circuito
combinacional
Memoria
5 .1
Circuito
combinacional
ESTADO
ACTUAL
ESTADO
SIGUIENTE
Memoria
5 .1
1. Sistemas secuenciales
CIRCUITO SECUENCIAL
ENTRADAS
EXTERNAS
Circuito
combinacional
SALIDAS
EXTERNAS
ESTADO
ACTUAL
ESTADO
SIGUIENTE
Memoria
5 .1
2. Sincronizacin: Circuitos secuenciales sncronos
Qu significa t, t-1, t-2, etc.? Significa t-1 el instante de tiempo t menos 1 segundo?, o
menos 1 minuto?...
Voltaje
(valor lgico )
1
0
tiempo
5 .1
2. Sincronizacin: Circuitos secuenciales sncronos
Qu significa t, t-1, t-2, etc.? Significa t-1 el instante de tiempo t menos 1 segundo?, o
menos 1 minuto?...
Voltaje
(valor lgico )
1
0
tiempo
t-2
t-1
t+1
5 .1
2. Sincronizacin: Circuitos secuenciales sncronos
Qu significa t, t-1, t-2, etc.? Significa t-1 el instante de tiempo t menos 1 segundo?, o
menos 1 minuto?...
Voltaje
(valor lgico )
1
0
tiempo
Flanco de
subida
ciclo
Periodo=T
F
Frecuencia=1/T
i 1/T
Pulso p
positivo
Pulso negativo
10
5 .1
2. Sincronizacin: Circuitos secuenciales sncronos
Periodo
1 msec (milisegundo) = 10-3 sec.
1 seg (microsegundo) = 10-66 sec.
sec
-9
1 nsec (nanosegundo) = 10 sec.
1 psec (picosegundo) = 10-12 sec.
Flanco de
subida
Frecuencia
1Hz = 1 ciclo/sec
1 KHz (kiloHertzio) = 103 Hz.
Hz
1 MHz (megaHertzio) = 106 Hz.
1 GHz (gigaHertzio) = 109 Hz.
1 THz (teraHertzio g) = 1012 Hz.
ciclo
Periodo=T
F
Frecuencia=1/T
i 1/T
Pulso p
positivo
Pulso negativo
11
5 .1
Pregunta
Cual es el periodo de una seal de reloj de 20 GHz?
1.
1
2.
3.
4.
5.
6.
20 msec
50 msec
20 microsec
50 microsec
20 psec
50 psec
12
5 .1
3. Circuito secuencial
CIRCUITO SECUENCIAL
ENTRADAS
EXTERNAS
Circuito
combinacional
ESTADO
ACTUAL
SALIDAS
EXTERNAS
Memoria
ESTADO
SIGUIENTE
CK
13
5 .1
RESUMEN
1.
2.
3
3.
4.
14
5 .22
1. Grafos de comportamiento
5 .2
16
5 .2
1. Grafos de comportamiento
Circuito
combinacional
Q0
X=1, X=2 o X=3
X=3
X=2
Memoria
Q2
Q1
X=1 o X=2
X=0
17
5 .2
X=1, Y=1
Q0
Y=1
Q0
X=1 X=2 o X=3
X=1,
X=3, Y=0
X=3
X=2
Q2
Y=1
Q1
Y=0
X=1 o X=2
X=0
MQUINA DE MOORE
Q2
Q1
X=0, Y=0
MQUINA DE MEALY
18
Ejemplo
5 .2
El robot
b t tiene
ti
un sensor que, cuando
d detecta
d t t un obstculo
b t l delante
d l t de
d
l, genera una seal OB=1.
5 .2
Ejemplo
Circuito
combinacional
co
b ac o a
Memoria
OB 1 : Detectado obstculo
OB=1
RR : Girar a la derecha (Rotate Right)
RL : Girar a la izquierda (Rotate Left)
20
5 .2
Ejemplo
Circuito
combinacional
co
b ac o a
Memoria
Circuito
combinacional
OB 1 : Detectado obstculo
OB=1
RR : Girar a la derecha (Rotate Right)
RL : Girar a la izquierda (Rotate Left)
4 estados (SAR,
SAL, SRR, SRL)
21
Circuito
combinacional
Memoria
22
5 .2
Ejemplo
Circuito
combinacional
4 estados (SAR,
SAL, SRR, SRL)
23
5 .2
Ejemplo
Circuito
combinacional
OB=0
SAR
RR=RL=0
4 estados (SAR,
SAL, SRR, SRL)
OB=1
OB=1
OB=0
SRL
OB=1
SRR
RR,RL=01
RR,RL=10
OB=0
OB=1
SAL
OB=0
RR=RL=0
24
(EJERCICIO)
5 .2
25
5 .2
SPAR
Y=0
X=1
X 1
X=1
X=0
SIMPAR
YY=1
1
26
5 .2
Circuito
combinacional
Memoria
27
5 .2
OB=0
SAR
RR=RL=0
OB=1
OB=1
OB=0
SRL
OB=1
SRR
RR,RL=01
RR,RL=10
OB=0
OB=1
SAL
OB=0
RR=RL=0
28
5 .2
OB=1
OB=1
OB=0
SRL
SRR
RR,RL=01
RR,RL=10
OB=0
OB=1
SAL
OB=0
OB=1
RR=RL=0
Estado
actual
Entradas:
OB
Estado
siguiente
SAR
SAR
SAR
SRR
TABLA DE SALIDAS
SRL
Estado
actual
Salidas:
RR RL
SAR
SAR
0 0
SRR
SRR
SRR
1 0
SAL
SAL
SAL
0 0
SAL
SRR
SRL
0 1
SRL
SAL
SRL
SRL
(Las tablas de estado y de salidas nos permitirn, ms adelante, implementar el circuito secuencial con componentes del
catlogo)
29
5 .2
Pregunta
Marca las afirmaciones correctas referentes al grafo siguiente:
X=1, Y=1
1.
1
2.
3.
4.
Q0
X=0, X=1; Y=0
X=0, Y=0
Q1
Q2
X=1; Y=1
X=0, Y=0
30
5 .2
Pregunta
Construye la tablas de estados y de salidas y marca las afirmaciones correctas
1.
2.
3.
4.
X=1, Y=1
Q0
X=0, X=1; Y=0
X=0, Y=0
Q1
Q2
X=1; Y=1
X=0, Y=0
31
5 .2
X=1, Y=1
Q0
X=0, X=1; Y=0
X=0, Y=0
Q1
Q2
X=0, Y=0
X=1; Y=1
Estado
Actual
Entrada
t ada
X
Salida
Sa
da
Y
Estado
Siguiente
Q0
Q2
Q0
Q0
Q1
Q1
0
1
0
0
Q0
Q0
Q2
Q2
Q2
Q1
32
RESUMEN
1.
2.
3
3.
4.
5 .2
33
5 .2
34
5 .3
36
5 .3
ESTADO 0
ESTADO 1
37
5 .3
1
1
ESTADO 0
ESTADO 1
b1
b2
Load
Q
2
Q
38
5 .3
1.a Biestable D
D
b1
b2
Load
Q
2
Load
BIESTABLE D
39
5 .3
1.a Biestable D
D
b1
Q
2
b2
Load
Load
0
1
1
x
0
1
x
x
x
Load
BIESTABLE D
Q
Q
0
1
Ecuacin caracterstica:
Estado siguiente cuando Load=1
Q = f (Q , D ) = D
40
5 .3
Equaci
Ecuacincaracterstica
caracterstica
S=R=1 prohibit
41
5 .3
2. Latches y flip-flops
D
Load
Q
Q
FF
LATCH
H
D
Load
Q
Q
42
5 .3
D
Load
Q
Q
FF
LA
ATCH
2. Latches y flip-flops
D
Load
Q
Q
Load
43
5 .3
Load
D
Load
Q
Q
FF
LA
ATCH
2. Latches y flip-flops
D
Load
Q
Q
Load
44
5 .3
Load
D
Load
Q
Q
FF
LA
ATCH
2. Latches y flip-flops
D
Load
Q
Q
Load
45
5 .3
Pregunta
El latch de la figura nunca puede cambiar de estado si:
1 La salida Q est a 0
1.
2. La seal ENABLE est a 0
3. La entrada D est a 0
D
ENABLE
Q
Q
46
5 .3
Entradas cuyas seales tiene efecto inmediato sobre el estado del biestable,
independientemente de la seal de sincronizacin:
Reset
R
: Fuerza
F
ell estado
d d
dell biestable
bi
bl a 0
Set : Fuerza el estado del biestable a 1
Reset
Set
Set
D
CK
CK
Q
D
Reset
Q
47
5 .3
Entradas cuyas seales tiene efecto inmediato sobre el estado del biestable,
independientemente de la seal de sincronizacin:
Reset
R
: Fuerza
F
ell estado
d d
dell biestable
bi
bl a 0
Set : Fuerza el estado del biestable a 0
Reset
Set
Set
D
CK
CK
Q
D
Reset
CRONOGRAMA
Los cronogramas
reflejan
fl
ell
comportamiento
del circuito a lo
largo del tiempo.
Q
48
Ejercicio
5 .3
Reset
CK
X
Q0
Q1
Y
49
5 .3
Reset
CK
X
Q0
Q1
Y
50
5 .3
RESUMEN
1. Qu son los biestables. Biestable de tipo D.
2. Latches y flip-flops: Comportamiento del latch D y del flip-flop D
3 Cronogramas
3.
C
d
de tiempo.
i
51
5 .3
52
5 .4
Recapitulando
OB=0
CIRCUITO SECUENCIAL
SAR
RR=RL=0
ENTRADAS
EXTERNAS
Circuito
combinacional
SALIDAS
EXTERNAS
ESTADO
ACTUAL
OB=1
Memoria
OB=1
OB=0
OB=1
SRL
SRR
RR,RL=01
RR,RL=10
OB=0
OB=1
ESTADO
SIGUIENTE
SAL
OB=0
RR=RL=0
TABLA DE ESTADOS
CK
Estado
actual
Entradas:
OB
Estado
siguiente
SAR
SAR
SAR
SRL
Estado
actual
Salidas:
RR RL
SRR
SAR
SAR
0 0
SRR
SRR
SRR
1 0
SAL
SAL
SAL
0 0
SAL
SRR
SRL
0 1
SRL
SAL
SRL
SRL
TABLA DE SALIDAS
54
5 .4
1. Flip-flops o latches?
Los flip-flops
flip flops son ms independientes de las posibles fluctuaciones de las seales de
entrada (flip-flops: slo ven las entradas en el flanco de CK, latches: ven la salida durante todo
CK=1)
UTILIZAREMOS FLIP-FLOPS
FLIP FLOPS DE TIPO D
Set
D
CK
Q
Q
Ecuacin caracterstica:
Estado siguiente cuando CK=1
Q = f (Q , D ) = D
R
Reset
55
5 .4
Circuito
combinacional
1) Cuntos flip-flops?
2) Cmo deben ser las funciones Di y outi?
Q
Q
5 .4
3. Sntesis
OB=0
SAR
RR=RL=0
OB=1
OB=1
OB=0
OB=1
SRL
SRR
RR,RL=01
RR,RL=10
OB=0
OB=1
SAL
TABLA DE ESTADOS
Estado
actual
Entradas:
OB
Estado
siguiente
SAR
SAR
SAR
SRR
SRR
OB=0
1) Cuntos flip-flops?
Hemos de distinguir 4 estados distintos
necesitamos 2 flip-flops para poder definir
4 estados globales del circuito (q1, q0)
RR=RL=0
TABLA DE SALIDAS
SRL
Estado
actual
Salidas:
RR RL
SAR
SAR
0 0
SRR
SRR
1 0
SAL
SAL
SAL
0 0
SAL
SRR
SRL
0 1
SRL
SAL
SRL
SRL
Q
Q
57
5 .4
OB=1
RR=RL=0
OB=0
SRR
RR,RL=01
RR,RL=10
OB=1
SRL
OB=0
OB=1
SAL
TABLA DE ESTADOS
OB=0
RR=RL=0
Estado
actual
Entradas:
OB
Estado
siguiente
SAR
SAR
SAR
SRL
Estado
actual
Salidas:
RR RL
SRR
SAR
SAR
0 0
SRR
SRR
SRR
1 0
SAL
SAL
SAL
0 0
SAL
SRR
SRL
0 1
SRL
SAL
SRL
SRL
TABLA DE SALIDAS
estado
SAR
SRR
SAL
SRL
q1
q0
58
5 .4
OB=1
RR=RL=0
OB=0
SRR
RR,RL=01
RR,RL=10
OB=1
SRL
OB=0
OB=1
SAL
TABLA DE ESTADOS
OB=0
RR=RL=0
Estado
actual
Entradas:
OB
Estado
siguiente
SAR
SAR
SAR
SRL
Estado
actual
Salidas:
RR RL
SRR
SAR
SAR
0 0
SRR
SRR
SRR
1 0
SAL
SAL
SAL
0 0
SAL
SRR
SRL
0 1
SRL
SAL
SRL
SRL
TABLA DE SALIDAS
estado
SAR
SRR
SAL
SRL
q1
0
0
1
1
q0
0
1
0
1
59
5 .4
Entradas:
OB
Estado
siguiente
SAR
SAR
SAR
SRL
Estado
d
actual
SSalidas:
lid
RR RL
SRR
SAR
SAR
0 0
SRR
SRR
SRR
SAL
SAL
SAL
SRR
SRL
SAL
SRL
SRL
estado
SAR
SRR
SAL
SRL
TABLA DE ESTADOS
TABLA DE SALIDAS
q1
0
0
1
1
q 0
q1
q0 RR RL
SAR
SRR
SAL
0
1
1
0
SRL
1
1
0
0
0
1
SRL
SRL
q1
q0
OB
SAR
1 0
SAR
SAL
0 0
SRR
SRL
0 1
SRR
SAL
SAL
q0
0
1
0
1
q1
TABLA DE SALIDAS
60
5 .4
TABLA DE ESTADOS
q1
q0
OB
q 1
q 0
SAR
SAR
SRR
SRR
SAL
SAL
1
1
0
0
0
1
1
0
0
1
SRL
SRL
TABLA DE SALIDAS
q1
q0 RR RL
SAR
SRR
SAL
0
1
1
0
1
0
0
0
SRL
61
5 .4
62
5 .4
a=0 / z=0
S0
a=1 / z=0
a=1 / z=1
S1
a=x / z=1
1
S2
Estado
Estado
S0
S0
S0
S1
S1
S2
S1
S2
S2
S2
S2
S0
aa=0
0 / zz=0
0
63
5 .4
Es conveniente aadir una seal de Reset que permita inicializar el circuito a un valor
conocido en caso necesario.
64
Pregunta 1
5 .4
1.
2
2.
3.
4.
1
2
4
Depende del valor que tomen A y B
65
5 .4
Pregunta 2
Qu tabla representa el comportamiento del circuito de la figura?
1.
1
2.
3.
4.
1
2
Ambas
Ninguna
66
5 .4
RESUMEN
67
5 .4
68
5 .5
Planteamiento
Se desea disear un circuito capaz de sumar dos nmeros de n bits A y B que le llegan por
dos entradas serie inA e inB a razn de un bit por ciclo de reloj, como muestra el esquema:
inA
inB
Sumador serie
>
5 .5
Pregunta 1
inA
inB
Sumador
d serie
>
5 .5
Pregunta 2
inA
inB
Sumador serie
>
o 4 estados,
t d 4 flip
fli flops
fl
72
Pregunta 3
5 .5
En efecto, la respuesta correcta era 2 estados, 1 flip flop (un estado para recordar que
el acarreo es 0 y un estado para recordar que el acarreo es 1). Supongamos que
llamamos C0 al estado que recuerda que el acarreo generado en la ltima suma era 0, y
C1 al que recuerda que el ltimo acarreo era 1. Cul de los siguientes grafos describe el
funcionamiento del circuito?
o (1)
o (2)
o (3)
o Ninguno
73
Pregunta 4
5 .5
74
Pregunta 5
5 .5
Hemos decidido que el grafo que se muestra en la figura es el correcto, y que asignamos
el valor 0 al estado C0 y 1 al estado C1. Cul de las siguientes tablas de transiciones y
p
a dicho ggrafo? (q es el estado del nico flip
p flop
p necesario))
salidas corresponden
o Tabla 1
o Tabla
T bl 2
o Ambas
o Ninguna
75
Pregunta 6
5 .5
La respuesta correcta era la tabla 2. Construye, a partir de dicha tabla, las funciones
booleanas correspondientes a la entrada D del flip-flop y a la salida S del circuito. Indica
qu conjunto de ecuaciones es el correcto:
7
6
Pregunta 7
5 .5
77
5 .5
RESUMEN
Habis diseado un sumador serie; espero que os haya sido til para entender la sntesis
de circuitos secuenciales.
78