Introduction aux Microprocesseurs

TABLE DES MATIRES

1. UTILISER UN SYSTEME A MICROPROCESSEUR

1-1

1.1 Architecture interne dun systme microprocesseur

1.1.1 Le microprocesseur
1.1.2 La mmoire

1-1
1-1
1-1

1.2 Les entres/sorties

1-2

1.3 Les bus de communication

1.3.1 Le bus de donnes
1.3.2 Le bus dadresses
1.3.3 Le bus de contrle

1-2
1-2
1-2
1-2

1.4 Le microprocesseur 6809

1.4.1 Brochage du MC6809
1.4.2 Alimentation
1.4.3 Xtal et Extal
1.4.4 E et Q
1.4.5 RESET
1.4.6 MRDY
1.4.7 Bus de donne D0 D7
1.4.8 Bus dadresses A0 A15
1.4.9 R/W
1.4.10 /HALT
1.4.11 DMA/BREQ
1.4.12 BA et BS
1.4.13 NMI, FIRQ, IRQ

1-3
1-3
1-4
1-4
1-4
1-4
1-5
1-5
1-5
1-5
1-5
1-6
1-6
1-7

1.5 Dcodage des adresses

1.5.1 Analyse dun dcodeur dadresses
1.5.2 Cartographie du systme Mod. E6809
1.5.3 Prsentation de la cartographie

1-7
1-7
1-8
1-9

1.6 Architecture interne du microprocesseur 6809

1.6.1 L'unit arithmtique et logique
1.6.2 Les registres du 6809

1-10
1-11
1-11

Motorola 6809

Introduction aux Microprocesseurs

1. Utiliser un Systme Microprocesseur

1.1 Architecture interne dun systme microprocesseur
L'architecture interne d'un ordinateur se compose essentiellement de trois blocs: le
microprocesseur, la mmoire et les entres/sorties relies entre elles par trois bus de
communication; le bus de donnes, le bus dadresses et le bus de commande.
Bus de donnes (8 lignes)

Unit centrale de
traitement
microprocesseur

Mmoire

Entres/Sorties

Bus d'adresses

Bus de contrle

Figure 1-1 Architecture interne dun ordinateur

1.1.1 Le microprocesseur
Un microprocesseur est l'implantation en un seul botier, en technologie LSI ou VLSI,
d'une unit centrale de traitement de donnes CPU et dune unit arithmtique et logique
ALU. Son principal travail est de fournir aux autres lments, qui lui sont raccords, la
synchronisation ncessaire et fonctionnelle du traitement des informations qui lui sont
achemines.

1.1.2 La mmoire
C'est la partie o l'on retrouve les programmes excutables et les donnes traiter. Cette
section est subdivise en deux; d'une part, il y a la mmoire latente et d'autre part, la
mmoire vive.
Mmoire morte
C'est la mmoire de lecture; elle contient le programme du systme. L'avantage de la ROM
(Read Only Memory), cest d'tre permanente; son contenu ne disparat pas quand le
systme n'est plus aliment. La ROM contient toujours un programme de chargement
initial ou un moniteur pour permettre le fonctionnement du systme ds la mise sous
tension. Dans un contexte de contrle de processus, presque tous les programmes
rsideront en ROM car ils seront rarement changs et devront tre protgs des pannes
d'alimentation.

Informatique Industrielle

page 1-1

2011-2012

Motorola 6809

Introduction aux Microprocesseurs

Mmoire vive
C'est la mmoire de lecture et dcriture du systme ou RAM (Random Access Memory).
Le contenu de ce type de mmoire est perdu lorsque l'on coupe l'alimentation. La mmoire
vive (RAM) doit tre charge, avant utilisation, partir du clavier ou partir dune
mmoire de masse comme, par exemple, une unit ruban magntique ou une unit
disque.

1.2 Les entres/sorties

Les entres/sorties sont ncessaires pour que le microprocesseur communique avec le
monde extrieur et, videmment, avec l'utilisateur. Il serait tout fait inutile de raliser un
ordinateur sans qu'il y ait quelques entres et quelques sorties afin de communiquer avec
l'extrieur.

1.3 Les bus de communication

videmment, pour que le systme fonctionne, il doit y avoir une communication entre le
microprocesseur, la mmoire et les entres/sorties. Cette communication est ralise
l'aide de trois bus qui regroupent les signaux, selon leur fonction.

1.3.1 Le bus de donnes

C'est un bus bidirectionnel (de 8 bits pour un 6809) sur lequel transitent les donnes
changes par les lments du systme.

1.3.2 Le bus dadresses

Il s'agit d'un bus unidirectionnel (de 16 bits pour un 6809), manant du microprocesseur et
se propageant vers les dispositifs qu'il peut adresser. L'adresse qu'il porte permet
d'atteindre une case mmoire ou un registre spcifique avec laquelle une opration est
dsire.

1.3.3 Le bus de contrle

C'est un groupe de lignes issues de ou allant vers le microprocesseur et reliant ce dernier
d'autres dispositifs. Son rle est de vhiculer les signaux destins assurer la
synchronisation et la commande de l'ensemble du systme. Par exemple, la ligne Reset et
R/W (lecture/criture), les lignes d'interruptions et l'horloge appartiennent ce bus.

Informatique Industrielle

page 1-2

2011-2012

Motorola 6809

Introduction aux Microprocesseurs

1.4 Le microprocesseur 6809

Le MC6809 est un microprocesseur 8 bits trs rapide et dot de caractristiques
supportant les techniques de programmation moderne telles que la position indpendante
du code, la r-entre et la programmation modulaire. Diffrentes versions du MC6809
sont offertent, voici la dsignation du numro de code.

MC 68 A 09 C P
Circuit intgr de Motorola
Famille M6800
Vitesse:
vide = 1Mhz
A = 1.5 Mhz
B = 2.0 Mhz
Dsignation de la pice
pour la famille M6800
Plage de temprature:
vide = 0 +70
C = -40 +85
Botier:
P = Plastique
L = Cramique

1.4.1 Brochage du MC6809

VSS
/NMI
/IRQ
/FIRQ
BS
BA
VCC
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20

M
C
6
8
0
9

40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21

/HALT
XTAL
EXTAL
/RESET
MRDY
Q
E
/DMA
R//W
D0
D1
D2
D3
D4
D5
D6
D7
A15
A14
A13

Figure 1-2

Informatique Industrielle

page 1-3

2011-2012

Motorola 6809

Introduction aux Microprocesseurs

1.4.2 Alimentation
Le microprocesseur 6809 est aliment par une tension unique de +5 volts, 5 % sur la
broche VCC. La broche VSS constitue la masse du botier ou 0 volt.

1.4.3 Xtal et Extal

Ce sont sur ces broches que le crystal est install afin de dterminer la vitesse d'opration.
Le quartz ou la frquence externe est quatre fois la frquence de travail dsire. En
fonction, on retrouve, sur ces broches, une onde sinusodale la frquence du crystal dont
l'amplitude est denviron 2.5volts. Une horloge TTL peut tre branche la place du
crystal sur la broche EXTAL; alors, XTAL est reli la masse.

1.4.4 E et Q
dbut du
cycle

fin du
cycle

0.5V

Q
adresse
valide

Figure 1-3

E est le signal d'horloge du systme pour la synchronisation avec les priphriques. Le

signal Q est un signal la mme frquence mais dphas de +90 par rapport au signal E
du CPU. Les adresses du CPU sont valides partir du front montant de Q. Les donnes
sont mmorises sur un front descendant de E.

1.4.5 RESET
Un niveau bas sur cette entre entrane une rinitialisation complte du microprocesseur.
- L'instruction en cours est arrte.
- Le registre de page (DP) est mis zro.
- Les interruptions /IRQ et /FIRQ sont masques.
- L'interruption /NMI est dsarme.
Le vecteur RESET est l'adresse $FFFE. L'adresse constitu par le contenu des cases
mmoires $FFFE et $FFFF est charge dans le compteur de programme (PC) puis le
processeur excute partir de cette adresse.
Un simple rseau RC peut tre utilis pour initialiser l'ensemble du systme puisque
l'entre /RESET possde un Schmitt trigger dont la tension de seuil est suprieure celle
des priphriques qui sont galement branchs sur le reset. De cette faon, lorsque le
MC6809 commence l'excution du programme, on est assur que tous les priphriques
ont termin leur phase de mise sous tension.
Informatique Industrielle

page 1-4

2011-2012

Motorola 6809

Introduction aux Microprocesseurs

1.4.6 MRDY
Cette entre de commande Memory Ready permet l'allongement du cycle dhorloge E afin
de ralentir le microprocesseur lorsquil tente de communiquer avec des dispositifs plus
lents. Normalement, MRDY est branch +5 volts. On peut allonger E par des multiples
de de cycle machine et sa valeur maximale est de 10 microsecondes.

1.4.7 Bus de donne D0 D7

La communication entre le microprocesseur et les autres botiers se fait par l'intermdiaire
d'un bus de donne bidirectionnel de 8 bits. Les lecteurs de bus du CPU sont en logique
trois tats. Chaque broche peut piloter une charge TTL ou 4 charges TTL-LS ce qui
reprsente la charge statique maximum. La charge dynamique permise par broche est de
130 pF.

1.4.8 Bus dadresses A0 A15

Le transfert des adresses du microprocesseur vers le bus dadresses du systme se fait par
l'intermdiaire de 16 broches unidirectionnelles. Lorsque le microprocesseur excute un
cycle de travail interne, toutes les lignes dadresses sont un niveau haut; donc, ladresse
ce moment est $FFFF. De plus, la ligne R/W est positionne un niveau haut (lecture) et
la ligne dtat BS est au niveau 0 (fonctionnement normal). Les lecteurs de bus sont en
logique trois tats. Chaque broche peut piloter une charge TTL ou 4 charges TTL-LS
reprsentant la charge statique maximum. La charge dynamique permise par broche est de
90 pF.

1.4.9 R/W
Cette broche de sortie dtermine la direction du transfert sur le bus des donnes. Si R/W =
1, le microprocesseur est en lecture; D0 D7 sont en entres. Si R/W = 0, le processeur
est en criture; D0 D7 sont en sorties. Cette broche est haute impdance lorsque le
microprocesseur libre les bus.

1.4.10 /HALT
Cette entre permet d'interrompre le droulement d'un programme de faon matrielle. Le
microprocesseur termine l'instruction en cours puis positionne BA et BS un niveau haut.
Tant que la ligne /HALT est 0, le processeur ne travaille pas. Il reprend la suite du
programme lorsque la ligne remonte 1. Aucun registre n'est affect durant l'arrt.
Tant que le processeur est l'arrt:
- les horloges E et Q fonctionnent normalement;
- les demandes d'interruptions /IRQ et /FIRQ sont inhibes;
- les demandes d'interruptions prioritaires /RESET et /NMI
sont prises en compte mais leur traitement est retard.

Informatique Industrielle

page 1-5

2011-2012

Motorola 6809

Introduction aux Microprocesseurs

1.4.11 DMA/BREQ
DMA = Direct Memory Access , BREQ = Bus Request
Cette entre permet de suspendre l'utilisation des bus par le CPU pour faire un accs direct
la mmoire DMA. Le passage l'tat bas de DMA/BREQ entrane l'arrt du programme
la fin de l'instruction en cours. BA et BS passent un niveau 1 et indiquent la
disponibilit des bus au circuit demandeur. Aprs 16 cycles, le CPU reprend les bus pour
un rafrachissement interne. videmment, les lignes BA et BS nous informent de cet tat.

1.4.12 BA et BS
Ce sont des lignes de sorties qui indiquent l'tat du processeur. BA pour Bus Available et
BS pour Bus State. Lorsque BA = 1, les lignes A0 A15, D0 D7 et R/W sont dans un
tat de haute impdance. Les signaux BA et BS sont trs utiles pour les applications
possdant un priphrique capable de grer les bus dadresses et de donnes la place du
microprocesseur (un contrleur DMA, par exemple). Les quatre combinaisons possibles
des lignes BA et BS permettent de connatre chaque instant, l'tat du microprocesseur.
Ces indications sont valides sur le front montant de Q.

BA
0
0
1
1

BA BS = 00

BA BS = 01

BA BS = 10

BA BS = 11

Informatique Industrielle

BS
0
1
0
1

Fonctionnement du MPU
normal
reconnaissance d'interruption
reconnaissance de synchro externe
arrt ou bus accord

Le microprocesseur est en fonctionnement normal. Il gre les bus

dadresses et de donnes.
Le microprocesseur est en phase de reconnaissance d'interruption
pendant deux cycles. Cet tat correspond la recherche matrielle
du vecteur d'interruption (/RESET, /FIRQ, /IRQ, SWI).
Ce signal est positionn lorsque le MPU rencontre l'instruction de
synchronisation externe (SYNC). Les bus sont en haute impdance
pendant qu'il attend cette synchronisation sur une ligne
d'interruption.
Cet tat correspond l'arrt du processeur pendant l'autorisation
venant du MC6809 de permettre un circuit externe de prendre le
contrle des bus du systme. Pendant ce temps, les lecteurs de bus
du MC6809 sont en haute impdance.

page 1-6

2011-2012

Motorola 6809

Introduction aux Microprocesseurs

1.4.13 NMI, FIRQ, IRQ

- /NMI = Non Masquable Interrupt
- /FIRQ = Fast Interrupt Request
- /IRQ = Interrupt Request
Ce sont des entres qui permettent d'interrompre le processeur. Les interruptions ont des
niveaux de priorits diffrentes. L'interruption NMI est la plus prioritaire, suivie de FIRQ
et, en dernier, IRQ. Les 2 masques (F) et (I) font partie du registre de condition CC.
Interruption active
sur une descente
sur un niveau bas
sur un niveau bas

NMI
FIRQ
IRQ

Particularit
non-masquable.
masquable. (F)
masquable. (I)

Lorsqu'une interruption est demande et n'est pas masque, un programme d'interruption

est excut. Lorsque celui-ci est termin, le processeur retourne au programme
interrompu pour complter son excution.

1.5 Dcodage des adresses

Le dcodeur dadresses a pour fonction de gnrer des signaux pour la slection des
diffrents botiers avec lesquels le microprocesseur doit communiquer. Pour viter que
deux botiers rpondent simultanment et crent alors un conflit sur les bus, chaque botier
doit rpondre une plage dadresses diffrente des autres botiers. Les portes logiques et
les dcodeurs/dmultiplexeurs sont les dispositifs utiliss pour raliser un dcodeur
dadresses.

1.5.1 Analyse dun dcodeur dadresses

IC15A
A14
A15

6809
E

2
3

A
B

IC13C
9
8
10

Y0
Y1
Y2
Y3

4
5
6
7

74LS139
7400

Figure 1-4

Informatique Industrielle

page 1-7

2011-2012

Motorola 6809

Introduction aux Microprocesseurs

titre dexemple, prenons le premier dcodeur dadresses du systme microprocesseur

Mod. E6809. On peut remarquer que seules quelques lignes du microprocesseur sont
branches sur le dcodeur 74LS139 et que celui-ci est valid par la broche E du 6809. Il
faut donc un niveau 1 sur lhorloge E pour permettre au dcodeur de travailler.
De plus, ce sont les lignes dadresses A15 et A14 qui dcident quelle sortie du 74LS139
sera active. Pour tablir la plage dadresses qui permet dactiver un signal de slection
choisi, on dispose, en ordre, les lignes dadresses en plaant A15 gauche et A0 droite.
On place, dans le tableau, les niveaux logiques ncessaires pour que la sortie soit active.
Lexemple suivant montre quelle plage dadresses active la sortie /Y2.
On place un X pour toutes les lignes dadresses non utilises. La sortie active ne peut pas
tre influence par le niveau de ces lignes. Ladresse minimale est obtenue en supposant
que tous les X sont un niveau 0; cela correspond donc ladresse hexadcimale $8000.
Pour ladresse maximale, les X reprsentent des niveaux 1; ladresse obtenue est $BFFF.
La plage dadresses correspondante au signal /Y2 est donc $8000 $BFFF.
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
1
0
X X X X X X X X X X X X X X
Ces 2 bits dcident la
sortie active du 74139

1.5.2 Cartographie du systme Mod. E6809

IC16A
IC15A
A14
A15

IC13C

2
3

A
B

9
8
E

Y0
Y1
Y2
Y3

10

2
3

A12
A13

4
5
6
7

A
B

Y0
Y1
Y2
Y3

4
5
6
7

74139

74139
7400
IC15B
A12
A13

14
13

A
B

15

IC16B
Y0
Y1
Y2
Y3

12
11
10
9

KEYB
DISPL
UEPROM
SEPROM

A10
A11

14
13

A
B

15

74139

12
11
10
9

SER
PAR
D/A
A/D

74139

IC4D

A11
9

IC14B

IC14C
4

RAM1

Y0
Y1
Y2
Y3

9
7404

5
7432

RAM2

10
7432

Figure 1-5 Section dcodeur dadresses du systme Mod. E6809.

Informatique Industrielle

page 1-8

2011-2012

Motorola 6809

Introduction aux Microprocesseurs

1.5.3 Prsentation de la cartographie

A15 A14 A13 A12 A11 A10 A9 A8

A7 A6 A5 A4

A3 A2 A1 A0

Chip select

0
0
1
1

0
1
0
1

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

IC15A-Y0 = $0000 $3FFF

IC15A-Y1 = $4000 $7FFF
IC15A-Y2 = $8000 $BFFF
IC15A-Y3 = $C000 $FFFF

1
1
1
1

1
1
1
1

0
0
1
1

0
1
0
1

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

IC15B-KEYB = $C000 $CFFF

IC15B-DISPL = $D000 $DFFF
IC15B-UEPROM = $E000 $EFFF
IC15B-SEPROM = $F000 $FFFF

0
0
0
0

0
0
0
0

0
0
1
1

0
1
0
1

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

IC16A-Y0 = $0000 $0FFF

IC16A-Y1 = $1000 $1FFF
IC16A-Y2 = $2000 $2FFF
IC16A-Y3 = $3000 $3FFF

0
0
0
0

0
0
0
0

0
0
0
0

1
1
1
1

0
0
1
1

0
1
0
1

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

x
x
x
x

IC16B-SER = $1000 $13FF

IC16B-PAR = $1400 $17FF
IC16B-D/A = $1800 $1BFF
IC16B-A/D = $1C00 $1FFF

0
0

0
0

0
0

0
0

0
1

x
x

x
x

x
x

x
x

x
x

x
x

x
x

x
x

x
x

x
x

x
x

IC14B-RAM1 = $0000 $07FF

IC14C-RAM2 = $0800 $0FFF

Figure 1-6 Cartographie complte du systme microprocesseur Mod. E6809.

Informatique Industrielle

page 1-9

2011-2012

Motorola 6809

Introduction aux Microprocesseurs

1.6 Architecture interne du microprocesseur 6809

Le microprocesseur est compos de plusieurs registres et d'une unit arithmtique et
logique communment appele ALU Arithmetic Logic Unit.
DO-D7

A0-A15

16

vcc
vss

Registre
d'instruction

PC
/RESET
/NMI

U
Contrle des
interruptions

S
Y

Contrle
des Bus

X
D
DP

A
Horloge

/FIRQ
/IRQ
/DMA
R/W
/HALT
BA
BS
XTAL
EXTAL
MRDY
E
Q

CC

ALU

Figure 1-7 - Architecture interne du 6809

Informatique Industrielle

page 1-10

2011-2012

Motorola 6809

Introduction aux Microprocesseurs

1.6.1 L'unit arithmtique et logique

L'unit arithmtique et logique (ALU) est utilise pour les oprations logiques et
arithmtiques: et, ou, inversion, ou exclusif, addition, soustraction, complment deux et
multiplication. L'ALU peut galement effectuer des dcalages droite ou gauche.

1.6.2 Les registres du 6809

X - Registre d'index
Y - Registre d'index
Registres pointeurs
U - Pointeur de pile de l'utilisateur
S - Pointeur de pile du systme
PC - Compteur de programme
A - Accumulateur

B - Accumulateur

Compteur de programme
Accumulateurs

D
DP
E F H I N Z V C

Registre de page direct

CC - Registre de condition

Figure 1-8 Registres du 6809

Les registres d'index X et Y

Les registres d'index sont employs avec le mode dadressage index. Ils servent
gnralement au traitement d'un bloc mmoire et sont utiliss pour pointer les donnes en
mmoire. On peut, par exemple, effacer un bloc mmoire ou dplacer le contenu d'une
rgion mmoire. Le 6809 possde deux registres dindex de 16 bits nomms X et Y.
Les pointeurs de piles U et S
Ce sont des registres de 16 bits qui servent pointer l'adresse des donnes temporaires
dans une rgion mmoire appele pile. Le 6809 possde deux pointeurs de piles; le registre
S est le pointeur de pile du systme tandis que le registre U, est le pointeur de pile de
l'utilisateur. Le pointeur de pile S est automatiquement utilis pendant les appels de sousroutines ou les interruptions alors que le pointeur U est contrl exclusivement par le
programmeur.
Le compteur de programme ou PC
Ce registre de 16 bits agit comme un compteur binaire seize (16) bits avec une valeur de
dpart programmable. On lui spcifie la valeur de dpart par l'intermdiaire d'une
commande. L'utilisateur peut aussi, l'intrieur de son programme, changer le contenu du
PC par une instruction de branchement. Le rle de ce registre est exclusivement de
signaler au microprocesseur quel endroit se situe la prochaine instruction excuter.
Dans la recherche de l'instruction par le microprocesseur, le contenu du PC est mis sur le
bus dadresses et au mme moment, un signal de lecture est gnr permettant ainsi la
donne, contenue dans la case mmoire adresse, de se propager travers le bus de
donnes vers le microprocesseur pour tre traite. De faon automatique, le PC
Informatique Industrielle

page 1-11

2011-2012

Motorola 6809

Introduction aux Microprocesseurs

s'incrmente de 1 aprs que le CPU ait reu la donne de manire pointer la prochaine
instruction.
Les accumulateurs
Le MC6809 possde 2 accumulateurs : l'accumulateur A et l'accumulateur B. Ce sont des
registres de 8 bits servant traiter des donnes. Toutes les oprations arithmtiques ou
logiques se font par l'intermdiaire des accumulateurs et de l'ALU. Le MC6809 a la
particularit de pouvoir combiner les deux accumulateurs A et B pour en former un seul
de seize bits, appel accumulateur D, permettant ainsi la ralisation doprations sur 16
bits. Lorsque les accumulateurs A et B sont jumels pour obtenir l'accumulateur D, les 8
bits les plus significatifs proviennent de l'accumulateur A tandis que les 8 bits les moins
significatifs, de l'accumulateur B.
Le registre de page direct
Supposons que la plage mmoire de 64K octets est rpartie en 256 pages de 256 octets,
ce qui fait un total de 64K. Le registre de page permet d'indiquer quelle page parmi les
256 pages est accessible. Ce registre peut tre modifi avec une valeur dsire. Il est
implicitement utilis lorsque le CPU excute une instruction dans le mode d'adressage
direct. Ce registre est automatiquement remis zro lors dune ractivation matrielle
reset.
Le registre de condition
Ce registre permet de connatre les rsultats d'une opration effectue par l'ALU. Le bit Z,
mis 1, indique que le rsultat donne zro; le bit N, mis 1, indique que le rsultat est un
nombre ngatif, etc. Les bits de ce registre sont mis jour aprs l'excution de certaines
instructions. Le registre de condition est utilis pour prendre des dcisions et de raliser
des sauts conditionnels dans un programme.

76543210

Position des bits

EFHINZVC

Nom des drapeaux

Carry = bit de report
oVerflow = bit de dpassement
Zero = bit indiquant un rsultat de 0
Negatif = rsultat < 0
Irq = masque de l'interruption IRQ
Half carry = bit de demi report
Firq = masque d'interruption FIRQ
Entire flag = indicateur d'empilement

Figure 1-9 Le registre de condition

Informatique Industrielle

page 1-12

2011-2012