Importante 1

PROJECTE FI DE CARRERA
TITOL:
Sistema de control para inversor trifasico

conectado a red
AUTOR:
JAVIER MORALES LOPEZ
TITULACIO:
`
`
ENGINYERIA AUTOMATICA
I ELECTRONICA
INDUSTRIAL
DIRECTOR:
JAUME MIRET TOMAS
DEPARTAMENT:
`
710 ENGINYERIA ELECTRONICA
DATA:
1 de julio de 2014

TITOL: Sistema de control para inversor trifasico
conectado a red.
COGNOMS:
MORALES LOPEZ
NOM:
JAVIER
TITULACIO:
`
`
ENGINYERIA AUTOMATICA
I ELECTRONICA
PLA:
2003
DIRECTOR:
JAUME MIRET TOMAS
DEPARTAMENT:
`
710 ENGINIERIA ELECTRONICA
DEL PFC
QUALIFICACIO
TRIBUNAL
PRESIDENT
SECRETARI
VOCAL
Soria Perez,
Jose Antonio
Cruz Vaquer, Juan
Raya Giner, Cristobal
DATA DE LECTURA:
11 de juliol de 2014
Aquest Projecte te en compte aspectes medioambientals: S No
PROJECTE FI DE CARRETA
`
RESUM (maxim
50 lnies)
El principal objetivo de este proyecto es el de controlar un inversor trifasico

conec de potencia activa y reactiva. De esta forma
tado a red, con capacidad de inyeccion
se realizara un control en modo corriente en un inversor de dos niveles VSI median
te el marco . Para validar el funcionamiento del control disenado,

se realizaran
simulaciones mediante la herramienta Matlab Simulink. Demostrando de esta forma
permitiendo la inque el algoritmo de control es capaz de llevar a cabo su funcion,
de potencia activa y reactiva, con un seguimiento perfecto de las corrientes
yeccion
de referencia.
a e implementara una plataforma experimental para realizar las prueSe disenar
bas del algoritmo de control del inversor trifasico

conectado a red. La plataforma
estara compuesta por un sistema de sensado, un sistema de drivers mediante fi
bra optica,
un inversor y las fuentes de potencia para emular la red electrica
y los
paneles fotovoltaicos.
Mediante los resultados experimentales se validara la plataforma experimental y el
control aplicado al inversor.
`
Paraules clau (maxim
10)
Inversor
VSC
Control
Fibra optica
Sensado
DSP
Trifasico
INDICE GENERAL
CAPITULO 1. Introduccion
. . . . . . . . . . . . . . . . . . . . . . . . . .
del problema . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.1. Descripcion
del problema . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.2. Justificacion
10
1.3. Objetivos
11
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
CAPITULO 2. Inversor trifasico

conectado a red . . . . . . . . . . . . 13
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1. Introduccion
13
2.2. Funcionamiento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13
2.3. Modelado del VSI con filtro LCL . . . . . . . . . . . . . . . . . . . . . . . .
14
CAPITULO 3. Control del inversor trifasico

. . . . . . . . . . . . . . . . 17
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1. Introduccion
17
de corrientes de referencia . . . . . . . . . . . . . . . . . . . .
3.2. Generacion
17
3.3. Lazo de corriente . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
18
CAPITULO 4. Hardware . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1. Introduccion
21
4.2. Inversor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
21
4.3. Digital Signal Procesor (DSP) . . . . . . . . . . . . . . . . . . . . . . . . .
24
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.3.1. Introduccion
24
4.3.2. DSP F28M36 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
24
4.4. Sistema de sensado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
26
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.4.1. introduccion
26
4.4.2. Sensado de corrientes
. . . . . . . . . . . . . . . . . . . . . . . .
26
. . . . . . . . . . . . . . . . . . . . . . . . . .
4.4.3. Sensado de tension
28
dc-link . . . . . . . . . . . . . . . . . . . . . .
28
4.4.5. Sistema de sensado final . . . . . . . . . . . . . . . . . . . . . . .
31
4.5. Drivers senales

de control . . . . . . . . . . . . . . . . . . . . . . . . . . .
33
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.5.1. Introduccion
33
4.5.2. Driver fibra optica

(DSP) . . . . . . . . . . . . . . . . . . . . . . . .
34

(Inversor) . . . . . . . . . . . . . . . . . . . . . .
35
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.6. Fuentes de alimentacion
38
CAPITULO 5. Software . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1. Introduccion
41
5.2. Sensado y protecciones . . . . . . . . . . . . . . . . . . . . . . . . . . . .
41
5.3. Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
42
5.4. Visualizacion
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
43
CAPITULO 6. Resultados . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.1. Introduccion
45
. . . . . . . . . . . . . . . . . . . . . . . . . . .
6.2. Resultados de simulacion
45
6.3. Resultados reales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
47
CAPITULO 7. Conclusiones y perspectivas de trabajo . . . . . . . . 51

7.1. conclusiones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
51
7.2. Perspectivas de trabajo
51
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
BIBLIOGRAFIA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
APENDICE
A.
Esquematico PCB emisores FO . . . . . . . . . . . . . . .
APENDICE
B.
Esquematico PCB receptores FO . . . . . . . . . . . . . .
APENDICE
C.
Esquematico PCB sensado . . . . . . . . . . . . . . . . .

Introduccion
CAPITULO 1. INTRODUCCION
del problema
1.1. Descripcion
En las ultimas
decadas,
han incrementado los problemas con las energas fosiles
a con que estos
secuencia del agotamiento de los recursos naturales y de la contaminacion
se ha abierto un nuevo mundo en lo que a obtencion
de
generan. Debido a esta situacion,
energa se refiere, de esta forma se ha dado paso a las energas renovables que presen
tan un bajo ndice de impacto ecologico.
de esta energa se
La energa solar es una de estas fuentes renovables. La obtencion
de la luz y calor emitidos por el sol, mediante el uso de paneles
basa en la captacion
solar sobre ellos
semiconductores que alteran su comportamiento cuando incide radiacion
(Paneles fotovoltaicos). Cada uno de los paneles fotovoltaicos se comporta como una
a la incidencia del
fuente de potencia que entrega en sus bornes una potencia en relacion
sol.
La potencia que entregan los paneles no puede inyectarse directamente en la red electrica
dado que la forma en la que estos la entregan no se adecua
a las caractersticas de la
red, siendo corriente continua lo que entregan los paneles y en la red electrica
tratandose
existen varios
de un sistema de corriente alterna, en este caso trifasico.
Por esta razon
procesos previos de conversion para poder trasladar la energa obtenida por los paneles
a la red electrica
(Fig. 1.1).
de la energa de los paneles forovoltaicos existe
Como primera etapa tras la obtencion
de elevar la tension
ademas
de
un convertidor continua continua (DC-DC) con la funcion
obtener la maxima potencia de los paneles fotovoltaicos (PV) con algoritmos de control
como el MPPT [1]. La existencia de este convertidor (DC-DC) se debe a que los paneles
bajo y para el uso posterior del inversor
individualmente proporcionan un nivel de tension
elevada, superior a la tension
de pico de la red electrica
sera necesaria un tension

para la
de la energa.
correcta conversion
de transformar la corriente continua
En segunda instancia existe un inversor con la funcion
en corriente alterna (DC-AC) en fase con la red electrica,

echo que se consigue mediante
PV
Vpv DC-DC
Vpv
Vdc
DC-AC
Vdc
CONTROL
CONTROL
Va,b,c
ia,b,c
LCL
Vga,b,c
Vga,b,c
ia,b,c
Figura 1.1: Diagrama de bloques de un sistema PV conectado a red.
GRID

conectado a red.
10
DC
Source
Vdc
Vdc
DC-AC
CONTROL
Va,b,c
ia,b,c
LCL
Vga,b,c
GRID
Vga,b,c
ia,b,c
Figura 1.2: Diagrama simplificado del sistema PV.

otro algoritmo de control. Por ultimo
se emplea un filtro (LCL) para filtrar la alta frecuencia

y dejar el harmonico
de conmutacion
fundamental de las corrientes generadas por el
inversor e inyectar la maxima

potencia generada por los paneles a la red electrica
(GRID).
del problema
1.2. Justificacion
A lo largo del tiempo los inversores han sido utilizados tanto en aplicaciones industriales
como domesticas,
pero debido a los avances en los semiconductores de potencia que se
han venido aconteciendo los ultimos
anos,
el uso de inversores a incrementado drastica
mente en las dos ultimas
decadas.
importantes es el avance en los sistemas de procesado digital de
Otro de los factores mas
senales
(DSP) donde se han conseguido grandes volumenes
de procesado a velocidades
de sistemas de control totalmente
muy altas. De esta forma se ha posibilitado la creacion
digitales con algoritmos complejos.
la motivacion
principal de la realizacion
de este proyecto se centra en crear
Por esta razon
de nuevos algoritmos de control de inversores para
una plataforma para la investigacion
obtener el maximo
rendimiento de las energas renovables.
a causa del desHoy en da se hace imprescindible centrar esfuerzos en esta direccion
gaste del planeta producido por los gases de efecto invernadero. Como consecuencia de
ello, esta demostrado que la energa solar fotovoltaica y la energa eolica

son formas lim de energa. Dada la situacion
geografica
pias de obtencion
de nuestro pas estas formas
proyeccion
de futuro poseen.
de energa limpias son las que mas
de una plataforma de para
Cabe destacar que este proyecto esta enfocado en la creacion
de sistemas de control de los inversores encargados de la transformacion
la investigacion
de la energa solar
de energa, obviando ciertas partes de la cadena de transformacion
fotovoltaica como los paneles y el convertidor DC-DC que en este proyecto se modelaran
como una fuente de potencia (Fig. 1.2).

Introduccion
11
1.3. Objetivos
El principal objetivo de este proyecto es el de realizar un sistema de control que sea capaz
de transferir toda la energa generada por los paneles fotovoltaicos a la red electrica
trifasi
ca, considerando que los paneles entregan siempre la maxima
energa de la disponen a
la entrada del inversor. Suponiendo de esta forma que el sistema se encuentra trabajando
siempre en el punto de maxima

potencia (MPPT).
a de forma que este entregue siempre la maxima
El control del inversor se disenar

potencia
de la que se dispone. Por otro lado el control estara implementado el el marco .
las simulaciones pertinentes mediante el uso
Con el fin de validar el control se realizaran
de la herramienta Matlab-Simulink.
practica del algoritmo se dispone de un puente trifasico
Para la validacion
de IGBTs,
a y construira una plataforma compuesta por un
partiendo de este componente se disenar
sistema de sensado, un sistema de procesado basado en DSP y un sistema de potencia,
pra de esta forma poner a prueba el sistema de control en un entorno real.
12

conectado a red.

Inversor trifasico
conectado a red
13
CAPITULO 2. INVERSOR TRIFASICO

CONECTADO A RED
2.1. Introduccion
de coUn inversor trifasico

es un convertidor de potencia empleado para la conversion
rriente continua (DC) a corriente alterna (AC).
El inversor se define como un circuito multipuerto compuesto por una serie de interrupto
res de potencia (IGBT) que mediante senales
de control conmutan. El objetivo del inversor
es el de ondular la senal, para de esta forma obtener corriente AC a su salida con las caractersticas deseadas.
de los interruptores de potencia, los inversores tambien
poseen filtros de salida,
Ademas
y sistemas de proteccion.
as como drivers para posibilitar la conmutacion
2.2. Funcionamiento
Existe una gran variedad de inversores con diversas tipologas y funcionamientos distintos,
en este caso el proyecto esta centrado en el uso de un inversor de dos niveles Voltage
Source Inverter (VSI).
Un inversor de dos niveles del tipo VSI trifasico,

se trata de un inversor compuesto por
seis interruptores de potencia dos por cada fase o rama.
El inversor sera el encargado de transformar la energa del lado de continua Vdc en alterna
trifasica
va,b,c , mediante las senales
de control de los interruptores de potencia ua,b,c (Fig.
2.1).
Las senales
de control ua,b,c se aplican a los interruptores de cada una de las ramas
Vdc /2
ua
ub
uc
Li i
ia
Lo
va
Lg
ioa
iib
vb
iob
iic
vc
ioc
vga
vgb
vgc
Vdc /2
ua
ub
uc
Grid
C
vn
Figura 2.1: Diagrama de inversor trifasico

con filtro LCL conectado a red.
vn

conectado a red.
14
Li
Lo
iii
ioi
+
vci
Vdc
2 ui
vi
Grid
vn
Figura 2.2: Circuito equivalente por fase del VSI con filtro LCL.
superiores y en las inferiores las complementarias a cada una de las mismas. De esta
forma se posibilita que a la salida de los interruptores haya tensiones con valores Vdc/2 y
de las senales
Vdc/2 en funcion
introducidas.
son senales
Las senales
de conmutacion
cuadradas de alta frecuencia, donde la compo para eliminar la alta
nente fundamental de estas es la frecuencia de red. Por esta razon,
y entregar a la red una senal
a frecuencia igual a la de la profrecuencia de conmutacion
pia red, se hace necesario el uso de un filtro para de esta forma eliminar la alta frecuencia
y entregar unicamente
la componente fundamental.
El filtro empleado en el sistema es de tercer orden (LCL), su uso permite reducir de una
manera muy significativa el rizado de la corriente de salida del inversor.
de la
Tras haber filtrado las senales
a la salida del inversor se procede a la inyeccion
energa en forma de corriente a la red electrica

trifasica.
2.3. Modelado del VSI con filtro LCL

el funcionamiento de un inversor VSI, se obtiene el
Con tal de conocer a la perfeccion
bamodelo matematico
del mismo asumiendo que los voltages de la red electrica
estan
lanceados ( vn = vn ).
A partir del circuito de la figura 2.1, se puede extraer el circuito equivalente de cada fase
2.2, donde i {a, b, c}.
De esta forma se pueden obtener las ecuaciones que caracterizan el circuito trifasico
de
la siguiente forma:
dii Vdc
=
u vc vn
dt
2
dvc
= ii io
C
dt
dio
= vc v
Lo
dt
Li
(2.1)
(2.2)
(2.3)
Donde
ii = [iia iib iic ]T es la corriente de salida del inversor, io = [ioa iob ioc ]T es la
del condensador de filtrado,
corriente entregada a la red, vc = [vca vcb vcc ]T es la tension

Inversor trifasico
conectado a red
15
v = [va vb vc ]T son las tensiones de red generadas, u = [ua ub uc ]T son las senales
de
control.
del neutro vendra dada por la siguiente ecuacion:
Donde en este caso la tension
vn = vn =
Vdc
(ua + ub + uc )
6
(2.4)
Donde ua,b,c {1} representan las senales

de control de cada una de las fases del
inversor (ON/OFF).
para poder crear sistemas de control para el

Estas
ecuaciones posteriormente serviran
inversor, dado que estas describen el funcionamiento del mismo.
16

conectado a red.

Control del inversor trifasico
17
CAPITULO 3. CONTROL DEL INVERSOR
TRIFASICO
3.1. Introduccion
de una metodologa adecuada de control a la hora de optimizar
Es importante la eleccion
el funcionamiento del inversor. El sistema de control permite estabilizar el inversor entorno
garantizando una tension
estable de entrada y unas formas de
a su punto de operacion,
onda adecuadas en la salida.
El inversor funcionara con el control en modo corriente en el marco [2], que permite
controlar las potencias activa y reactiva entregadas a la red electrica

(Fig. 3.1). Este tipo
toma una muestra de
de control toma una muestra de las corrientes de lnea y tambien
las tensiones de red . Con el sensado de las tensiones se obtienen las corrientes de
de corrientes (Fig. 3.2), entre la corriente
referencia, para as, realizar una comparacion
existente en la salida y la corriente que debera haber. Este tipo de control, es mucho mas
ya que generar corrientes de referencia obliga a
seguro que un control en modo tension,
contra sobre-corrientes.
la salida a seguirlas y actua
como metodo
de proteccion
de corrientes de referencia
3.2. Generacion
Para obtener las corrientes de referencias deben ser sensadas las tensiones de red va,b,c ,
seguidamente transformarlas en sus componentes .
por la cual es realizada la transformacion
de variables abc a es que estas
La razon
que las tres primeras. Al ser una componente
ultimas
contienen la misma informacion

Este proceso se
menos se simplifica el control teniendo siempre la misma informacion.
realiza mediante la transformada de Clarke [2], que mediante la matriz (3.1) es posible
obtenerlas.
X
X
"
#
Xa
1
1
2 1
2
2
Xb
=
3 0 23 23
X
c
Li
i f (P , Q )
(3.1)
Lo
C
Vg
Figura 3.1: Esquema simplificado por fase del VSI con filtro LCL.

conectado a red.
18
abc
abc
v v
P
Q
Reference
generator
i i
i
i
Current
loop
d
d
SVM
u1
u6
Figura 3.2: Diagrama del sistema de control.

Para realizar el control se precisa de unas corrientes de referencia que sigan a las corrientes que inyectara el sistema a la red. Estas corrientes de referencia se generan a
las potencias de referencia P y Q [3].
partir de las tensiones v y v y utilizando tambien
Las ecuaciones (3.2,3.3) permiten calcular las potencias activa y reactiva de salida del
inversor dentro del marco .
3
P = (v i + v i )
2
3
Q = (v i + v i )
2
(3.2)
(3.3)
Tomando las potencias creadas con las ecuaciones anteriores como de referencia y aislando las variables de las corrientes obtenemos las corrientes de referencia de la potencia
activa y reactiva (3.4,3.5).
v
2
2
v
i = P
+
Q
3 (v )2 + (v )2 3 (v )2 + (v )2
v
2
2
v
i = P
+ Q
2
2
2
3 (v ) + (v )
3 (v ) + (v )2
(3.4)
(3.5)
Las corrientes de referencia tendran un comportamiento semejante al que se puede ver

de P=1000W.
en la figura 3.3 para una inyeccion
3.3. Lazo de corriente

Para que exista un buen seguimiento de las corrientes reales respecto a las de referencia, se sensan las corrientes de la salida del inversor y posteriormente se transforman al

Control del inversor trifasico
19
3
C uttent (A)
2
1
0
1
2
3
4
0
0.02
0.04
0.06
0.08
0.1
t (s)
0.12
0.14
0.16
0.18
0.2
Figura 3.3: Corrientes i i .
Compensator
+
+
vdc /2
Figura 3.4: Diagrama de control del lazo de corriente .
marco . Tras esto las senales

sensadas i e i son comparadas con las corrientes de
necesaria para que estas sean iguales.
referencia i y i para realizar la compensacion
Se deben utilizar dos lazos de control identicos

para obtener las senales
de modulacion
los interruptores, uno para obtener la senal
m y otro para obtener m . En
que controlaran
la figura 3.4 se muestra el diagrama de bloques del este lazo del control de la corriente ,
compensada tras la comparacion
entre i e i es la que se utilizara como
donde la senal
moduladora y que actuara sobre el inversor. Se debe tener en cuenta que el objetivo
senal
y compensacion
es obtener un error cero en estado estacionario,
de esta comparacion
es decir, que en el propio estado estacionario se puedan conseguir que las corrientes
inyectadas sean iguales a las de referencia.
no se puede llevar a cabo a

Esta igualdad tanto en la practica
como en la simulacion
causa del rizado de alta frecuencia presente en las senales

debido a las conmutaciones
realizadas en el inversor.
resultante se ha de pasar por el compensador para obtener una
De esta forma, la senal
ganancia elevada del sistema, cancelar el efecto provocado por los componentes (LCL) a
estabilizar el sistema.
la salida del inversor y tambien
el compensador se han de tener en cuenta los siguientes puntos [4]:
Para disenar
de error, paSe ha de realizar un filtrado paso-banda en la frecuencia (60Hz) de la senal
de conseguir
ra obtener ganancia muy elevada, ya que el compensador tiene la mision
una ganancia que tienda a infinito en dicha frecuencia, de forma que multiplicada por un

conectado a red.
20
4
3
C uttent (A)
2
1
0
1
2
3
4
0.1
i*
0.102
0.104
0.106
0.108
0.11
t (s)
0.112
0.114
0.116
0.118
0.12
i e ire f .
Figura 3.5: Comparacion
de comerror practicamente
de cero, el compensador sea capaz de generar una senal
mediante un par de polos complejos conjugados a la frecuencia deseada, que
pensacion
provocara una resonancia en dicha frecuencia.
En la salida del inversor con el filtro LCL del sistema aparecen en lazo abierto, unos polos.
Estos, provocan una bajada de la ganancia. Esto se soluciona, mediante la cancelacion
del polo provocado por los componentes pasivos, anadiendo

ceros en el mismo valor de
los polos.
Si el margen el sistema es marginalmente estable, de fase (> 180 ). Se ha de anadir

un filtro para levantar todo el bode (ganancia y fase) para que coincida la frecuencia
de corte con 0dB, para que en esta misma frecuencia tengamos una fase suficiente para
que el sistema sea estable. Finalmente para asegurar que al compensador no le afectan
las perturbaciones externas, se debe anadir

otro filtro que levante la ganancia a bajas
frecuencia de tal modo que la ganancia de lazo aumente, haciendo disminuir a su vez los
efectos producidos por las perturbaciones en la salida.
de error e, se introduce en el compensador proporcional resonante (3.6) seguiLa senal
damente se emplea un control feed-fordward con el fin de mejorar el control [4], obteniendo
m, a la salida del lazo de corriente.

de esta manera las senales
de modulacion
k(s) =
2ki wo
s2 + 2wo + w2o
(3.6)
se encuentran comprendidas entre 1 y -1, con un ciclo de

Las senales
de modulacion
trabajo adecuado para el correcto funcionamiento de los interruptores de potencia. A la
digital cuadrada de valores 0 o 1, por
puerta de los interruptores debe llegar una senal
con las senal
de modulacion
m, tienen que pasar por el SVM (space vector
esta razon
modulation) [5], para adecuar las senales.
m, se entregan al SVM [5] el cual generara seis senales
Las senales
de modulacion
las que se entreguen a la puerta de

cuadradas dos por cada fase. Estas senales
seran
los interruptores de potencia, para que estos actuen.
Hardware
21
CAPITULO 4. HARDWARE
4.1. Introduccion
Con el fin de poner a prueba el algoritmo de control en un entorno real se ha implementado
una plataforma con este fin.
Los sistemas que integran el conjunto del inversor son varios (Fig. 4.1). Entre estos se
encuentra el Inversor propiamente dicho compuesto por un puente de IGBTs, encargados
de realizar las conmutaciones. Para que los IGBTs del inversor conmuten, estos tiene que
recibir las senales

de control provenientes de una DSP, este hecho se hace mediante dos
y recepcion
de las senales
PCB que conforman un sistema de emision

de control por fibra
optica,
de esta forma se asla elctricamente el control del inversor de la parte de potencia.
Por otro lado para que el inversor funcione correctamente debe sensar ciertas variables
de su entorno, este hecho se lleva a cabo con una PCB de sensado. Como ya se ha
comentado anteriormente, para disminuir el rizado de la corriente de salida del inversor
se implementa un filtro LCL, de esta forma se suaviza la corriente entregada a la red.
es necesario el uso de unas fuentes de alimentacion
para emular nlos
Por ultimo
tambien
paneles fotovoltaicos, as como la red electrica.
4.2. Inversor
En el planteamiento de este proyecto existan una gran diversidad de posibilidades en
a la implementacion
del inversor de potencia. Siendo estas el uso de inversores
relacion
de un inversor ntegracomerciales, plataformas de desarrollo o incluso la construccion
mente.
de la implementacion
del inverDebido al reducido tiempo del que se dispone, la eleccion
DC
Source
vdc
Inverter
ia,b,c
LCL
Vga,b,c
GRID
FO reciver
FO emiter
DSP
Sense
Vga,b,c
ia,b,c
vdc
Figura 4.1: Esquema del hardware de control del inversor VSI conectado a red.

conectado a red.
22
Figura 4.2: Inversor SEMIKRON SKS 22F B6U.
Vdc +
Vdc +
Vdc /2
vgc
vgb
vga
ua
ub
uc
vc
vb
va
Vbrk
Vdc /2
ua
Vdc
ub
uc
Vdc
Figura 4.3: Diagrama de inversor SEMIKRON.

sor se ha decantado por el uso de una plataforma de desarrollo, con la consecuencia de
drastica
y puesta en marcha del sistema. En

la reduccion
en el tiempo de implementacion
este caso se ha optado por el uso del inversor comercial SEMIKRON SKS 22K B6U ya
que ofrece unas grandes caractersticas y versatilidad.
El inversor SEMIKRON SKS 22F B6U, es una plataforma compuesta por un puente de
de la corriente, un brake o freno usado en sistemas en los que
IGBT para la ondulacion
se alimentan motores o para disipar energia, un puente rectificador trifasico

y un DC-link.
En la figura 4.2 se muestra el equipo real y en la figura 4.3 se puede ver el esquema de la
del mismo.
composicion
la plataforma SEMIKRON SKS 22F B6U incluye los drivers necesarios para la
Ademas
de los IGBT, estos driver posen sistemas de proteccion
tales que no se perconmutacion
de los IGBT de la misma fase al mismo tiempo para evitar cortocircuimite la conmutacion
tos. De esta forma se establece un grado de robustez impidiendo malos funcionamientos
si el control falla.
Las principales caractersticas del inversor SEMIKRON SKS 22F B6U son las que se
muestran en la tabla 4.1.
consultada el inversor trabaPor seguridad y por concordancia con la documentacion
que suficientes
jara bajo las especificaciones que se muestran el la tabla 4.2, que son mas
Hardware
23
Symbol
Description
Irms
Vce
Vac
fsw max
DClink
Vdc max
Tv j
Tamb
Weight
Cooling
E f f iciency
Max output current

Max voltage CE
Max output AC voltage (RMS)
Absolute max switching freq
Capacitor bank
Max voltage applied to capacitors
Junction temperature
Ambient temperature
Total Weight
Fan, DC max voltage
Efficiency at Pmax
Value
Units
22
1200
380
15
1360/800
750
-40...+125
-20...+55
5.5
24
97
A
V
V
kHz
F/V
V
C
C
kg
V
%
Cuadro 4.1: Caracteristicas SEMIKRON SKS 22F B6U
Figura 4.4: Driver SEMIKRON SKHI 20 opA.

para validar los resultados de los controles aplicados al inversor, sin necesidad de forzar
el equipo y as alargar su vida util.
Symbol
Description
Irms
Vac
fsw max
DClink
Max output current

Max output AC voltage (RMS)
Absolute max switching freq
Capacitor bank
Value
Units
10
155
15
1360/400
A
V
kHz
F/V

El inversor SEMIKRON SKS 22F B6U como se ha comentado anteriormente posee los
de los IGBT en su interior. Estos drivers son los
drivers necesarios para la conmutacion
que posibilitan que las senales

de control enviadas desde el procesador (DPS) se conviertan en acciones en los IGBT. Una de las grandes ventajas de estos drivers es que son
modulares y se pueden substituir si estos se estropean. En la figura 4.4 se muestra el
driver usado en el inversor SEMIKRON SKHI 20 opA.
de entrada para las
Como bien se muestra en la tabla 4.3 los drivers tienen una tension
de 0/15V. Esto hace necesario la creacion

de un driver previo
senales
de conmutacion

conectado a red.
24
Symbol
Description
Vs
Iout
Vce
fmax
Top
Vi
ViT +
ViT
Rin
tT D
Supply voltage
Output current
Voltage CE sense across IGBT
max switching frequency
Operating temperature
Input signal voltage
Input threshold (high)
Input threshold (low)
Input resistence
Top-bottom interlock dead time
Value
Units
18
2.5
1000
100
-40...+70
15/0
12.4
4.8
10
4
V
A
V
kHz
C
V
V
V
K
s
Cuadro 4.3: Caracteristicas driver SEMIKRON SKHI 20 opA
debido a que la DSP a su salida solo tiene 3.3V tal como se explica en
para la actuacion
el capitulo 4.5.
4.3. Digital Signal Procesor (DSP)
4.3.1. Introduccion
es un sistema basado en un procesador o proceUna DSP o procesador digital de senal,
sadores dedicados a procesado de aplicaciones numericas

a gran velocidad, compuesto
por un hardware, software y juego de instrucciones optimizado para esta finalidad.
Una de las grandes caractersticas de estos sistemas es la capacidad de procesado a
de algoritmos complejos en
gran velocidad, posibilitando de esta forma la implementacion
tiempo real.
de in inversor trifasico
Para la implementacion
de potencia es esencial el uso de un sistema de procesado digital dado que los algoritmos de control del inversor se pueden ser
muy complejos y para ser procesados en tiempo real requieren de un sistema con gran
capacidad.
Llegados a este punto se ha optado por el uso de una DSP dedicada el procesado de
es la F28M36x Concerto de Texas Instruments
sistemas de potencia. La DSP en cuestion
[6].
4.3.2. DSP F28M36

La DSP F28M36 (Fig. 4.5), es una DSP multicore basada en dos MCUs. Una encargada
de las comunicaciones (32-bit ARM Cortex-M3) y la segunda (32-bit C28x floating-point)
encargada del sistema en tiempo real. Ambas MCUs comparten espacios de memoria
Hardware
25
Figura 4.5: DSP F28M36

de ambas de forma directa, as como una frecuencia de
para posibilitar la comunicacion
funcionamiento de 150MHz. Las principales caractersticas de la DSP se muestran en la
tabla 4.4.
Description
Frequency
RAM
Flash
PWM
ADC
ADC Resolution
ADC Conversion time
CAN
USB
SPI
I2C
UART
GPIO
Ethernet
Voltage supply
Value
Units
150
232
1536
24
24
12
350
2
1
5
3
6
124
1
3.3
-40...+105
MHz
KB
KB
Channels
Bits
ns
V
C
Cuadro 4.4: DSP F28M36.
En adelante nos centraremos en el funcionamiento del procesador en tiempo real C28x

que sera el que contendra los algoritmos de control del inversor, as como se encargara de
se
sensar mediante el uso de la PCB de sensado las senales
del inversor y tambien
de las PCB de los drivers

encargara de enviar las senales
de control a lo IGBT a traves
de senales
de control.

conectado a red.
26
4.4. Sistema de sensado
4.4.1. introduccion
Todo sistema electronico

de potencia precisa de un sistema de sensado para su funcio Dado que un inversor trifasico
namiento y para su proteccion.

se trata de un sistema de
de energa precisa conocer ciertas variables de sue
potencia dedicado a la transformacion
entorno.
importantes en un inversor trifasico
del DC-link y las

Las variables mas
son la tension
corrientes y tensiones de salida del inversor. Teniendo en cuanta que se deben sensar
un sistema
como mnimo estas variables para el funcionamiento del inversor, se disena
de sensado acorde a estas caractersticas.
El sistema de sensado constara de 3 canales para el sensado de corrientes, 3 canales
de
para el sensado de tensiones, un canal para el sensado del DC-link uno para la tension
referencia y 4 canales auxiliares para usos multiples. Todo esto estara contenido en una
directa a la DSP. A continuacion
se describe cono estan
constituidos
PCB con conexion
cada sistema de sensado.
4.4.2. Sensado de corrientes

de
Como anteriormente se ha comentado el sistema de sensado contempla la medicion
varias variables, en este apartado se define como se sensan las tres corrientes.
Para el sensado de corrientes se ha optado por el uso de transformadores de corriente
(CT) Talema AC-1025 [7] que ofrecen aislamiento galvanico

al sistema de sensado de
de
corrientes. El sensor usado se trata de un transformador de corriente con relacion
1:1000 con una precision
del 1 % con fondo de escala 25A. En la tabla 4.5
transformacion
se muestran las principales caractersticas del sensor.
Symbol
Description
Ii
Imax
TR
Rdc
T
Primary current
Primary current max
Turns ratio
DC resistance
Value
Units
25
75
1000:1
48
-55...130
A
A
Cuadro 4.5: Transformador Talema AC-1025.

la corriente medida por el CT se usa una resistencia de 100 de
Para convertir a tension
de transformacion
de 100mV/A. Dado que el rango de
esta forma se consigue una relacion
tensiones aceptable por el ADC de la DSP es de 0 a 3.3V, por consiguiente no puede medir
se hace necesario anadir
para
tensiones negativas, por esta razon
un offset a la tension
que se adecue
a la entrada del ADC. Esto se realiza mediante el uso de un amplificador
diferencial MCP6N11 [8] cuyas caractersticas se muestran en la tabla 4.6. El amplificador
Hardware
27
10
ia
ib
ic
C urrents (A)
10
0.02
0.04
0.06
0.08
0.1
t (s)
0.12
0.14
0.16
0.18
0.2
0.16
0.18
0.2
(a) Corrientes Reales del sistema.

3
ia
ib
ic
Vref
ADC Voltage (V)
2.5
2
1.5
1
0.5
0
0.02
0.04
0.06
0.08
0.1
t (s)
0.12
0.14
(b) Tension a la entrada del ADC correspondiente a la corriente leda.
Figura 4.6: Corrientes del sistema de sensado.

con ganancia unitaria y con un offset de 1.65 V generado por un
posee una configuracion
importantes del uso de este amplificador es que
divisor resistivo. Uno d los factores mas
se trata de un amplificador rail to rail.
Symbol
Description
VDD VSS
Ii
Vip
Vin
Io
Max suply voltage

Input current
Positive input voltage
Negative input voltage
Output current
Bandwidth
BW
Value
Units
6.5
2
V
mA
VDD + 1V
VSS 1V
30
500
-40...+125
mA
kHz
C
Cuadro 4.6: Amplificador diferencial MCP6N11.

para que
Tras el sensado de la corriente que inyecta a la red y su posterior adecuacion
tenga cabida dentro de la ventana del ADC de la DSP 0-3.3V, se consigue un margen
dinamico de -16A,16A en los canales de corriente.
En la figura 4.6a se muestran las corrientes reales del sistema y en la figura 4.6b la tension
equivalente a la corriente real que la DSP lee en en ADC.
Debido a que un inversor en su funcionamiento conmuta los IGBT, esto genera ruido de

conectado a red.
28
ia
1k
Vcc
AC-1025
100
Vo
47nF
Vre f
MCP6N11
Figura 4.7: Diagrama del sensado de corriente.

alta frecuencia. Con el fin de reducir el ruido en frecuencias muy elevadas que podran
distorsionar el sensado, a la salida del amplificador se implementado un filtro pasa bajos
con una frecuencia de corte aproximada de 10kHz. De esta forma con una resistencia
R = 1.5k y un condensador C = 10nF se consigue una frecuencia de corte de 10.61kHz.
(4.1)
fc =
1
= 10.61kHz
2RC
(4.1)
En la figura 4.7 se presenta el esquema basico

de uno de los sensados de corriente que
implementa la PCB de sensado.

de
varias variables, en este apartado se define como se sensan las tres tensiones.
Para el sensado de tensiones se ha optado por el uso de un sistema de alta impedancia
mediante el uso de un divisor resistivo compuesto por una serie de resistencias de entrada
de 1M y resistencias de 2k7. Con el uso de este divisor resistivo se consigue atenuar
de entrada 371.7 veces posibilitando el sensado de tensiones fase a fase de
la tension
hasta 600V de pico.
y como en el caso del sensado de corriente es necesario introducir
Tras esta reduccion
un offset para que la DSP pueda leer correctamente las tensiones de red fase a fase. Este
hecho se hace mediante el mismo amplificador que en el sensado de corriente [8]. Por
ultimo
se introduce un filtro pasa bajos con una frecuencia de corte de 10.61kHz como en
el caso del sensado de corrientes para de esta forma atenuar el ruido de alta frecuencia
generado por el inversor durante su funcionamiento.
En la figura 4.8a se muestran las tensiones de red fase a fase a la salida del inversor y
en la figura 4.8b las tensiones de red procesadas que se introducen en el ADC de la DSP,
debidamente offseteadas para la correcta lectura desde la DSP.
El esquema basico
del sensado de tensiones es el que se muestra en la figura 4.9.
dc-link
de
varias variables, en este apartado se define como se sensa la tension del DC-link.
Hardware
29
300
v
ab
bc
ca
Voltages (V)
200
100
0
100
200
300
0.02
0.04
0.06
0.08
0.1
t (s)
0.12
0.14
0.16
0.18
0.2
0.16
0.18
0.2
(a) Tensiones Reales del sistema.

3
v
ab
bc
ca
ref
ADC Voltage (V)
2.5
2
1.5
1
0.5
0
0.02
0.04
0.06
0.08
0.1
t (s)
0.12
0.14
(b) Tension a la entrada del ADC correspondiente a la corriente leda.
Figura 4.8: Tensiones del sistema de sensado.
Vga
Vcc
1M
1k
Vgb
Vgc
...
Vab
Vre f
MCP6N11
47nF
2k7
Figura 4.9: Diagrama del sensado de tensiones.

conectado a red.
30
+Vdc
82k
Vcc
220
1k
Vo
47nF
Vdc
Figura 4.10: Diagrama del sensado del dc-link.
de sensado aisPara el caso del sensado del dc-link se ha optado por una configuracion
lado mediante el uso de un optoacoplador 4N25 [9]. De esta forma se consigue aislar la
y ademas
proteger el sistema de sensado si la tension
del dc-link aumenta drasti
tension
camente. En la tabla 4.7 se presentan las caractersticas principales del optoacoplador.
Symbol
Description
If
Is
Pmax
Vr
Io
T
Forward current
Source current
Power dissipation
Reverse voltage
Collector current
Value
Units
60
3
100
5
50
-55...+100
mA
A
mW
V
mA
C
Cuadro 4.7: Optoacoplador 4N25.

En la figura 4.10 se muestra el diagrama del sistema de sensado del dc-link del inversor.
Como se puede ver en dicho diagrama, el esquema de funcionamiento es sencillo, se
del dc-link mediante una fuga de corriente.
sensa la tension
del dc-link se deriva por la resistencia de 82k que se encuentra conectada
La tension
en serie con un optoacoplador que en su interior posee un diodo emisor de luz que provo del transistor dependiendo de la corriente que circule por
cara un estado de conduccion
el diodo emisor de luz.
tension
del dc-link, tension
de salida del sistema
En la figura 4.11 se muestra la relacion
La grafica
de conversion.
ha sido extrada experimentalmente y como se puede apreciar
del dc-link desde unos valores de 50V a 550V con una gran
es posible medir la tension
linealidad.
Hardware
31
3.5
vdclink
Voltage ADC (V)
3
2.5
2
1.5
1
0.5
0
100
200
300
400
Voltage DC -link (V)
500
600
700
Figura 4.11: Tensiones del sistema de sensado.
Figura 4.12: Pinout PCB de sensado.
4.4.5. Sistema de sensado final

Como se ha comentado anteriormente el sistema de sensado esta compuesto por varios
sistemas independientes, como el sensado de corrientes, el sensado de tensiones y el
sensado del dc-link. Todas estas senales

se conectan al ADC de la DSP para que esta los
de la tension
de referencia que genera el offset para posteriormente
pueda medir, ademas
por software eliminarlo.
En concordancia con el piout de la DSP, el pinout de la PCB de sensado es el que se
muestra en la tabla 4.8 correspondiente a la figura 4.12. De esta forma se encaja la PCB
de sensado sobre el zocalo

la la DSP.
En la figura 4.13 se muestran las PCB del sistema de sensado que se ha creado (top y
bottom) y en la figura 4.14 se muestran las PCB de sensado montadas. Por ultimo
en el
anexo C se muestra el esquematico

del sistema de sensado completo.
32

conectado a red.
(a) Vista top.
(b) Vista bottom.
Figura 4.13: PCB sistema de sensado
(a) Vista top.
(b) Vista bottom.
Figura 4.14: PCB sistema de sensado final.
Hardware
33
Connector
Pin
Function
CN1
Connector
Pin
Function
CN3
1-2
3
4-7
8-40
41-42
43
44-47
GND
NC
VCC
NC
VCC
NC
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15-18
18-22
Ia
NC
Ib
Ic
Vab
Vbc
Vca
Vref
Vdc
NC
Aux1
Aux2
Aux3
Aux4
NC
GND
CN2
1
2
3
4
5
6
7
8
Aux1
+5V
Aux2
VCC
Aux3
Vref
Aux4
GND
1-2
+5V
1
2
3
Va
Vb
Vc
1
2
+Vdc
-Vdc
1
2
+I
-I
CNN4
CN5
CN6
AC1-3
Cuadro 4.8: Pinout PCB de sensado.
4.5. Drivers senales

de control
4.5.1. Introduccion
Como anteriormente se ha visto, el inversor SEMIKRON posee unos drivers de conmu para los IGBT, pero estos drivers tienen unos niveles de tension
de entrada que
tacion
no son aceptables para la salida de cualquier tipo de sistema de procesado, dado que la
mayora de los mismos tienen tensiones de salida de 3.3 a 5 V.
de salida
En el caso que nos concierne, la DSP utilizada posee unos niveles de tension
de 3.3 V y una corriente maxima

de 4 mA tal como se describe en el capitulo 4.3.. En
para que las senales
consecuencia se hace necesario crear un sistema de adaptacion

de
enviadas por la DSP puedan ser interpretadas por los drivers de SEMIKRON.
conmutacion
En este caso se ha optado por el uso de unos drivers aislados mediante el uso de fibra
optica,
eliminando la posibilidad de bucles de masa entre el sistema de potencia y el
sistema de control. Otra de las

conectado a red.
34
posibilitando as que la DSP se encuentre alejada del sistema de potencia y que no se
inducido en el cable de transmision

de las
introduzca ruido en las senales
de conmutacion
mismas.
de las senales
De esta forma se han disenado

dos sistemas para la transmision
de con de las senales
trol uno realiza la adaptacion

de la DSP a fibra optica
y el otro realiza la
de fibra optica
conversion
a niveles 0/15V para los driver de SEMIKRON.

(DSP)
de los niveles de las senales
Del lado de la DSP se ha creado un driver para la adaptacion
de salida de la DSP a fibra optica.

Como transmisor se ha escogido un emisor Avargo HFBR-1528 [10] con una alta velocidad
de transferencia de datos. Este transmisor posee las caractersticas que se muestran en
la tabla 4.9.
Symbol
Description
Vs
Iipk
Iiavg
Vg
Top
Supply voltage
Input current peak
Input current average
Reverse input voltage
link distance
Value
Units
5
90
60
3
-40...+85
100/10
V
mA
mA
V
C
m/MBd
Cuadro 4.9: Emisor Avargo HFBR-1528.
Dado que los transmisores de fibra optica

requieren una corriente para la transmision
elevada 60 mA y la DSP no es capaz de entregar esta corriente como se puede ver en el
capitulo 4.3. es necesario el uso de un driver de corriente, en este caso se ha optado por
el uso de SN75451 [11] que se trata de una puerta AND doble con capacidad de gestionar
hasta 300mA por canal.
En la tabla 4.10 se muestran las caractersticas principales del driver de corriente, que
sera el encargado de suministrar la energa al transmisor de fibra optica.

Symbol
Description
Vs
Iopk
Ioavg
Top
Supply voltage
Output current peak
Input current average
Value
Units
5
500
300
0...+85
V
mA
mA
C
Cuadro 4.10: Driver de corriente SN75451.

Mediante el uso del emisor Avargo HFBR-1528, el driver de corriente SN75451 y una
serie de componentes pasivos se ha disenado

una placa de circuito impreso PCB para
dar cabida a al sistema de emision por fibra optica de las variables de control.
Hardware
35
de fibra optica.
Figura 4.15: Circuito de emision
Esta PCB contiene ocho circuitos identicos

como el que se muestra en la figura 4.15 para
transmitir las senales

de control de los seis IGBT y dos senales
extra para conmutacion
dado que en algunas aplicaciones sera necesario su uso. En el anexo A se pude
de reles,
ver el esquematico
del circuito completo.
En la figura 4.16 se muestran las vistas bottom y top de la PCB encargada de la conversion
de las senales
La forma caracterstica de la PCB es debido a que esta concebida para ser conectada
directamente al zocalo
de la DSP.
Por ultimo
en la figura 4.17 se muestran las PCB montadas.

(Inversor)
de fibra optica
Del lado del inversor se ha creado un driver para la adaptacion

a las senales
de puerta de los drivers de los IGBT.
Como receptor de fibra optica

se ha escogido el integrado Avargo HFBR-2528 [10] con
una alta velocidad de transferencia de datos. Este receptor posee las caractersticas que
se muestran en la tabla 4.11.
Symbol
Description
Vs
Iopk
Po
Top
Supply voltage
Output current peak
Output power
Value
Units
5
16
80
-40...+85
V
mA
mW
C
Cuadro 4.11: Emisor Avargo HFBR-1528.
de salida de 5V y para que

Dado que los receptores de fibra optica
ofrecen una tension
los drivers del inversor funcionen correctamente requieren 15V se hace necesario el uso
de circuitera adicional para acomodar los niveles de voltaje.
36

conectado a red.
(a) Vista bottom.
(b) Vista top.
fibra optica.
Figura 4.16: PCB emision
(a) Vista bottom.
(b) Vista top.
fibra optica
Figura 4.17: PCB emision

final.
Hardware
37
(a) Vista bottom.
(b) Vista top.
fibra optica
Figura 4.18: PCB recepcion
Para adaptar los niveles de voltaje de los receptores de fibra optica

a los de los drivers del
inversor, se ha optado por el uso de un transciver octal con salida a colector abierto, de
esta forma se posibilitara el intercambio de los niveles de voltaje. El transciver usado es
el SN74LS6441 [12], en la tabla 4.12 se muestran la principales caractersticas de este.
Symbol
Description
Vs
Iopk
Top
Supply voltage
Output current
Value
Units
5
24
0...+85
V
mA
C
Cuadro 4.12: Transductor octal SN74LS641.

Mediante el uso del receptor Avargo HFBR-2528, el transciver octal SN74LS641 y una
serie de componentes pasivos se ha disenado

una placa de circuito impreso PCB para
de fibra optica
dar cabida a al sistema de recepcion

de las variables de control y de esta
forma atacar a los drivers de los IGBT. En el anexo B se pude ver el esquematico
del
circuito completo.
En la figura 4.18 se muestran las vistas bottom y top de la PCB encargada de la conversion
de las senales
Por ultimo
en la figura 4.19 se muestran las PCB montadas.
38

conectado a red.
(a) Vista bottom.
(b) Vista top.
fibra optica
Figura 4.19: PCB recepcion

final.
4.6. Fuentes de alimentacion

experimental del inversor trifasico
Para la implementacion
conectado a red, se han tenido
entorno a la fuente de energa de entrada y la red
varias situaciones en consideracion
electrica
a la que conectarse. Dado que no se dispone de paneles fotovoltaicos para la
del sistema, se ha optado por el uso de una fuente de alimentacion
Amrel
implementacion
SPS series [13] que emulara la energa que los paneles entregan, y en cuanto a la red
electrica
dado que no es viable en un sistema experimental conectar el sistema a la red
Pacific Power Source
directamente se ha optado por el uso de una fuente de alimentacion
[14] que emulara una red electrica.

La fuente encargada de emular los paneles fotovoltaicos Amrel SPS 1000-10KOE3 tiene
las caracteristicas que se pueden ver en la tabla 4.13
En cuanto a la fuente encargada de emular la red electrica,

se trata de una fuente Pacific
Power Source 360-AMX [14] con las caracteristicas que se muestran en la tabla 4.14. Una
de energa, lo que
de las grandes ventajas de esta fuente es su capacidad de absorcion
implica que en ocasiones puede absorber energa en lugar de proporcionarla.
Con el fin de que la fuente que emula la red electrica

no sufra demasiado teniendo que
absorber toda la energa que genera el inversor, se ha optado por anadir

unas cargas
trifasicas
para quemar toda la energa generada por el inversor (Fig. XXX).
Hardware
39
Description
Input voltage
Input current
Input frequency
Output voltage
Output current
Output power
Value
Units
440/480
17
50-400
0-100
10
10
V
A
Hz
V
A
KVA
Cuadro 4.13: Pacific Power Source 360-AMX.
Description
Input voltage
Input current
Input frequency
Output voltage
Output current (RMS)
Output current (pk)
Output frequency
Output power
Value
Units
220/380
16
47-63
0-341
16
70
20-4000
6
V
A
Hz
Vln
A
A
Hz
KVA
Cuadro 4.14: Pacific Power Source 360-AMX.
40

conectado a red.
Software
41
CAPITULO 5. SOFTWARE
5.1. Introduccion
real del sistema, el control del mismo debe traslaPara llevar a cabo la implementacion
darse a una DSP que sera la encargada de procesar el algoritmo de control y de actuar
sobre los IGBT.
del algoritmo de control en la DSP, hay que
Antes de proceder con la implementacion
tener en cuenta ciertos factores, siendo uno de los principales que una DSP se trata de
un sistema digital, cosa que implica tener que discretizar el control.
Dadas las caractersticas del inversor empleado (Tab. 4.1), la frecuencia maxima
de con del sistema no podra exceder los 15kHz. Por esta razon
se ha fijado que la
mutacion
del sistema sea de 10kHz.
frecuencia de conmutacion
Con el fin de garantizar que las conmutaciones del sistema se realicen cada 100s se
donde estara el algoritmo de control.
implementa un timer que hara saltar una interrupcion
De esta forma el control del inversor se ejecutara cada 100s.
En la figura 5.1 se pueden ver las diferentes partes del control del inversor implementadas
en la DSP. Como se puede apreciar hay cuatro apartados siendo estos el sensado de las
de abc a , el control propiamentedicho y por
variables del sistema, la transformacion
del los IGBT mediante el modulador SVM.
ultimo
la activacion
5.2. Sensado y protecciones

Dado que el sistema de control tiene que conocer las variables de se entorno, el primer
de la DSP es sensar las variables necesarias para el control del
paso tras la inicializacion
inversor. Esto se hace mediante la PCB de sensado que se ha explicado anteriormente
(Cap. 4.4.).
dedicada a este fin ReadAdc(). Esta funcion
Para leer los ADC se implementa una funcion

se encarga de leer los registros de los ADC de la DSP, expresados en puntos de ADC y
y corriente.
posteriormente los convierte a valores interpretables de tension
Para llevar a cabo este objetivo, primeramente lee el canal de offset que indica cual es el
abc
Sense
Control
DSP.
Figura 5.1: Diagrama implementacion
SVM

conectado a red.
42
float
float
float
float
float
float
float
float
k
k
k
k
k
k
k
k
o f f s e t =1.0;
i a = 0. 0082;
i b = 0. 0082;
i c = 0. 00816;
vab = 0. 305;
v bc = 0. 305;
v c a = 0. 305;
v dc = 0. 1633;
void ReadAdc ( void )
{
v o f f s e t = k o f f s e t ( Adc1Result . ADCRESULT9) ;
i a = k i a ( Adc1Result . ADCRESULT0v o f f s e t ) ;
i b = k i b ( Adc1Result . ADCRESULT1v o f f s e t ) ;
i c = k i c ( Adc1Result . ADCRESULT2v o f f s e t ) ;
vab=k vab ( Adc1Result . ADCRESULT3 v o f f s e t ) ;
vbc= k v bc ( Adc1Result . ADCRESULT4 v o f f s e t ) ;
vca= k v c a ( Adc1Result . ADCRESULT5 v o f f s e t ) ;
vdc=700 k v dc ( Adc1Result . ADCRESULT7) ;
S af et y c hec k ( ) ;
readadc.
Figura 5.2: Codigo
de la funcion
offset aplicado a las senales

reales en la PCB de sensado para centrarlas en la ventana
de 0 - 3.3V. Posteriormente se convierten las corrientes y tensiones multiplicandolas

por
y restandoles
el factor de conversion
el offset que previamente se ha ledo. Finalmente se
del DC-link. (Fig. 5.2)
convierte la tension
Con el fin de proteger el sistema de malos funcionamientos de los algoritmos de control o
frente a errores desconocidos, se hace necesario implementar un sistema de proteccion

de una funcion
encargada
para el equipo. En este caso se ha optado por la creacion
de comprobar que las variables que se han ledo se encuentran dentro de los margenes
aceptables de funcionamiento del inversor (Tab. 4.2). De esta forma si el sistema detecta
que se han sobrepasado los valores maximos

el inversor se parara.
5.3. Control
Tras haber sensado las variables del sistema se procede a implementar el control del del
inversor.
Como primer paso, se deben obtener las transformaciones de a, b, c a que se hace
(3.1) que implementada en la DSP quedara de la siguiente forma:
mediante la ecuacion
# d e f i n e C l a r k e v ( a , b , c ) v a l p h a =0.333333333333333 (ac ) ; v b e t a = 0.577350269189626 b
# d e f i n e C l a r k e i ( a , b , c ) i a l p h a =0.666666666666666 (a 0.5 (b+c ) ) ; i b e t a = 0.577350269189626 ( bc )
# d e f i n e A n t i C l a r k e v ( a , b ) va=a ; vb= 0.5 a+0.8660254038 b ; vc= 0.5 a 0.8660254038 b
de las tensiones al no disponer

Como se puede apreciar para el caso de la transformacion
directamente de las tensiones de red Va,b,c sino que las tensiones que proporciona la PCB
Software
43
e alpha = i a l p h a r e f i a l p h a ;
e bet a = i b e t a r e f i b e t a ;
i n p u t = s o g i ( e alpha , w o u t t s , & s o g i r e s s o n a n t a l f a 1 ) ;
y alpha1 = s o g i ( i n p u t , w o u t t s , & s o g i r e s s o n a n t a l f a 2 ) ;
i n p u t = s o g i ( e bet a , w o u t t s , &s o g i r e s s o n a n t b e t a 1 ) ;
y bet a1 = s o g i ( i n p u t , w o u t t s , & s o g i r e s s o n a n t b e t a 2 ) ;
d alpha = ( 1. 0 v a l p h a +60.0 y alpha1 +20.0 e alpha ) 0 . 0 0 5 ; / / i n v 2 D C l i n k ;
d bet a = ( 1 . 0 v b e t a +60.0 y bet a1 +20.0 e bet a ) 0 . 0 0 5 ; / / i n v 2 D C l i n k ;
s p a c e v e c t o r ( d alpha , d bet a ) ;
Figura 5.3: Codigo

del control.
de sensado son tensiones linea a linea, se procesan con la resta de dos de las tensiones
linea a linea.
Una vez se dispone de las variables sensadas del entorno, se procede a generar las
corrientes de referencia i i (eq. 3.4,3.5).
Con las corrientes reales y de referencia, se obtienen las senales

de error de corriente
e, , que posteriormente se pasan por el compensador proporcional resonante. Finalmen
spacevector()
te se obtienen las senales
de control d, (Fig. 5.3) y se envian a la funcion
que sera la encargada de generar las 6 senales

de puerta de los IGBT.
Dado que entregar toda la potencia de la que se dispone de los paneles a la red electrica
directamente tras poner en funcionamiento el inversor provocara un mal funcionamiento del inversor, se implementa un soft-start de modo que la entrega de potencia tras el
arranque del sistema sea gradual.
5.4. Visualizacion
del control del inversor, se implementa una
Con el fin de poder monitorizar la actuacion
de supervision
que se encargara de recojer una serie de variables de la DSP y
funcion
enviarlas al ordenador mediante un enlace con Matlab.
implementa un buffer de 2048 floats para un maximo
Esta funcion
de 12 senales.
De esta forma sera posible exportar las variables sensadas y de control del sistema real.
void S u p e r v i s i o n ( signed i n t data1 , signed i n t data2 , signed i n t data3 , signed i n t data4 ,
signed i n t data5 , signed i n t data6 , signed i n t data7 , signed i n t data8 , signed i n t data9 ,
signed i n t data10 , signed i n t data11 , signed i n t data12 )
{
i f ( c ount==delma & b u f f e r i n d e x <2048)
{
c ount = 0;
ex por t 1 [ b u f f e r
i n d e x ] = ( signed
i n t ) data1 ;
i n t ) data2 ;
i n t ) data3 ;
i n t ) data4 ;
i n t ) data5 ;

conectado a red.
44
ex por t 6 [ b u f f e r i n d e x ] = ( signed i n t ) data6 ;

b u f f e r i n d e x ++;
i f ( b u f f e r i n d e x >=2048) b u f f e r i n d e x = ( b u f f e r i n d e x +1) BEGINNING END ;
} else {
c ount ++;
Resultados
45
CAPITULO 6. RESULTADOS
6.1. Introduccion
Para verificar el funcionamiento del algoritmo de control que se propone, se han llevado
mediante el entorno Matlab Simulink, con el fin de
a cabo primeramente una simulacion
verificar que el algoritmo que se propone funcione correctamente.
En segunda instancia, con el entorno de pruebas se llevara a cabo la puesta en funcionamiento del inversor, para de esta forma validar el algoritmo de control en una plataforma
experimental.
6.2. Resultados de simulacion

se presentan los resultados obtenidos mediante simulacion
del algoritmo
A continuacion
de control. En las figuras siguientes se muestran las tensiones de red, las corrientes in
yectadas por el inversor a la red y las potencias activa y reactiva. Con estas graficas
se
podra ejemplificar y demostrar como

responde ante cambios en la consigna de la potencia
que tiene que entregar el inversor a la red electrica.
Cabe mencionar antes de presentar los resultados los parametros

empleados para la
del sistema, siendo estos los mismos que despues
se emplearan en el sistema
simulacion
real. En la tabla 6.1 se pueden ver los parametros del sistema.

Description
Value
Units
Grid voltage
Grid frequency
DC-link voltage
LCL filter first L
LCL filter C
LCL filter second L
Switching frequency
Maxim power
110
60
400
5
6.8
2
10
2000
VRMS
Hz
V
mH
F
mH
kHz
W

En la figura 6.1a se muestra la corriente de referencia i frente a la corriente real del
sistema i . Como se puede observar el seguimiento de la corriente real respecto a la
de referencia es correcto. En la figura 6.1b se muestra la potencia activa i reactiva (P, Q)
frente a las potencias de referencia (P , Q ) durante un salto de carga de potencia reactiva
de 0 a 500VA. Por ultimo
en la figura 6.1c se muestran las corrientes ia,b,c entregadas por
el inversor a la red electrica.

conectado a red.
46
5
*
ia
C uttent (A)
0.02
0.04
0.06
0.08
0.1
t (s)
0.12
0.14
0.16
0.18
0.2
0.14
0.16
0.18
0.2
0.14
0.16
0.18
0.2
(a) Corrientes i ,i .
1200
Power (VA)
1000
800
600
400
200
0
0
0.02
0.04
0.06
0.08
0.1
t (s)
0.12
(b) Potencias P,P .

5
C uttent (A)
ia
ib
ic
0.02
0.04
0.06
0.08
0.1
t (s)
0.12
(c) Corrientes i ,i .
Figura 6.1: Salto de carga simulacion.
Resultados
47
5
i
i*
0.1
0.2
C urrent (A)
0.3
0.4
t (s)
0.5
0.6
0.7
0.8
0.6
0.7
0.8
P
1000
Power (VA)
800
600
400
200
0
0
0.1
0.2
0.3
0.4
t (s)
0.5
(b) Potencias P,P .
Figura 6.2: Soft start inversor.
6.3. Resultados reales

se presentan los resultados obtenidos mediante la plataforma de pruebas
A continuacion
disenada,
de esta forma se validara el control en un entorno real. En las figuras siguientes
se muestran las tensiones de red, las corrientes inyectadas por el inversor a la red y las
potencias activa y reactiva. Con estas graficas

se podra ejemplificar y demostrar como
responde ante cambios en la consigna de la potencia que tiene que entregar el inversor a
la red electrica.
En la figura 6.2 se muestran el arranque del sistema mediante un soft start que va gradualmente aumentando la potencia de salida del inversor hasta la potencia maxima de la
que se dispone. La senale

que se muestra en la figura 6.2a es la corriente de referencia
i frente a la corriente real del sistema i . Como se puede observar el seguimiento de la

corriente real respecto a la de referencia es correcto. En la figura 6.2b se muestra la potencia activa i reactiva (P, Q) frente a las potencias de referencia (P , Q ) durante arranque
del sistema.
Como se puede apreciar hay un error de de aproximadamente 30W en la potencia activa.
totalmente en fase con las corrientes reales
esto es debido a que las corrientes no estan
perdida del seguimiento
del sistema. Debido a este desfase se produce esta pequena
de la entrega de potencia activa, siendo esta como consecuencia entregada en forma de
potencia reactiva.

conectado a red.
48
200
150
va
vb
vc
Voltage (V)
100
50
0
50
100
150
200
0.6
0.62
0.64
0.66
0.68
0.7
t (s)
0.72
0.74
0.76
0.78
0.8
0.76
0.78
0.8
(a) Tensiones de red va,b,c .

5
C urrent (A)
ia
ib
ic
5
0.6
0.62
0.64
0.66
0.68
0.7
t (s)
0.72
0.74
(b) Corrientes inyectadas ia,b,c .
Figura 6.3: Detalle de las teniones y corrientes

En la figura 6.3 se muestra el detalle de las tensiones de red (Fig. 6.3a) y de las corrientes
de 1Kw a la red electrica.
(Fig. 6.3b) en estado estacionaro para una inyeccion

Cabe des
tacar que las corrientes inyectadas tienen una forma de onda correcta con poca distorsion
harmonica debido al uso del filtro LCL a la salida del inversor.
Por ultimo
en la figura 6.4 se muestra un salto de carga en potencia reactiva pasando el

de entrega de 500VA. En la figura 6.4a
inversor de no entregar reactiva a una situacion
se muestran las corrientes que entrega el inversor antes y despues del salto, viendose
esta incrementadas cuando se produce el salto de potencia reactiva. En la figura 6.4b se
puede ver la potencia real y de referencia que el inversor entrega durante el proceso del
salto de carga.
Como se puede apreciar, el salto de potencia es practicamente

instantaneo
y con un
sobreimpulso mnimo, demostrandose

de esta forma que el inversor puede responder a
consignas rapidas
de potencia.
Resultados
49
C urrent (A)
ia
ib
ic
0.02
0.04
0.06
0.08
0.1
t (s)
0.12
0.14
0.16
0.18
0.2
0.14
0.16
0.18
0.2
1200
P*
Q*
Power (VA)
1000
800
600
400
200
0
0
0.02
0.04
0.06
0.08
0.1
t (s)
0.12
(b) Potencias P,P .
Figura 6.4: Salto de carga reactiva
50

conectado a red.
Conclusiones y perspectivas de trabajo
51
CAPITULO 7. CONCLUSIONES Y
PERSPECTIVAS DE TRABAJO
7.1. conclusiones
El principal objetivo de este proyecto es el de controlar un inversor trifasico

conectado
de potencia activa y reactiva. De esta forma se ha
a red, con capacidad de inyeccion
realizado un control en modo corriente en un inversor de dos niveles VSI mediante el
marco . Posteriormente se ha simulado el sistema de control con el fin de validadarlo
mediante la herramienta Matlab Simulink. Demostrando de esta forma que el algoritmo de
permitiendo la inyeccion
de potencia activa y
control es capaz de llevar a cabo su funcion,
reactiva, con un seguimiento perfecto de las corrientes de referencia.
Con el fin de validar el control en un entorno real se ha desarrollado una plataforma para realizar pruebas experimentales. Dicha plataforma integra un sistema de sensado, un
sistema de drivers de fibra optica,

un inversor, un filtro LCL y las fuentes de potencia para
emular la red electrica

y los paneles fotovoltaicos. Mediante los resultados experimentales se puede concluir que tanto la plataforma de pruebas como el algoritmo de control
funcionan perfectamente, siendo la energa entregada a la red de una calidad excelente.
7.2. Perspectivas de trabajo

Son varias las perspectivas de trabajo que ofrece el campo investigado en este proyecto.
estara relacionada con los sistemas de control del
La principal linea de investigacion
inversor, siendo posible usar la plataforma desarrollada para controles en el marco natural
la posibilidad de solventar fallos de red (SAGS) con algoritmos
(a,b,c) o en dq. Tambien
complejos o la contrusccion
de una microred de generacion
distribuida con varios
mas
inversores conectados en paralelo.
del sistema de potencia para
Otro de los temas a investigar podra ser la adaptacion
implementar un rectificador con factor de potencia unitario (UPFR), un statcom o una
ininterrumpida (UPS).
unidad se alimentacion
se podra optar por el uso de una sola fibra optica
Finalmente tambien
para la conmutacion
del inversor mediante la codificacion serie de las senales de control.
52

conectado a red.
BIBLIOGRAFIA
53
BIBLIOGRAFIA
[1] A. Barchowsky, J. Parvin, G. Reed, M. Korytowski, and B. Grainger, A comparative
study of mppt methods for distributed photovoltaic generation, in Innovative Smart
Grid Technologies (ISGT), 2012 IEEE PES, Jan 2012, pp. 17.
[2] A. Yazdani and R. Iravani, Control Vectorial de inversores trifasicos,

February 2010.
[3] A. Camacho, M. Castilla, J. Miret, J. Vasquez, and E. Alarcon-Gallo, Flexible voltage
support control for three-phase distributed generation inverters under grid fault, Industrial Electronics, IEEE Transactions on, vol. 60, no. 4, pp. 14291441, April 2013.
[4] P. Rodriguez,
A. Luna, I. Candela, R. Mujal, R. Teodorescu, and F. Blaabjerg, Multiresonant frequency-locked loop for grid synchronization of power converters under
distorted grid conditions, Industrial Electronics, IEEE Transactions on, vol. 58, no. 1,
pp. 127138, Jan 2011.
[5] S. Segu , F. J. Gimeno, R. Masot, S. Orts, Control vectorial de inversores trifasicos,
in Revista espanola
de electronica,
vol. 582, March 2003.
[6] Texas Instruments. F28m36x concerto microcontrollers. [Online]. Available:
http://www.ti.com/lit/ds/symlink/f28m36p63c2.pdf
[7] Talema. Low cost 50/60hz current transformers. [Online]. Available:
http://www.talema-nuvotem.com/en/products/pdf/AC-1025 %20Jun-06.pdf
[8] Microchip. 500 khz, 800 a instrumentation amplifier. [Online]. Available:
http://ww1.microchip.com/downloads/en/DeviceDoc/25073A.pdf
[9] Vishay.
Optocoupler,
phototransistor
http://www.vishay.com/docs/83725/4n25.pdf
output.
[Online].
Available:
[10] Avargo Technologies. 10 megabaud versatile link fiber optic transmitter and receiver
for 1 mm pof. [Online]. Available: http://www.avagotech.com/docs/AV02-1504EN
[11] Texas Instruments. Peripheral drivers for high-current switching at very high speeds
(sn75451). [Online]. Available: http://www.ti.com/lit/ds/symlink/sn75451b.pdf
[12] . Octal bus transceivrs with open-collector outputs (sn74ls641). [Online].
Available: http://www.ti.com/lit/ds/symlink/sn74ls641.pdf
[13] Amrel.
Amrel
SPS
Series.
[Online].
Available:
http://www.amrelpower.com/AMRELPowerProducts/aripdf/SPS-3 3kW-45kW-KPanel-Manual.pdf
[14] Pacific Power Source. Linear AC Power Source (360-AMX). [Online]. Available:
http://www.pacificpower.com/Resources/Documents/DS360AMX0713(4).pdf
`
APENDIXS
TITOL DEL PFC : Sistema de control para inversor trifasico

conectado a red.
Enginyeria Automatica
`
`
TITULACIO:
i Electronica
Industrial
AUTOR: Javier Morales Lopez

DIRECTOR: Jaime Miret Tomas
DATA: 3 de julio de 2014
Esquematico PCB emisores FO
APENDICE
A. ESQUEMATICO PCB EMISORES
FO
+5V
COU1
U1
COR9 COR1
R9
R1
1
PIU101 1A
47R 2K2 NLATOP
ATOP PIU102
2
1B
3
PIR901 PIR101
PIU103 1Y
4
PIU104 GND
GND
PIR202
COR2
R2
2K2
NLABOT
ABOT
PIR201
PIR1 02
PIR10 2
PIR1 01 PIR301
PIR10 1
PIR402
COU2
U2
COR11
COR3
R11
R3
1PIU201
47R 2K2 BTOP
NLBTOP 2PIU202 1A
1B
3PIU203
1Y
4PIU204
GND
COR10
R10
47R
COD1
D1
+5V
PIR302
Vcc
2B
2A
2Y
8
7
6
PIU206
5
PIU205
COR4
R4
2K2
PIU208
PIU207
PIR401
NLBBOT
BBOT
PIR1202
COR12
R12
47R
COR17
NL05V R17
+5V
PIR1701
PIR1702
680R
PID101
PID102
LED
PIR1201
COR18
NL03V3PIR1801R18
+3V3
PIR1802
270R
PID201
PID202
COU7
U7
HFBR-1528
U6
COU6
HFBR-1528
HFBR-1528
PIU806 PIU805 PIU804 PIU803 PIU802 PIU801

GND
GND
GND
GND
GND
CATHODE
ANODE
6
5
4
3
2
1
U5
COU5
GND
ANODE
CATHODE
GND
GND
GND
GND
HEADER_HSEC8_180_VERT_PWM
GND
GND
GND
GND
GND
CATHODE
ANODE
6
5
4
3
2
1
1
2
3
4
5
6
LED
COU0
U0
COU8
U8
HFBR-1528
B
+5V
PIR1302 PIR502
8
Vcc PIU308
7
2B PIU307
6
2A PIU306
5
2Y PIU305
PIR602
COR6
R6
2K2
CBOT
PIR601
PIR1402
COR14
R14
47R
PIR1401
U4
COU4
PIR702
COR15
COR7
R15
R7
1PIU401
1A
47R 2K2 RELA
NLRELA 2
PIU402 1B
3
PIR1501 PIR701
PIU403 1Y
4
PIU404 GND
U10
COU10
HFBR-1528
PIR802
PIR1602
PIR801
PIR1601
COR8
R8
2K2
RELB
NLRELB
COR16
R16
47R
U11
COU11
HFBR-1528
GND
6
5
4
3
2
1
1
2
3
4
5
6
PIU1 01 PIU1 02 PIU1 03 PIU1 04 PIU1 05 PIU1 06
ANODE
CATHODE
GND
GND
GND
GND
PIU10 6 PIU10 5 PIU10 4 PIU10 3 PIU10 2 PIU10 1
GND
GND
GND
GND
CATHODE
ANODE
ANODE
CATHODE
GND
GND
GND
GND
GND
U9
COU9
HFBR-1528
8
Vcc PIU408
7
2B PIU407
6
2A PIU406
5
2Y PIU405
SN75451
6
5
4
3
2
1
1
2
3
4
5
6
SN75451
+5V
PIR1502
GND
GND
GND
GND
CATHODE
ANODE
U3
COU3
1
PIU301 1A
47R 2K2 CTOP 2
PIU302 1B
3
PIR1301 PIR501
PIU303 1Y
4
PIU304 GND
COR13
R13 COR5
R5
D2
COD2
SN75451
SN75451
1
2
3
4
5
6
PWM2A
PWM2B
PWM4A
PWM4B
PWM6A
PWM6B
PWM8A
PWM8B
ATOP
ABOT
BTOP
BBOT
NLCTOP
CTOP
NLCBOT
CBOT
RELA
RELB
50
PIU0050
52
PIU0052
54
PIU0054
56
PIU0056
58
PIU0058
60
PIU0060
62
PIU0062
64
PIU0064
8
Vcc
7
2B PIU107
6
2A PIU106
5
2Y PIU105
PIU108
ANODE
CATHODE
GND
GND
GND
GND
3V3
GND
5V0
PIU0 920 PIU0 910 PIU0 90
+5V
PIR902 PIR102
900
910
920
+3V3
U12
COU12
HFBR-1528
Title
SEPIC PWM driver

Size
Number
Revision
R006
A4
Date:
File:
1
28/05/2014
C:\Users\..\pwm_06.SchDoc
Sheet of
Drawn By:
4
Javier Morales
Esquematico PCB receptores FO
APENDICE
B. ESQUEMATICO PCB
RECEPTORES FO
4
VCC_15V
COPower0in
Power_in
VCC_5V
4
3
2
1
PIPower 15V04
PIPower 15V03
PIPower 15V02
PIPower 15V01
PILM780501
PIC102
PIC101
COC1
C1
10uF
C2
PIC202 COC2
PIC201 100nF
Header 4
Vin
Vout
PILM78052
COPower
Power 15V 15V
GND
COLM7805
LM7805
4
3
2
1
PILM780503
PIC1302
PIC602
COC13
COC6
C13PIC1301 C6
PIC601
PIC702
COC7
C7 PIC701
PIC802
COC8PIC801
C8
PIC902
COC9
C9 PIC901
PIC10 2
PIC1 02
PIC1202
COC10
COC12
C10 PIC10 1 COC11
C11 PIC1 01 C12
PIC1201
100pF 100pF 100pF 100pF 100pF 100pF 100pF 100pF
PIC302
COC3PIC301
C3
PIC402
COC4
C4 PIC401
PICB05
8
PICB08
GND
GND
NC
Vcc
GND
Vout
4
3
2
PICB02
1
PICB01
GND
PIC502
C5
COC5
PIC501
100pF
VCC_5V
GND
Avago_HFBR_2528Z
COCT
CT
5
PICT05
PICT08
GND
GND
NC
Vcc
GND
Vout
PICT04
3
PICT03
2
1
PICT02
Avago_HFBR_2528Z
BT
COBT
5
4
PIBT05 GND
NC PIBT04
3
Vcc PIBT03
2
GND PIBT02
8
1
GND Vout
VCC_5V
GND
GND
PIAB05
PIAB08
VCC_15V
GND
GND
4
NC PIAB04
3
Vcc PIAB03
2
GND PIAB02
1
Vout PIAB01
Aerror
COAerror
R4
COR4
PIR401
2.7K
PIAero01 PIAero02
PIR402
Berror
COBerror
R3
COR3
PIR301
PIAT05
PIAT08
GND
GND
R5
PIR501
PIR502
2.7K VCC_15V
GND
COLed1
Led1
PILed10 PILed102
COCN2
CN2
1
PICN201 ER
TOPUU
2
PICN202 TOP
ER UU
3
PICN203 GND
BOT U
4
PICN204 BOT
GNDU
5
PICN205 ER
TOPVV
6
PICN206 TOP
ER VV
7
PICN207 GND
BOT V
8
PICN208 BOT
GNDV
9
PICN209 +Vs
+Vs
10
PICN2010 +Vs
+Vs
11
PICN2011 GND
GND
12
PICN2012 GND
GND
13
PICN2013 NC
NC
14
PICN2014 NC
NC
Cerror
COCerror
PIBero01 PIBero02
R2
PIR302
PIR201
2.7K
PICero01 PICero02
COR6
R6
PIR602
PIR601
680ohmVCC_5V
GND
CN2-Semikron SKS 22F
PIR202
2.7K
GND
VCC_5V
GND
C
VCC_15V
R1
Avago_HFBR_2528Z
4
NC PIAT04
3
Vcc PIAT03
2
GND PIAT02
1
Vout PIAT01
PILed201 PILed20 COR5
CN1-Semikron SKS 22F_1
AT
COAT
5
COLed2
Led2
GND
Resistor_8_bus
VCC_15V
Avago_HFBR_2528Z
GND
COCN1
CN1
1
2
PICN102 TOP
W
ER W
3
PICN103 GND
BOT W
4
PICN104 BOT
GNDW
5
PICN105 ER
VinBRK
BRK
6
PICN106 Vin
ER BRK
7
PICN107 +Vs
+Vs
8
PICN108 +Vs
+Vs
9
PICN109 GND
GND
10
PICN1010 GND
GND
VCC_5V
GND
AB
COAB
5
VCC_15V R1
0
PIR100 Bus
1
PIR101 R1
2
PIR102 R2
3
PIR103 R3
4
PIR104 R4
5
PIR105 R5
6
PIR106 R6
7
PIR107 R7
8
PIR108 R8
SN74ALS641A-1N
VCC_5V
GND
PICN101 ER
TOPWW
PIBT01
PIBT08
PIower0ut1 PIower0ut2 PIower0ut3
PIPower0in01
VCC_5V VCC_15V
octal
non-inverting
buffer
COoctal
non0inverting
buffer
1
20
PIoctal non0inverting buffer01 DIR
Vcc PIoctal non0inverting buffer020 VCC_5V
2
19
PIoctal non0inverting buffer02 A1
/OE PIoctal non0inverting buffer019
3
18
B1 PIoctal non0inverting buffer018
4
17
5
16
6
15
7
14
8
13
9
12
10
11
PIoctal non0inverting buffer010 GND
PICT01
Avago_HFBR_2528Z
BB
COBB
5
4
PIBB05 GND
NC PIBB04
3
Vcc PIBB03
2
GND PIBB02
8
1
PIBB08 GND
Vout PIBB01
PIPower0in02
GND
PICB04
PICB03
PIPower0in03
10uF 100nF
GND
CB
COCB
COPower0out
Power_out
PIPower0in04
1
2
3
VCC_15V
PID10 COD1
PID102
D1
Diode SFR104
VCC_5V
GND
VCC_15V
PIR101
PIR102
PIR103
PIR104
1
2
3
4
Avago_HFBR_2528Z
R1
COR1
5
PIR105
PIR108
GND
GND
R2
NC
Vcc
GND
Vout
PID201 COD2
PIR104
3
PIR103
2
1
PIR102
VCC_5V
GND
PIR101
Avago_HFBR_2528Z
R2
COR2
5
4
NC PIR204
PIR205 GND
3
Vcc PIR203
2
GND PIR202
8
1
PIR208 GND
Vout PIR201
VCC_15V
Relay_driver
CORelay0driver
1
1A
2
1B
3
PIRelay0driver03 1Y
4
PIRelay0driver04 GND
PIRelay0driver01
PIRelay0driver02
VCC_5V
GND
GND
Vcc
2B
2A
2Y
8
7
6
PIRelay0driver06
5
PIRelay0driver08
VCC_5V
PIR203
PIR204
1
2
3
4
Title
PIRelay0driver07
SEPIC IGBT Drivers
PIRelay0driver05
Size
SN75451
Number
Revision
A4
Avago_HFBR_2528Z
GND
Date:
File:
1
PID20
D2
Diode SFR104
PIR201
PIR202
R003
28/05/2014
Sheet of
C:\Users\..\IGBT_drivers_sheet_r3.SchDoc Drawn By:
4
Esquematico PCB sensado
APENDICE
C. ESQUEMATICO PCB SENSADO
NLGND
GND
GND
+3V3
COU2
U2
900
910
920
+5V
PIU10920 PIU10910 PIU109 0
Ia
Ib
Ic
Vab
9
PIU109
11
PIU1011
13
PIU1013
15
PIU1015
17
PIU1017
Vbc
Vca
vref
vdc
21
PIU1021
23
PIU1023
25
PIU1025
27
PIU1027
29
PIU1029
aux1 31
PIU1031
aux2 33
PIU1033
aux3 37
PIU1037
aux4 39
PIU1039
41
PIU1041
43
PIU1043
45
PIU1045
3V3
GND
5V0
1
PIU101 JTAG-EMU1
3
PIU103 JTAG-TMS
5
PIU105 JTAG-TCK
1
2
PIU201
PIR102
COAC1
AC1
COR1
R1
2
PIU202
PIR101100R
PICC1
1COC1
02
PIC100nF
101
3
PIU203
PIAC101
PIAC102
ADC-DACA_(+)
ADC-COMP-WT-A_(-)
PGA1-GND
ADC-COMP-PCMC-A1_(+)
ADC-COMP-PCMC-A2_(-)
PIU204
NL03V3
+3V3
VFG
PIU208
VDD
7
PIU207
VIP
VOUT
6
PIU206
PIR201
VSS
VREF
PIU205
vref
VIM
PIR702
+3V3
EN/CAL
COR21k
R2
NLIa
Ia
PIR202
PICC2
2COC2
02
B
A
PIC100nF
201
1
PIU501
VFG
EN/CAL
8
PIU508
2
PIU502
VIM
VDD
PIU507
VIP
VOUT
PIU506
VSS
VREF
PIU505
PIU503
MCP6N11
PIU504
GND
1
2
PIU301
PIR302
AC2
COAC2
COR3
R3
PIAC201
PIAC202
PIU302
VFG
EN/CAL
VIM
3
PIR301100R PIU303
VIP
PICC3
3COC3
02
4
VSS
PIC100nF
301
MCP6N11
VOUT
PIU306
R4
COR41k
NLIb
Ib
vref
PICC4
4COC4
02
PIC100nF
401
PIR401
GND
PIU305
PIU601
GND
1
2
PIR502
R5
COR5
PIAC301
VIM
3
PIU603
4
PIU402
PIAC302
PIR501100R
C5
PICCOC5
502
PIU403
PIU404
EN/CAL
PIU408
VIM
VDD
PIU407
VIP
VOUT
PIU406
VSS
VREF
PIU405
6
5
R6
COR6 1k
PIR601
P2
COP2
NLaux2
aux3
NLaux3
aux4
NLaux4
PIP205
PIP207
1
3
5
7
DCNLDC0
2
4
6
8
+5V
NL05V
PIP202
+3V3
PIP204
PIU803
vref
GND
PIP206
vref
PIU701
A
NLA
PIR20 2
PIU806
CATHODE COLLECTOR
PIU805
N.C.
PIU804
EMITER
PIU702
PIU703
PIU704
R20
COR20
VIP
VOUT
PIU606
VSS
VREF
PIU605
R21
1k
COR21
PIR2101
PIR2102
Vref
Vbc
NLVbc
COC9
PICC9
902
PIC100nF
901
PIR20 1220R
VFG
EN/CAL
PIU708
VIM
VDD
PIU707
VOUT
PIU706
VIP
VSS
VREF
+3V3
7
6
R24
1k PIR2402
COR24
PIR2401
PIU705
MCP6N11
R26
COR26 vdc
NLvdc
PIR2601
PICC15
1COC15
502
1K
PIC100nF
1501
PIR2602
GND
Vref
Vca
NLVca
COC10
PICC10
10 2
PIC100nF
10 1
GND
+3V3
COR25
PIR2502330
PIR1401
PIR1502
R13 COR14
R14 COR15
R15
COR13
1
2
DC+
DC-
PIDC01
PID10
PIDC02
D1
COD1
PID102
LED1
COC13
PICC12
1COC12
202
PICC13
1302
PIC100nF
1201
PIC47uF
1301
Title
SEPIC sensado
Size
Number
Revision
A4
GND
Date:
File:
GND
1
PIU607
PIR2501R25
PIR1302 2K7PIR1402 2K7PIR1501 2K7
BASE
GND
DC
CODC
PIR1301
VDD
4N25
PIP208
PIR1202
PIU802
Header 4X2
R12 3M
COR12
+3V3
U7
COU7
U8
COU8
aux1
NLaux1
1
2
3
Ic
NLIc
+3V3
PIP201
aux2
PIP203
PIP103
GND
MCP6N11
U1
COU1
ANODE
PIP101
PIP102
PICC6
6COC6
02
PIC100nF
601
PIU801
RNLR
SNLS
TNLT
PIR602
C
NLC
PIU608
GND
GND
PIR1201
GND
GND
+3V3
GND
DC+
NLDC0
EN/CAL
MCP6N11
8
VFG
doking
VFG
PIU602
PIU604
PIU401
PIC100nF
501
COU6
U6
PIR402
GND
COC8
PICC8
802
PIC100nF
801
PIU307
B
NLB
Vref
NLVab
Vab
+3V3
PIU308
VDD
VREF
PIU304
AC3
COAC3
R11 3M
COR11
PIR1102
PIR1101
GND
COU3
U3
ADC_(+)
ADC_(-)
ADC-CAL1
GND_VREFLO
RSV_VREFHI
R10 3M
COR10
PIR1001
COR18
R18
1k PIR1802
PIR1801
PIR902
COP1
P1
ADC-VDAC_(+)
ADC_(-)
ADC-DACC_(+)
ADC-COMP-WT-C_(-)
PGA3-GND
ADC-COMP-PCMC-C1_(+)
ADC-COMP-PCMC-C2_(-)
PIR1002
COR9 1k Vref
NLVref
PIR70120k R9
PIR802
PICC7
7COC7
02
COR8
R8
PIC100nF
701
PIR80120k
PIR901
MCP6N11
U4
COU4
+3V3
GND
GND
COR7
R7
COU5
U5
R006
28/05/2014
C:\Users\..\sense_06.SchDoc
Sheet of
Drawn By:
4
Javier Morales

Importante 1

Hochgeladen von

Dokumentinformationen

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

Importante 1

Hochgeladen von

Copyright:

Verfügbare Formate

PROJECTE FI DE CARRERA

Sistema de control para inversor trifasico

JAVIER MORALES LOPEZ

JAUME MIRET TOMAS

JAUME MIRET TOMAS

Cruz Vaquer, Juan

Raya Giner, Cristobal

Aquest Projecte te en compte aspectes medioambientals: S No

El principal objetivo de este proyecto es el de controlar un inversor trifasico

te el marco . Para validar el funcionamiento del control disenado,

bas del algoritmo de control del inversor trifasico

CAPITULO 2. Inversor trifasico

2.3. Modelado del VSI con filtro LCL . . . . . . . . . . . . . . . . . . . . . . . .

CAPITULO 3. Control del inversor trifasico

3.3. Lazo de corriente . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.3. Digital Signal Procesor (DSP) . . . . . . . . . . . . . . . . . . . . . . . . .

4.3.2. DSP F28M36 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.4. Sistema de sensado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.4.2. Sensado de corrientes

4.4.5. Sistema de sensado final . . . . . . . . . . . . . . . . . . . . . . .

4.5. Drivers senales

4.5.2. Driver fibra optica

4.5.3. Driver fibra optica

5.2. Sensado y protecciones . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.3. Resultados reales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

CAPITULO 7. Conclusiones y perspectivas de trabajo . . . . . . . . 51

7.2. Perspectivas de trabajo

sera necesaria un tension

en corriente alterna (DC-AC) en fase con la red electrica,

Figura 1.1: Diagrama de bloques de un sistema PV conectado a red.

Figura 1.2: Diagrama simplificado del sistema PV.

se emplea un filtro (LCL) para filtrar la alta frecuencia

inversor e inyectar la maxima

han venido aconteciendo los ultimos

ello, esta demostrado que la energa solar fotovoltaica y la energa eolica

siempre en el punto de maxima

El control del inversor se disenar

Sistema de control para inversor trifasico

CAPITULO 2. INVERSOR TRIFASICO

de coUn inversor trifasico

as como drivers para posibilitar la conmutacion

Un inversor de dos niveles del tipo VSI trifasico,

Figura 2.1: Diagrama de inversor trifasico

energa en forma de corriente a la red electrica

2.3. Modelado del VSI con filtro LCL

Donde en este caso la tension

Donde ua,b,c {1} representan las senales

para poder crear sistemas de control para el

Sistema de control para inversor trifasico

CAPITULO 3. CONTROL DEL INVERSOR

controlar las potencias activa y reactiva entregadas a la red electrica

contienen la misma informacion

Figura 3.2: Diagrama del sistema de control.

Las corrientes de referencia tendran un comportamiento semejante al que se puede ver

3.3. Lazo de corriente

Figura 3.3: Corrientes i i .

Figura 3.4: Diagrama de control del lazo de corriente .

marco . Tras esto las senales

Se deben utilizar dos lazos de control identicos

no se puede llevar a cabo a

causa del rizado de alta frecuencia presente en las senales

Estos, provocan una bajada de la ganancia. Esto se soluciona, mediante la cancelacion

del polo provocado por los componentes pasivos, anadiendo

Si el margen el sistema es marginalmente estable, de fase (> 180 ). Se ha de anadir