Beruflich Dokumente
Kultur Dokumente
INDICE
INDICE
Historia CISC
Historia RISC
Historia CISC
Comienzo de CISC
Los CISC pertenecen a la 1 corriente de construccin de procesadores, antes del
desarrollo de los RISC.
Nos centraremos en la evolucin de x86(Intel)
Definicin: x86 es un conjunto de instrucciones utilizada en micro arquitectura de CPU.
Tcnicamente, la arquitectura es denominada IA32 (Intel Architecture 32 bits).
En 1971 Intel fue la primera compaa en lograr la
integracin de suficientes transistores como para
vender un microprocesador (en un simple chip)
programable completo con un conjunto de
instrucciones de 4 bits, que se volvera muy comn en
calculadoras de bolsillo: El Intel 4004-------------------------
Encapsulado: 16 pines,
Direcciones de 8 bits
Memoria:4 KB
Registros: 16 de 4 bits
Historia CISC
Cronologa Intel
Evolucin x86
Historia CISC
Intel 8008
Intel 8080
Encapsulado: 18 pines,
Encapsulado: 40 pines
Reloj: 2 MHz
Direcciones de 8 bits
Memoria:16 KB
Direcciones de 16 bits
Memoria:64KB
Registros: 8 de 8 bits
Puertos de entrada: 8
Puertos de Salida:24
Registros: 7 de 8 bits
Puertos de entrada/salida: 256
Intel 80386
En 1985 lo sucedi 80386 se produjo el boom de la
multitarea, un avance tan fuerte que provoca un hito
en la produccin de procesadores.
Nace el 1 procesador de 32 bits, utilizarlo para aplicaciones
de multitarea sera ya mucho ms fcil buenas noticias para
los programadores-de lo que lo fue con su predecesor.
Historia CISC
Encapsulado: 68 pines
Reloj:16 a 40 MHz
Historia RISC
Comienzo de RISC
Primer objetivo: Incrementar el rendimiento de la CPU.--->Velocidad de respuesta
Se pensaba que se estaba alcanzando los lmites tericos, y las mejoras vendran
de pequeas caractersticas en el chip).Un tamao ms pequeo podra resultar
en un mejor rendimiento al operar a ms altas velocidades de reloj.
Se centraron en el diseo de chips para computacin paralela. Esto requera una
gran cantidad de chips dividiendo el problema.
Idea: Incluir en el chip un canal por el cual se pudiera dividir las instrucciones en etapas y en cada
paso ir trabajando muchas instrucciones diferentes al mismo tiempo.
La clave: Pipeline Segmentacin en serie.
Historia RISC
Comienzo de RISC
Idea: utilizar varios elementos de procesamiento dentro del procesador y ejecutarlos en paralelo,
es decir, trabajar simultneamente varias instrucciones a la vez (Dependiendo del nmeros de
chips).Difcil de llevar a cabo porque algunas instrucciones dependan del resultado de otras
instrucciones.
La clave: Paralelismo.
A finales de los 80 ya haban dejado atrs a CISC en mejora de proceso y CISC
con el tiempo aade esta tecnologa en sus diseos. Todo esto pudo ser
aadido a los diseos CISC y aun as caber en un solo chip, pero esto tom
prcticamente una dcada entre finales de los ochenta y principios de los
noventa.
John Cocke encabezo este proyecto en IBM
Diferencias
RISC
Memoria - Memoria
Muchas instrucciones
Instrucciones largas,
Registro - Registro
Pocas instrucciones
Instrucciones cortas,
Complejidad en el compilador
Formato de instrucciones fija*
Instrucciones interpretadas por el hardware
Alto pipeline
Composicin interna e
Implementacin de instrucciones
Estructura
Composicin
Composicin interna
o
Implementacin
Implementacin
Supongamos que la MP se divide en:
Enunciado:
Implementacin
Enfoque CISC:
En el diseo CISC se tratara de terminar la tarea en las mnimas instrucciones posibles
mediante la implementacin de hardware que podra entender y ejecutar la serie de
operaciones. Por lo tanto el procesador vendra con una instruccin especfica 'MUL' en su
conjunto de instrucciones:
2. Almacena el producto en la
ubicacin adecuada.
MUL 1: 3, 4: 2
Implementacin
Enfoque RISC:
En el diseo RISC se utilizan instrucciones sencillas que pueden ser ejecutadas dentro de un
ciclo de reloj. Por lo tanto, la instruccin 'MUL' se dividir en tres instrucciones:
CARGA de registro A, 1: 3
CARGA de registro B, 4: 2
PROD A, B
LOAD 1: 3, A
Implementacin
Casos reales:
Sume el contenido de la localidad de memoria apuntada por A3 al componente de un arreglo
que inicia en la localidad de memoria 100. El nmero de ndice del componente es A2. El
contenido de A3 se incrementa automticamente en uno.
CISC (M68000)
RISC (MIPS)
Lw $t0, 0($s3)
Lw $t1, 100($s2)
Add $t2, $t0, $t1
Sw $t2, 0($s3)
Addi $s3, $s3,1
-----------------------------------------------------------------------------------------------------
Ejemplos
CISC:
RISC:
Presente
Presente
Las mquinas RISC protagonizan la tendencia actual de construccin de microprocesadores.
Ver Ejemplos.
En la actualidad, la mayora de los sistemas CISC de alto rendimiento implementan un sistema
que convierte dichas instrucciones complejas en varias instrucciones simples del tipo RISC,
llamadas generalmente microinstrucciones que a su vez son ejecutadas en ncleos RISC por lo
que las arquitecturas convergen.
RISC es ampliamente utilizado en Smartphones y tablets
Mientras que CISC es utilizado en sobremesa y porttiles ,aunque hasta hace poco PowerPC
era utilizado por Apple
La mayora de las vulnerabilidades explotan no slo un problema a la hora de gestionar un error en el sistema operativo,
sino la forma en que un procesador determinado trata ese error. En el caso de los procesadores x86, la copia de un
determinado conjunto de datos, mayor del espacio previsto, puede llegar a introducir datos en la pila un espacio
diferente de memoria, previsto para gestionar la lista de tareas pendientes, de modo que la instruccin de retorno
desde el proceso que ha fallado no contiene el cdigo original, sino el cdigo introducido.
Dicho de otra forma: para explotar, por ejemplo, una vulnerabilidad presente en Linux x86, hace falta un determinado
cdigo que la produzca, y adems inyecte el cdigo problemtico en la pila; explotar esa misma vulnerabilidad en Linux
PowerPC causara el cierre de la aplicacin, pero es prcticamente imposible inyectar cdigo que permita realizar otras
funciones, por la forma en que el procesador gestiona la pila. Esto es algo comn a la mayora de procesadores RISC. Y,
desde luego, hace imposible utilizar una simple traduccin instruccin por instruccin del cdigo que provocaba el fallo en
Linux x86.
Artculo : CIO Today Network Security Apple Mythology and Desktop Security by Paul Murphy -2005-
Bibliografa
http://es.wikipedia.org/wiki/Reduced_instruction_set_computing
http://es.wikipedia.org/wiki/Complex_instruction_set_computing
http://es.wikipedia.org/wiki/X86
http://es.wikipedia.org/wiki/Intel_8087
http://es.wikipedia.org/wiki/X87
http://es.wikipedia.org/wiki/Intel_80386
http://es.wikipedia.org/wiki/Intel_Pentium
http://es.wikipedia.org/wiki/Pentium_Pro
http://www.pcmag.com/encyclopedia/term/50548/risc (ingls)
http://www.engineersgarage.com/articles/risc-and-cisc-architecture?page=5
http://www.ie.itcr.ac.cr/pvega/Project/Documents_SD/Handout%20N3%20CISC%20y%20RISC.pdf
http://www.cio-today.com/story.xhtml?story_id=1110000275OO
http://www.entremaqueros.com/bitacoras/memoria/2005/05/21/seguridad-windows-linux-macosx/
http://www.winface.com/cio_today/ent_apple.html (ingls)
http://ipadtecno.blogspot.mx/ (ipad)