Beruflich Dokumente
Kultur Dokumente
3 TRANSFERENCIA DE BUS
Una computadora digital tpica tiene muchos registros y debe haber rutas para proveer el
camino para transferir informacin entre los registros. El nmero de cables sera excesivo si
se utilizaran lneas separadas y multiplexores entre un registro y otro, en el sistema. Un
esquema ms eficiente de transferencia de informacin entre registros en una configuracin
de mltiples registros es un sistema de bus. Una estructura de bus consiste en un conjunto
de lneas comunes, una para cada bit del registro, a travs de los cuales la informacin
binaria es transferida de un dato a la vez. Las seales de control seleccionan cul registro
ser la fuente y cul registro ser el destino durante cada transferencia.
Una manera de construir un sistema de bus comn es con multiplexores y un decodificador.
Los multiplexores seleccionan un registro fuente, cuya informacin binaria es puesta en el
bus. El decodificador selecciona un registro destino que va a aceptar la informacin
proveniente del bus. La construccin de un sistema de bus para cuatro registros se muestra
en la Figura 2.6. Cada registro tiene n bits numerados de 0 hasta n - 1. Los bits en la misma
posicin significativa en cada registro son aplicados al multiplexor de 4 X 1 por una lnea
del bus. Slo se muestran tres multiplexores en el diagrama. El circuito completo debe tener
n multiplexores numerados de 0 a n - 1. Las n lneas formadas por el sistema de bus comn
son ruteadas a las n entradas de cada registro. La transferencia de informacin del bus a un
registro destino es llevada a cabo activando la entrada de carga del registro seleccionado.
La entrada de carga particular es seleccionada de las salidas del decodificador.
Las variables de control que habilitan esta transferencia deben seleccionar al registro R0
como fuente para el bus y R2 como el registro destino. Las entradas de seleccin del
multiplexor deben ser el binario 00. Esto ocasiona que el bit 0 de R0 sea aplicado a la lnea
0 del bus a travs de MUX 0. Al mismo tiempo el bit 1 de R0 se aplica a la lnea 1 del bus a
travs de MUX 1. Esto se repite para todas las lneas del bus hasta la lnea n - 1, la cual
recibe el bit n - 1 del registro R0 a travs de MUX n - 1. De esta manera, el valor de n bits
de R0 se pone en las lneas del bus cuando la seleccin del multiplexor es 00. Las entradas
de seleccin de destino deben ser el binario 10. Esto activa la salida 2 del decodificador, la
cual a su vez activa y carga la entrada de R2. Con la siguiente transicin del reloj, el
contenido de R0, puesto en el bus, es cargado en el registro R2 para completar la
transferencia.
Los formatos de instruccin mostrados en la Figura 2.7 son tres de los muchos posibles
formatos que pueden ser formulados para una computadora digital.