Beruflich Dokumente
Kultur Dokumente
NOTIONS FONDAMENTALES
Diffrence entre systme analogique et logique
Analogique : les signaux sont dcrits par des fonctions mathmatiques
continues
Logique : Chaque paramtre ne peut prendre que deux valeurs 0 ou 1
(vrai ou faux). C'est un systme binaire
Variable d'entre binaire Variable de sortie binaire
Exemple : Scurisation du dmarrage d'un vhicule
Le vhicule ne peut dmarrer que si un certain nombre de conditions sont
remplies (cel suppose, bien entendu la prsence de capteurs appropris).
Contacts
lectriques
Ouverte = 0 Ferme = 1
Portire : P
Ceinture : C Non Boucle = 0 Boucle = 1
Eteints = 0 Allums = 1
Feux :
F
Photo-capteur Jour ou nuit : L
Nuit = 0
Jour = 1
Conditions de scurit
La fonction D (dmarrage) ne prendra la valeur 1 que si les conditions de
scurit sont remplies.
D = f(P, C, F, L)
1
Algbre de Boole
Y
0
1
0
1
2
OU
0
1
1
1
I2
Ve
Vs
+5V
NON X
1
0
RB
RC
IC
E/Rc
Saturation
Blocage
E
VCE
Cherchons alors la valeur de Rb pour laquelle le transistor est satur. Pour ce faire
on confond le point de saturation avec le point d'intersection de la droite de charge
et de l'axe Ic.
Pour Vce = 0
on a :
Ic = E/Rc
Donc :
Ib = E/Rc
Ib = E/Rc
Par ailleurs :
Rb.Ib + Vbe = E
Si on nglige Vbe alors:
Rb = Rc
Donc pour tout Rb tel que Rb Rc on a Vce = 0
Dans ces conditions le transistor se comporte comme un interrupteur ouvert.
RC
RB
S = X (5V ou 0V)
X = 0V ou 5V
Y
0
0
1
1
0
0
1
1
Z
0
1
0
1
0
1
0
1
ET
0
0
0
0
0
0
0
1
OU
0
1
1
1
1
1
1
1
X
Y
OU NOR
0
0
0
1
0
1
1
0
1
0
1
0
1
1
1
0
Table de vrit de la fonction NOR
La fonction NON ET (NOT AND, NAND)
C'est la fonction ET inverse : f(X,Y)= X.Y
X
Y
ET NAND
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
0
Table de vrit de la fonction NAND
La fonction OU EXCLUSIF
f(X,Y)= XY
X
0
0
1
1
Y
0
1
0
1
OU EXCLUSIF
0
1
1
0
X
0
0
0
0
1
1
1
1
Y
0
0
1
1
0
0
1
1
Z
0
1
0
1
0
1
0
1
f(X,Y,Z)
0
0
1
0
1
1
0
0
X
0
0
0
0
1
1
1
1
Y
0
0
1
1
0
0
1
1
Z
0
1
0
1
0
1
0
1
f(X,Y,Z)
0
*
1
0
*
1
0
1
Commentaires
X=X
X+0 =X
X0 =0
X+1 =1
X1 =X
X+X=X
XX=X
X+X=1
X.X=0
X+X=1
2 variables X + Y = Y + X
XY =YX
3 variables X+Y+Z=(X+Y)+Z = X+(Y+Z)
XYZ= (XY)Z = X(YZ)
3 variables X(Y+Z) = XY + XZ
X+ (YZ) = (X+Y)(X+Z)
1 variable
COMMUTATIVITE
ASSOCIATIVITE
DISTRIBUTIVITE
Il existe d'autre part des thormes gnraux qui permettent la manipulation des
fonctions logiques:
Thorme de De Morgan
X+Y+Z+....=X.Y.Z....
X.Y.Z....=X+Y+Z+...
Thorme de Shannon
f(X,Y,Z,+,.)=f(X,Y,Z,.,+)
f(X,Y,Z,+,) = f(X,Y,Z,,+)
Ces thormes sont manipuler avec prcaution
Exemple : Soit calculer f =X+Y.Z
10
On posera A=Y.Z
Ce qui donne : X+ A=X.A=X.Y.Z=X.(Y+Z)=X.Y+ X.Z
Dans la suite nous oublierons parfois le symbole produit
11
Une fonction quelconque peut s'exprimer avec les seuls oprateurs ET, OU et NON.
Le problme est donc de trouver la bonne combinaison.
Nous allons distinguer deux manires
1 - ECRITURE CANONIQUE
2 - METHODE DE KARNAUGH
1 - ECRITURE CANONIQUE
Cela peut se faire en utilisant des fonctions produits ou des fonctions sommes. Nous
allons traiter cette mthode dans le cas de trois variables X, Y et Z, ce qui nous
donne 8 combinaisons possibles.
a) Fonctions produits
Pour chacune des 8 combinaisons possibles on dfinit une fonction Pi gale au ET
des variables X ou X, Y ou Y et Z ou Z. On a donc 8 fonctions Pi qui sont :
P0 = X.Y.Z, P1 = X.Y.Z, P2 = X.Y.Z, P3 = X.Y.Z, P4 = X.Y.Z, P5 = X.Y.Z,
P6 = X.Y.Z, P7 = X.Y.Z
On obtient alors le tableau suivant :
P0
P1
P2
P3
P4
P5
F
X
Y
Z
X.Y.Z X.Y.Z X.Y.Z X.Y.Z X.Y.Z X.Y.Z
0
0
0
0
1
0
0
0
0
0
1
0
0
1
0
1
0
0
0
0
0
0
1
0
0
0
1
0
0
0
1
0
1
1
0
0
0
1
0
0
1
1
0
0
0
0
0
0
1
0
0
1
0
1
0
0
0
0
0
1
0
1
1
0
0
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
La fonction F est donc dfinie comme : F = P1 ou P3 ou P4
12
P6
P7
X.Y.Z X.Y.Z
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
=P1+P3+P4=X.Y.Z+X.Y.Z+X.Y.Z
= Somme canonique des produits
b) Fonctions sommes
Pour chacune des 8 combinaisons possibles on dfinit une fonction Si gale au OU
des variables X ou X, Y ou Y et Z ou Z. On a donc 8 fonctions Si qui sont :
S0 = X+Y+ Z, S1 = X+Y+ Z, S2 = X+Y+ Z, S3 = X+Y+ Z, S4 = X+Y+ Z,
S5 = X+Y+ Z, S6 = X+Y+ Z, S7 = X+Y+ Z
De la mme manire que pour les fonctions produits on dresse un tableau de toutes
les combinaisons possibles
S0
F
0
1
0
1
1
0
0
0
X
0
0
0
0
1
1
1
1
Y
0
0
1
1
0
0
1
1
Z
0
1
0
1
0
1
0
1
S1
S2
S3
S4
S5
S6
S7
X +Y + Z X +Y + Z X +Y + Z X + Y + Z X + Y + Z X + Y + Z X + Y + Z X + Y + Z
0
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
0
1 - METHODE DE KARNAUGH
Cette mthode est base sur l'utilisation de l'identit remarquable
a.X + a.X = a
Il s'agit d'une mthode graphique qui consiste mettre en vidence tous les termes
produits d'une fonction qui ne diffrent que par l'tat d'une seule variable. On
appelle ces termes les termes adjacents. Par exemple, dans le cas de 4 variables les
deux produits
X.Y.Z.T et X.Y.Z.T
sont adjacents. Comme dans le cas de la premire forme canonique on fait la
somme des produits en regroupant les termes adjacents.
L'utilisation de l'identit remarquable ci-dessus permet alors d'liminer un produit
ainsi qu'une variable (ici la variable T).
Donc X.Y.Z.T + X.Y.Z.T=X.Y.Z
La mthode utilise des tableaux dont le nombre de cases correspond au nombre
total des combinaisons produits de toutes les variables d'entre.
14
a) Exemples
2 variables (22 cases)
0
1
Y
3 variables (23 cases)
00 01 11 10 XY
0
1
Z
Il faut noter que l'on ne change q'une seule variable en passant d'une case la
suivante.
4 variables (24 cases)
00 01 11 10 XY
00
01
11
10
ZT
Si l'on a plus de 4 variables on juxtapose alors des tableaux de 4 variables
Comment passe-t-on de la table de vrit dfinissant la fonction au tableau de
Karnaugh ?
15
Y
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
Z
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
T
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
F
1
0
1
0
0
1
0
0
1
1
1
1
0
1
0
0
00
01
11
10
00 01 11 10 XY
1 0 0 1
0 1 1 1
0 0 0 1
1 0 0 1
ZT
16
00
01
11
10
00 01 11 10 XY
1 0 0 1
0 1 1 1
0 0 0 1
1 0 0 1
ZT
17
NON, NOT
a
ET, AND
b
a
OU, OR
ab
a+b
ab
a+b
SEPARATEUR,
BUFFER
OU EXCLUSIF,
XOR
a
b
18
104
103
1
102
2
101
5
100
3
En base 2 il s'crira ;
212
211
210
1
29
0
28
0
27
1
26
1
25
1
24
1
23
1
22
1
21
0
20
1
Il existe un certain nombre de codes mais il en est un qui est trs utilis, c'est le
code ASCII (= CCITT N 5) qui est un code 7 bits.
chiffre 1
chiffre 9
lettre e
signe +
b6 b5 b4 b3 b2 b1 b0
1 1 0 0 0 0 1
1 1 0 1 0 0 1
0
0
1
1
1
0
1
1
0
1
1
0
0
1
Un des problmes qui se pose souvent est le changement de code. Nous allons
indiquer la procdure en utilisant l'exemple de la conversion de binaire en BCD. Le
BCD est un code qui permet de grer les afficheurs.
20
Dcimal
Binaire
BCD
b3 b2 b1 b0 d7 d6 d5 d4 d3 d2 d1 d0
0
0 0 0 0 0 0 0 0 0 0 0 0
1
0 0 0 1 0 0 0 0 0 0 0 1
2
0 0 1 0 0 0 0 0 0 0 1 0
3
0 0 1 1 0 0 0 0 0 0 1 1
4
0 1 0 0 0 0 0 0 0 1 0 0
5
0 1 0 1 0 0 0 0 0 1 0 1
6
0 1 1 0 0 0 0 0 0 1 1 0
7
0 1 1 1 0 0 0 0 0 1 1 1
8
1 0 0 0 0 0 0 0 1 0 0 0
9
1 0 0 1 0 0 0 0 1 0 0 1
10
1 0 1 0 0 0 0 1 0 0 0 0
11
1 0 1 1 0 0 0 1 0 0 0 1
12
1 1 0 0 0 0 0 1 0 0 1 0
13
1 1 0 1 0 0 0 1 0 0 1 1
14
1 1 1 0 0 0 0 1 0 1 0 0
15
1 1 1 1 0 0 0 1 0 1 0 1
Pour rsoudre ce changement de code (transcodage) nous allons utiliser la mthode
de Karnaugh.
Dans ce systme les variables sont les colonnes b0 b3 et chaque colonne d0 d7
est une fonction qu'il faut valuer.
La fonction qui correspond la colonne d0 est vidente puisqu'elle correspond la
colonne b0.
Evaluons maintenant la colonne d1:
00
01
11
10
00 01 11 10 b3b2
0 0 1 0
0 0 1 0
1 1 0 0
1 1 0 0
b1b0
21
d1 = b1 b 3 + b1 b2 b 3
b3
b1
d1
b2
Schma de cablage de la fonction d1
De mme:
d 2 = b 2 b 3 + b1 b 2
d 3 = b1 b 2 b 3
d 4 = b 2 b3 + b1 b 3
22
OPERATIONS ARITHMETIQUES
A - Reprsentation des nombres
23
Signe Binaire
0
0 0
0
0 1
0
1 0
0
1 1
1
0 0
1
0 1
1
1 0
1
1 1
Dcimal
+0
+1
+2
+3
-0
-1
-2
-3
A a n1a n 2 .......a 1a 0
+
A' a n1 a n 2 ......a1 a 0
1 1 .... 1 1
ii - Complment 2 d'un nombre binaire
0 0 ....
0 0
Complment
2
Signe Binaire
0
0 0
0
0 1
0
1 0
0
1 1
1
1 1
1
1 0
1
0 1
1
0 0
25
Dcimal
+0
+1
+2
+3
-1
-2
-3
-4
Vrification :
+1
+1 est reprsent par:
Son inverse (complment 2) est:
-1
001
111 (c..d. 110 + 1)
+2
+2 est reprsent par:
Son inverse (complment 2) est:
-2
010
110 (c..d. 101 + 1)
Ce qui est important c'est que le 0 n'a plus qu'une seule reprsentation.
Exemples:
a)
Signe
0
Entire
1
1
0
Fract.
1
0
S 22 21 20 2-1 2-2
0 1 1 0 1 0
0,5
b) Soit trouver
Signe
1
Entire
1
1
1
Fract.
0
1
Le bit de signe tant gal 1 il s'agit d'un nombre ngatif. Afin de trouver sa valeur
absolue je cherche son oppos c'est dire que je calcule son complment 2.
C'est: 000011
S 22 21 20 2-1 2-2
0 0 0 0 1 1
0,75
2
3
5
S
0
0
0
Nombre
010
011
101
2
-3
-1
S
0
1
1
Nombre
010
101
111
Compl. 2 de +3
Les fonctions logiques, comme nous l'avons dj vu, peuvent tre ralises avec des
rsistances, des diodes et/ou des transistors.
+5V
S
E1
E2
+5V
E1
E2
S
28
Si elle est ralise en lments discrets, une porte logique a une taille de plusieurs
centimtres carrs.
En 1965, sont apparus les premiers circuits intgrs. Il s'agit de boitiers qui
comportent un certain nombre de broches. Les boitiers les plus courants comportent
14, 16, 18, 20, 24, 28, 40 broches disposes en deux ranges parallles.
Un boitier 14 broches (trs courant) mesure 20 x 8 mm2.
Ces boitiers comportent un certain nombre de portes logiques.
Exemple : Le 7400 (quatre portes NAND)
+ Vcc
14
7
Masse
Repre
Srie standard
Type de boitier
Famille
Usage professionnel
SN 74 LS 00 N
N du boitier dans la famille
ici ce sont des NAND
29
On classe les circuits selon leur densit d'intgration. C'est donc quelquechose qui a
volu avec le temps.
Ce sont :
SSI
MSI
LSI
VLSI
La famille TTL
Pendant longtemps la plus dveloppe. Elle cosntitue un standard. Ses
caractristique s moyennes sont :
retard ~ 10 ns par porte
consommation ~ 10 mW
Il existe un certain nombre de sous-familles (la ou les lettres au milieu de la
dnomination du boitier:
Famille
TTL
TTL
TTL
TTL
0 logique
5V
1 logique
0V
1 logique
5V
0 logique
Logique positive
Logique ngative
31
E1
E2
S
Etage de sortie
de la porte
32
Le potentiel de charge peut tre soit le potentiel d'alimentation (5V) soit une
tension plus leve ( 30V). Un courant assez important peut tre dbit (~ 40-100
mA).
Fonction ET cable
On connecte toutes les sorties entre elles et l'on met en commun le circuit de charge.
a
bloqu
satur
bloqu
satur
b
bloqu
bloqu
satur
satur
Sortie
Vcc
0
0
0
S
a
Etage de sortie
de la porte 1
b
Etage de sortie
de la porte 2
C
Utilisation
A
Vers circuit
C
Y
C
34
Signal d'entre
Zone de basculement de
l'tat 1 vers l'tat 0
Signal d'entre
Zone de basculement de
l'tat 1 vers l'tat 0
Zone de basculement de
l'tat 0 vers l'tat 1
Signal de sortie
Signal de sortie
35
2 - Systmes squentiels
Le fonctionnement dpend du temps. L'tat final qui est stable dpend de l'ordre
dans lequel les signaux sont appliqus.
B3
B2
B1
B0
A>B 5
A=B 6
A<B 7
A<BIN
1
14
11
9
85
A>BIN
A3
A2
A1
A0
A=BIN
15
13
12
10
Rsultats
Entres de cascadage
Ce circuit peut tre utilis seul ou associ avec d'autres boitiers identiques
pour comparer des mots de plus de 4 bits. Dans le cas ou le boitier est
isol (c'est dire que l'on ne compare que des mots de 4 bits) les entres
de cascadage doivent tre connectes comme suit :
Entre A<B 0, Entre A>B 0 et entre A=B 1
36
A>BIN
A<BIN
B3
B2
B1
B0
A>B 5
A=B 6
A<B 7
15
13
12
10
A3
A2
A1
A0
1
14
11
9
B3
B2
B1
B0
Sortie compare
de A et de B
85
A>B 5
A=B 6
A<B 7
A<BIN
}
}
1
14
11
9
85
A=BIN
A3
A2
A1
A0
A>BIN
15
13
12
10
A=BIN
}
}
+5V
}
}
Entres
Validation Adresse
G1 G2A+G C B A
2B
x
1
1
1
1
1
1
1
1
1
1
x
0
0
0
0
0
0
0
0
x
x
0
0
0
0
1
1
1
1
x
x
0
0
1
1
0
0
1
1
x
x
0
1
0
1
0
1
0
1
Y0
Y1
Y2
Y3
138 Y4
5
Y5
4 G2B
G2A Y6
6
G1 Y7
1
2 A
B
3
C
15
14
13
12
11
10
9
7
Sorties
Sorties
Y0
1
1
0
1
1
1
1
1
1
1
Y1
1
1
1
0
1
1
1
1
1
1
Y2
1
1
1
1
0
1
1
1
1
1
Y3
1
1
1
1
1
0
1
1
1
1
37
Y4
1
1
1
1
1
1
0
1
1
1
Y5
1
1
1
1
1
1
1
0
1
1
Y6
1
1
1
1
1
1
1
1
0
1
Y7
1
1
1
1
1
1
1
1
1
0
Afficheur 7 segments
7
A
1
B
2
C
6
D
BCD
3
5
4
Effacement
des entres
LT
RBI
BI/RBO
A
B
C
D
E
F
G
13
12
11
10
9
15
14
Commande
des
segments
247
Effacement
des sorties
3.4 Multiplexage
But: aiguiller n bits d'information sur 1 bit
Exemple: le 74LS151
Validation
Entres
Adresse {
7
12
13
14
15
1
2
3
4
EN
7
6
5
4
3
2
1
0
151
Y
W
9
C
10
B
11
A
38
5
6
{ Sorties
Entres
Adresse
C B A
*
*
*
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
Val
S
1
0
0
0
0
0
0
0
0
Sorties
Y W
0
1
d0 d0
d1 d1
d2 d2
d3 d3
d4 d4
d5 d5
d6 d6
d7 d7
3.5 Dmultiplexage
C'est l'opration inverse du multiplexage. On peut utiliser le circuit dcodeur
binaire 74LS138.
Adresse
G1 Y7
G2A Y6
5 G2B
Y5
138
Y4
3
C
Y3
2
B
Y2
1 A
Y1
Y0
7
9
10
11
12
13
14
15
Entre 46
Sorties
L'information prsente sur G1 sera transmise une des sorties Yi, l'indice i tant
dfini par le mot de trois bits ABC. Ex: ABC = 000 l'information prsente en
G1 sera transmise en Y0.
3.6 Additionneur (ex: 74LS82; additionneur 2 bits)
Entre A {
Entre B {
Retenue entrante
13
B1
3
14 B0
A1
2
A0
5
Cin
82
12
1 1
0
Cout
10
39
Sortie A+B
Retenue sortante
3.7 Multiplieur
Commande darrondi{
Multiplicande
B7
B6
B5
B4
B3
B2
B1
B0
{
{
Validation
Y15
Y14
Y13
Y12
Y11
Y10
Y9
Y8
Y7
Y6
Y5
Y4
Y3
Y2
Y1
Y0
Multiplicateur
A7
A6
A5
A4
A3
A2
A1
A0
Sorties
{
{
A3
A2
A1
A0
F3
F2
F1
F0
{
{
B3
B2
B1
B0
Rsultat de
lopration
Dbordement et
retenue sortante
Co S0 S1S2
Code de
fonction
S2 S1 S0 Opration
0 0 0 F = 0000
0 0 1 F=B-A
0 1 0 F=A-B
0 1 1 F=A+B
1 0 0 F=AB
1 0 1 F=AB
1 1 0 F=AB
1 1 1 F = 1111
40
Oprateurs
arithmtiques
Oprateurs
logiques
Entres
Mise 1
Mise 0
{ Sorties
Q+
Cas 0 :
R = S = Q = 0
Q+ = S +Q = 0 +0 = 1
Q+ = Q+ + R = 1 +0 = 0
41
Q = 1
Q+ = S +Q = 0 +1 = 0
Q+ = Q+ + R = 0 +0 = 1
Si un bistable RS se trouve dans l'tat 1 il conserve cet tat si les entres R et S sont
maintenues 0.
Les cas O et 1 sont les cas de maintien.
Cas 2 :
R = 0
S = 1
Q= 0
Q+ = S +Q = 1 +0 = 0
Q+ = Q+ + R = 0 +0 = 1
R
0
0
0
0
1
1
1
1
S
0
0
1
1
0
0
1
1
Q
0
1
0
1
0
1
0
1
Q+
0
1
1
1
0
0
*
*
Commentaires
Maintien
Maintien
Mise 1
Mise 1
Mise 0
Mise 0
Non exploit
Non exploit
42
Q+
S
R
tPLH ~ 30 ns
Q
tPHL1
Q
tPLH1
tPLH2
tPHL2
tPLH ~ 30 ns
Remarque :
Le bistable RS peut aussi tre ralis avec des prtes NAND.
Le bistable D
Comme dans le cas du bistable RS il y a deux entres et deux sorties. Dans le cas du
bistable D les entres sont appeles D (pour data) et CK (pour clock) et les sorties
Q et Q.
43
Donnes
Horloge
{ Sorties
Ck Q
CK
D
0
0
0
0
1
1
1
1
CK
0
0
1
1
0
0
1
1
Q
0
1
0
1
0
1
0
1
Q+
0
1
0
0
0
1
1
1
S
R
Q
tPLH
tPHL
44
Rseau
combinatoire
dentre
Ck Q
Ck Q
Rseau
combinatoire
dentre
45
Les bascules
Il existe 3 types de bascules:
la bascule RS (n'est pas employe seule)
la bascule JK
la bascule D
La bascule JK
Preset
Mise 1
(synchrone)
Horloge
(agit sur le flanc
montant)
Mise 0
(synchrone)
S/
J
Q
C
K R/ Q
{ Sorties
Preset
Mise 1
(asynchrone)
(asynchrone)
(synchrone)
S/
J
Q
C
K R/ Q
Horloge
(agit sur le flanc
descendant)
Mise 0
Clear
(synchrone)
(asynchrone)
46
K
*
*
*
0
1
0
1
*
{ Sorties
Clear
(asynchrone)
Q + Q + Remarque
1
0
Mise 1
0
1
Mise 0
1
1
Instable
Q Q
Maintien
0
1
Mise 0
1
0
Mise 1
Q Q Commutation
Q Q
maintien
Clear
Preset
Q
Q
Mode asynchrone
Horloge
J
K
Q
Commutation
Maintien
Mise 0
Mise 1
Mode synchrone
La bascule D
47
Preset
(mise 1)
Donne
Horloge
CRQ
Sorties
Clear
(mise 0)
Preset Clear CK
Mode
0
1
*
1
0
*
Asynchrone
0
0
*
Mode
1
1
1
1
Synchrone
1
1 0 ou 1
D
*
*
*
0
1
*
Q+
1
0
1
0
1
Q
Q+
0
1
1
1
0
Q
Remarques
Mise 1
Mise 0
Instable
Mise 0
Mise 1
Maintien
Horloge
Q
Diagramme de fonctionnement de la bascule D
48
3.Le monostable
123
Entres {
+5V
2
B
1
A
3
CLR
14
CX
15
R/C
10
B
9
A
11
CLR
6
CX
7
R/C
Entres
Clear A
0
*
*
1
*
*
1
0
1
0
Q
Q
Q
Q
13
4
5
12
B
*
*
0
{
{
Sorties
Sorties
Q
Q
0
1
0
1
0
1
1
1
49
b) Deux monostables
1
0
123
+5V
2 B
1 A
3 CLR
14 CX
15 R/C
10 B
9 A
11 CLR
6 CX
7 R/C
Q 13
Q 4
Q 5
Q 12
50
Rseau dentre
Commande
des
bascules
Horloge
Bascules
Rseau de sortie
Sorties
51
En sortie
Etat futur des bascules
Etat de sortie du registre
Les registres peuvent avoir diffrentes fonctions:
Fonction de mmorisation
Fonction de comptage
Fonction de dcalage.
52
LES COMPTEURS
+5V
CRQ
CRQ
CRQ
CRQ
1
0
Horloge
X
Y
Z
T
53