Aula 11

Aula 11: Blocos Digitais Bsicos
Decodificador e Multiplexador
Circuitos Digitais
Rodrigo Hausen
CMCC UFABC
4 e 6 de maro de 2013
http://compscinet.org/circuitos
Rodrigo Hausen (CMCC UFABC) Aula 11: Blocos Digitais Bsicos Decodificador
4 e 6 dee maro
Multiplexador
de 2013
1 / 21
Decodificador binrio bsico

Exerccio 1: Projete um circuito digital com 4 entradas: a3 , a2 , a1 , a0
e uma sada X , tal que X = 1 somente se (a3 a2 a1 a0 )2 = (1001)2 .
4 e 6 dee maro
Multiplexador
de 2013
2 / 21

X = a 3 a 2 a 1 a0
4 e 6 dee maro
Multiplexador
de 2013
2 / 21

X = a 3 a 2 a 1 a0
a3
a2
X
a1
a0
4 e 6 dee maro
Multiplexador
de 2013
2 / 21

Use apenas portas NAND.
4 e 6 dee maro
Multiplexador
de 2013
3 / 21

X = a 3 a 2 a 1 a0
4 e 6 dee maro
Multiplexador
de 2013
3 / 21

X = a 3 a 2 a 1 a0
a3
a2
X
a1
a0
4 e 6 dee maro
Multiplexador
de 2013
3 / 21

X = a 3 a 2 a 1 a0
a3
a2
X
a1
a0
4 e 6 dee maro
Multiplexador
de 2013
3 / 21
Decodificador bsico: identifica um cdigo binrio na entrada.
4 e 6 dee maro
Multiplexador
de 2013
4 / 21

Os exemplos abaixo identificam o cdigo (1001)2 = (9)10
a3
a2
X
a1
a0
sada em nvel alto
4 e 6 dee maro
Multiplexador
de 2013
4 / 21

Os exemplos abaixo identificam o cdigo (1001)2 = (9)10
a3
a3
a2
a2
X
a1
a1
a0
sada em nvel alto
a0
sada em nvel baixo
4 e 6 dee maro
Multiplexador
de 2013
4 / 21
Decodificador binrio
Exerccio 3: faa um circuito com quatro entradas a3 , a2 , a1 , a0 e trs
sadas X5 , X9 e X13 tais que cada uma delas identifique a entrada dos
nmeros 5, 9 e 13, respectivamente, por meio de um sinal de nvel
alto.
4 e 6 dee maro
Multiplexador
de 2013
5 / 21
alto.
X5 = a3 a2 a1 a0
X9 = a3 a2 a1 a0
X13 = a3 a2 a1 a0
4 e 6 dee maro
Multiplexador
de 2013
5 / 21
alto.
X5 = a3 a2 a1 a0
X9 = a3 a2 a1 a0
X13 = a3 a2 a1 a0
X13
X9
X5
a3
a2
a1
a0
4 e 6 dee maro
Multiplexador
de 2013
5 / 21
Exerccio 4: faa um circuito com quatro entradas a3 , a2 , a1 , a0 e 16
sadas X0 , X1 , X2 , . . . , X15 tais que cada uma delas identifique a
entrada do nmero 0, 1, 2, . . . , 15, respectivamente, por meio de um
sinal de nvel alto.
4 e 6 dee maro
Multiplexador
de 2013
6 / 21
sinal de nvel alto.
X0 = a3 a2 a1 a0
X1 = a3 a2 a1 a0
X2 = a3 a2 a1 a0
X3 = a3 a2 a1 a0
..
.
X15 = a3 a2 a1 a0
4 e 6 dee maro
Multiplexador
de 2013
6 / 21
sinal de nvel alto.
X0 = a3 a2 a1 a0
X1 = a3 a2 a1 a0
X2 = a3 a2 a1 a0
X3 = a3 a2 a1 a0
..
.
X15 = a3 a2 a1 a0
4 portas NOT, 16 portas AND com quatro entradas
4 e 6 dee maro
Multiplexador
de 2013
6 / 21
Decodificador n entradas para 2n sadas: circuito digital com:
n entradas: an1 , an2 , . . . a1 , a0
2n sadas: X0 , X1 , . . . , X2n 1
Onde a sada Xi est ativa se o cdigo i = (an1 an2 . . . a1 a0 )2 est na
entrada.
4 e 6 dee maro
Multiplexador
de 2013
7 / 21
2n sadas: X0 , X1 , . . . , X2n 1
entrada.
a3
a2 decod.
a1 4 x 16
a0
X15
X14
X13
X12
X11
X10
X9
X8
X7
X6
X5
X4
X3
X2
X1
X0
Decodificador 4 para 16
com sada ativa em nvel alto
4 e 6 dee maro
Multiplexador
de 2013
7 / 21
2n sadas: X0 , X1 , . . . , X2n 1
entrada.
a3
a2 decod.
a1 4 x 16
a0
X15
X14
X13
X12
X11
X10
X9
X8
X7
X6
X5
X4
X3
X2
X1
X0
Decodificador 4 para 16
com sada ativa em nvel baixo
4 e 6 dee maro
Multiplexador
de 2013
7 / 21
Decodificador binrio: aplicao

Pisca-pisca de natal (sequencial de luzes) com um decodificador e
um contador binrios.
X7
X6
d2
contador
d1
de 3 bits
d0
a2
a1
a0
decod.
3x8
X5
X4
X3
X2
X1
X0
Ver circuito circuits/app_decoder.circ

4 e 6 dee maro
Multiplexador
de 2013
8 / 21
Codificador Binrio (Encoder)

Codificador 2n para n: Faz a operao reversa do codificador.
2n entradas: X0 , X1 , . . . , X2n 1
n sadas: an1 , an2 , . . . a1 , a0
4 e 6 dee maro
Multiplexador
de 2013
9 / 21

2n entradas: X0 , X1 , . . . , X2n 1
n sadas: an1 , an2 , . . . a1 , a0
X15
X14
X13
X12
X11
X10
X9
X8
X7
X6
X5
X4
X3
X2
X1
X0
a3
encod. a2
16 x 4 a1
a0
Codificador 16 para 4
com entrada ativa em nvel
alto
4 e 6 dee maro
Multiplexador
de 2013
9 / 21

2n entradas: X0 , X1 , . . . , X2n 1
n sadas: an1 , an2 , . . . a1 , a0
X15
X14
X13
X12
X11
X10
X9
X8
X7
X6
X5
X4
X3
X2
X1
X0
a3
encod. a2
16 x 4 a1
a0
baixo
4 e 6 dee maro
Multiplexador
de 2013
9 / 21

2n entradas: X0 , X1 , . . . , X2n 1
n sadas: an1 , an2 , . . . a1 , a0
X15
X14
X13
X12
X11
X10
X9
X8
X7
X6
X5
X4
X3
X2
X1
X0
a3
encod. a2
16 x 4 a1
a0
baixo
Para casa: fazer os diagramas dos codificadores 2 para 1, 4 para 2 e 8 para 3

com entradas: (a) ativas em nvel alto; (b) ativas em nvel baixo.
4 e 6 dee maro
Multiplexador
de 2013
9 / 21
Multiplexador
Exerccio 5: Faa um circuito com:
trs entradas: D0 , D1 , S0
uma sada: Y
tal que Y = Di se S0 = i.
4 e 6 de emaro
Multiplexador
de 2013
10 / 21
Multiplexador
uma sada: Y
Tabela verdade:
D0 D1 S0
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
Y
0
0
0
1
1
0
1
1
4 e 6 de emaro
Multiplexador
de 2013
10 / 21
Multiplexador
uma sada: Y
Tabela verdade:
D0 D1 S0
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
Y
0
0
0
1
1
0
1
1
Y = S0 D0 + S0 D1
4 e 6 de emaro
Multiplexador
de 2013
10 / 21
Multiplexador
uma sada: Y
Tabela verdade:
D0 D1 S0
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
Y
0
0
0
1
1
0
1
1
Y = S0 D0 + S0 D1
D0
Y
D1
S0
4 e 6 de emaro
Multiplexador
de 2013
10 / 21
Multiplexador
seis entradas: D0 , D1 , D2 , D3 , S0 , S1
uma sada: Y
tal que Y = Di se (S1 S0 )2 = i.
4 e 6 de emaro
Multiplexador
de 2013
11 / 21
Multiplexador
uma sada: Y
Tabela verdade:
S1
0
0
1
1
S0
0
1
0
1
Y
D0
D1
D2
D3
4 e 6 de emaro
Multiplexador
de 2013
11 / 21
Multiplexador
uma sada: Y
Tabela verdade:
S1
0
0
1
1
S0
0
1
0
1
Y
D0
D1
D2
D3
Y = S 1 S 0 D0 + S 1 S 0 D1 + S 1 S 0 D2 + S 1 S 0 D3
4 e 6 de emaro
Multiplexador
de 2013
11 / 21
Multiplexador
Exerccio 6 continuao
Y = S 1 S 0 D0 + S 1 S 0 D1 + S 1 S 0 D2 + S 1 S 0 D3
4 e 6 de emaro
Multiplexador
de 2013
12 / 21
Multiplexador
Y = S 1 S 0 D0 + S 1 S 0 D1 + S 1 S 0 D2 + S 1 S 0 D3
S1
S0
4 e 6 de emaro
Multiplexador
de 2013
12 / 21
Multiplexador
Y = S 1 S 0 D0 + S 1 S 0 D1 + S 1 S 0 D2 + S 1 S 0 D3
D0
S1
S0
4 e 6 de emaro
Multiplexador
de 2013
12 / 21
Multiplexador
Y = S 1 S 0 D0 + S 1 S 0 D1 + S 1 S 0 D2 + S 1 S 0 D3
D0
D1
S1
S0
4 e 6 de emaro
Multiplexador
de 2013
12 / 21
Multiplexador
Y = S 1 S 0 D0 + S 1 S 0 D1 + S 1 S 0 D2 + S 1 S 0 D3
D0
D1
D2
S1
S0
4 e 6 de emaro
Multiplexador
de 2013
12 / 21
Multiplexador
Y = S 1 S 0 D0 + S 1 S 0 D1 + S 1 S 0 D2 + S 1 S 0 D3
D0
D1
D2
D3
S1
S0
4 e 6 de emaro
Multiplexador
de 2013
12 / 21
Multiplexador
Y = S 1 S 0 D0 + S 1 S 0 D1 + S 1 S 0 D2 + S 1 S 0 D3
D0
D1
Y
D2
D3
S1
S0
4 e 6 de emaro
Multiplexador
de 2013
12 / 21
Multiplexador
Y = S 1 S 0 D0 + S 1 S 0 D1 + S 1 S 0 D2 + S 1 S 0 D3
D0
D1
Y
D2
D3
S1
S0
4 e 6 de emaro
Multiplexador
de 2013
12 / 21
Multiplexador
Y = S 1 S 0 D0 + S 1 S 0 D1 + S 1 S 0 D2 + S 1 S 0 D3
D0
D1
Y
D2
D3
D0
D1
D2
MUX
4x1Y
D 3 S1
S1
S0
S0
4 e 6 de emaro
Multiplexador
de 2013
12 / 21
Multiplexador
D2
D3
S1
S0
D0
D1
D2
MUX
4x1Y
D 3 S1
Sada
D1
Linhas de dados
Y = S 1 S 0 D0 + S 1 S 0 D1 + S 1 S 0 D2 + S 1 S 0 D3
D0
S0
Linhas de seleo
ou de endereo
4 e 6 de emaro
Multiplexador
de 2013
12 / 21
Multiplexador
Outra maneira de se construir um MUX 4 1
D0
D1
Y
D2
D3
X0 X1 X2 X3
decod. 2 x 4
a1
a0
S1
S0
4 e 6 de emaro
Multiplexador
de 2013
13 / 21
Multiplexador
Um multiplexador (ou MUX) 2k 1 um circuito com:
I
k entradas de seleo de dado: S0 , S1 , . . . , Sk1

(tambm chamadas entradas de endereo)
4 e 6 de emaro
Multiplexador
de 2013
14 / 21
Multiplexador
I

2k entradas de dado: D0 , D1 , . . . , D2k 1
4 e 6 de emaro
Multiplexador
de 2013
14 / 21
Multiplexador
I
I
I

uma sada: Y = Di se i = (Sk1 Sk2 . . . S1 S0 )2
4 e 6 de emaro
Multiplexador
de 2013
14 / 21
Multiplexador
I
I
I

uma sada: Y = Di se i = (Sk1 Sk2 . . . S1 S0 )2
D0
D1
D2
D3
D4
D5
D6
D7
MUX
D8
Y
D 9 16 x 1
D 10
D 11
D 12
S
D 13
S 0
D 14 S S2 1
3
D 15
4 e 6 de emaro
Multiplexador
de 2013
14 / 21
Multiplexador
Exerccio 7: Construa um MUX 8 1 a partir de multiplexadores
menores.
Endereo: S2 , S1 , S0 ;
Dados: D0 , D1 , . . . , D7
4 e 6 de emaro
Multiplexador
de 2013
15 / 21
Multiplexador
Exerccio 7: Construa um MUX 8 1 a partir de multiplexadores
menores.
Endereo: S2 , S1 , S0 ;
Dados: D0 , D1 , . . . , D7
S0
S1
S2
D7 D6 D5 D4
D3 D2 D1 D0
D3 D2 D1
S0
MUX
D3 D2 D1
S0
MUX
S1
D0
S1
D1
S0
MUX
D0
D0
Y
4 e 6 de emaro
Multiplexador
de 2013
15 / 21
Multiplexador
Para casa:
(a) Construa um MUX 16 1 com multiplexadores 4 1.
(b) Construa um MUX 16 1 com multiplexadores 2 1.
4 e 6 de emaro
Multiplexador
de 2013
16 / 21
Multiplexador: aplicao
Exerccio 8: construa um circuito com:

I
I
I
8 entradas de dados b3 , b2 , b1 , b0 , a3 , a2 , a1 , a0
1 entrada de seleo Op
4 sadas s3 , s2 , s1 , s0
tal que
(
(s3 s2 s1 s0 )2 =
(b3 b2 b1 b0 )2 + (a3 a2 a1 a0 )2 se Op = 0
(b3 b2 b1 b0 )2 (a3 a2 a1 a0 )2 se Op = 1
Todas as operaes so com nmeros sem sinal. Desconsidere os casos em

que h overflow.
4 e 6 de emaro
Multiplexador
de 2013
17 / 21
Resposta exerccio 8
b3 b2 b1 b0
a3 a2 a1 a0
4 e 6 de emaro
Multiplexador
de 2013
18 / 21
Resposta exerccio 8
b3 b2 b1 b0
a3 a2 a1 a0
cout Somador completo cin

4 bits
4 e 6 de emaro
Multiplexador
de 2013
18 / 21
Resposta exerccio 8
b3 b2 b1 b0

4 bits
a3 a2 a1 a0

4 bits
4 e 6 de emaro
Multiplexador
de 2013
18 / 21
Resposta exerccio 8
b3 b2 b1 b0

4 bits
a3 a2 a1 a0

4 bits
D1 D0
MUX
Op
s0
4 e 6 de emaro
Multiplexador
de 2013
18 / 21
Resposta exerccio 8
b3 b2 b1 b0

4 bits
a3 a2 a1 a0

4 bits
D1 D0
MUX
D1 D0
MUX
s1
s0
Op
4 e 6 de emaro
Multiplexador
de 2013
18 / 21
Resposta exerccio 8
b3 b2 b1 b0
a3 a2 a1 a0

4 bits

4 bits
D1 D0
MUX
D1 D0
MUX
D1 D0
MUX
D1 D0
MUX
s3
s2
s1
s0
Op
4 e 6 de emaro
Multiplexador
de 2013
18 / 21
Resposta exerccio 8
b3 b2 b1 b0
a3 a2 a1 a0

4 bits

4 bits
D1 D0
MUX
D1 D0
MUX
D1 D0
MUX
D1 D0
MUX
s3
s2
s1
s0
Op
4 e 6 de emaro
Multiplexador
de 2013
18 / 21
Unidade Lgico-Aritmtica
Unidade Lgico-Aritmtica (ULA): circuito digital que faz
operaes lgicas e aritmticas. A operao a ser feita selecionada
pelos bits de seleo de operao Op0 , Op1 , . . ..
I
A ULA do exerccio anterior s possui 1 bit de operao, para escolher

entre soma e subtrao.
4 e 6 de emaro
Multiplexador
de 2013
19 / 21
Unidade Lgico-Aritmtica
Unidade Lgico-Aritmtica (ULA): circuito digital que faz
operaes lgicas e aritmticas. A operao a ser feita selecionada
pelos bits de seleo de operao Op0 , Op1 , . . ..
I
A ULA do exerccio anterior s possui 1 bit de operao, para escolher

entre soma e subtrao.
Para casa: construa um circuito com:

I
I
I
8 entradas de dados b3 , b2 , b1 , b0 , a3 , a2 , a1 , a0
2 entradas de seleo Op1 , Op0
4 sadas s3 , s2 , s1 , s0
tal que
(b3 b2 b1 b0 )2 + (a3 a2 a1 a0 )2
(b b b b ) (a a a a )
3 2 1 0 2
3 2 1 0 2
(s3 s2 s1 s0 )2 =
(a
a
a
a
)
+
1
3 2 1 0 2
(a3 a2 a1 a0 )2 1
se
se
se
se
(Op1 Op0 )2
(Op1 Op0 )2
(Op1 Op0 )2
(Op1 Op0 )2
=0
=1
=2
=3
Todas as operaes so com nmeros sem sinal. Desconsidere os casos em

que h overflow.
4 e 6 de emaro
Multiplexador
de 2013
19 / 21
Demultiplexador
Demultiplexador (DEMUX): faz a operao reversa do multiplexador.
Input
D0
D1
D2
D3
D4
D5
D6
DEMUX D 7
D
1 16 D 89
D 10
D 11
D 12
S3
D 13
S2
S1
S0 D 14
D 15
4 e 6 de emaro
Multiplexador
de 2013
20 / 21
Demultiplexador
Demultiplexador (DEMUX): faz a operao reversa do multiplexador.
Input
D0
D1
D2
D3
D4
D5
D6
DEMUX D 7
D
1 16 D 89
D 10
D 11
D 12
S3
D 13
S2
S1
S0 D 14
D 15
Para casa: fazer os circuitos

para os demultiplexadores
1 2, 1 4, 1 8 e 1 16
Dica: use decodificadores.
4 e 6 de emaro
Multiplexador
de 2013
20 / 21
Para casa
Ler sees 6-5, 6-6, 6-8 e 6-9

I
Lembre-se: Leia e entenda! No decore! Decorar funcionamento e

descrio de circuito integrado no vale a pena!
Ler sees 6-7 e 6-10 para aumentar a sua cultura.

Exerccios: autotestes 7, 10, 11; problemas 1418, 26, 27.
Importante: lembre-se de fazer tambm os outros problemas para
casa nestes slides.
4 e 6 de emaro
Multiplexador
de 2013
21 / 21

Aula 11

Hochgeladen von

Dokumentinformationen

Originaltitel

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

Aula 11

Hochgeladen von

Copyright:

Verfügbare Formate

Aula 11: Blocos Digitais Bsicos

Decodificador binrio bsico

Decodificador binrio bsico

Decodificador binrio bsico

Decodificador binrio bsico

Decodificador binrio bsico

Decodificador binrio bsico

Decodificador binrio bsico

Decodificador binrio bsico

Decodificador bsico: identifica um cdigo binrio na entrada.

Decodificador binrio bsico

Decodificador bsico: identifica um cdigo binrio na entrada.

Decodificador binrio bsico

Decodificador bsico: identifica um cdigo binrio na entrada.

Decodificador binrio: aplicao

Ver circuito circuits/app_decoder.circ

Codificador Binrio (Encoder)

Codificador Binrio (Encoder)

Codificador Binrio (Encoder)

Codificador Binrio (Encoder)

Para casa: fazer os diagramas dos codificadores 2 para 1, 4 para 2 e 8 para 3

k entradas de seleo de dado: S0 , S1 , . . . , Sk1

k entradas de seleo de dado: S0 , S1 , . . . , Sk1

k entradas de seleo de dado: S0 , S1 , . . . , Sk1

k entradas de seleo de dado: S0 , S1 , . . . , Sk1

Exerccio 8: construa um circuito com:

Todas as operaes so com nmeros sem sinal. Desconsidere os casos em

cout Somador completo cin

cout Somador completo cin

cout Somador completo cin

cout Somador completo cin

cout Somador completo cin

cout Somador completo cin

cout Somador completo cin

cout Somador completo cin

cout Somador completo cin

cout Somador completo cin

cout Somador completo cin

A ULA do exerccio anterior s possui 1 bit de operao, para escolher

A ULA do exerccio anterior s possui 1 bit de operao, para escolher

Para casa: construa um circuito com:

Todas as operaes so com nmeros sem sinal. Desconsidere os casos em

Para casa: fazer os circuitos

Ler sees 6-5, 6-6, 6-8 e 6-9

Lembre-se: Leia e entenda! No decore! Decorar funcionamento e

Ler sees 6-7 e 6-10 para aumentar a sua cultura.

Das könnte Ihnen auch gefallen